JP4503391B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4503391B2 JP4503391B2 JP2004230845A JP2004230845A JP4503391B2 JP 4503391 B2 JP4503391 B2 JP 4503391B2 JP 2004230845 A JP2004230845 A JP 2004230845A JP 2004230845 A JP2004230845 A JP 2004230845A JP 4503391 B2 JP4503391 B2 JP 4503391B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- mold
- mounting table
- substrate mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
- H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
そこで、このような不具合を抑制する技術が例えば特開2002−343819号公報に開示されている。
このような不具合は、半導体装置の製造歩留まりを低下させる要因となる。そこで、本発明者は、ばね機構の廃止を検討し、本発明をなした。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
(a)第1の面、および前記第1の面から窪むキャビティを有する第1金型と、前記第1の面と向かい合う第2の面、および前記キャビティと向かい合う位置に設けられ、かつ前記第2の面から窪む凹部を備えたベース部材、前記ベース部材の前記凹部内において前記凹部の内壁面との摩擦抵抗により前記ベース部材に保持されている基板装着台、第1傾斜面を備え、かつ前記キャビティと向かい合う前記基板装着台の主面とは反対側の裏面に固定された第1テーパ部材、前記第1傾斜面と向かい合う第2傾斜面を備え、かつ前記第1テーパ部材と前記凹部の底面との間に配置された第2テーパ部材、前記ベース部材の前記第2の面とは反対側の裏面側に配置されたプレート部材、および前記プレート部材に固定された基板装着台移動ピンを有する第2金型と、を含む成形金型を準備する工程;
(b)半導体チップが搭載された基板を、第1の位置にセットされた前記基板装着台の前記主面に配置する工程;
(c)前記(b)工程の後、前記基板の表面に前記第1金型の前記第1の面が当接するように前記第1金型および前記第2金型を型締めし、前記基板装着台および前記第1テーパ部材を前記第1の位置よりも前記凹部の前記底面側に位置する第2の位置まで移動させる工程;
(d)前記(c)工程の後、前記キャビティの中に樹脂を注入して前記半導体チップを樹脂封止する工程;
(e)前記(d)工程の後、前記第1金型および前記第2金型を型開きする工程;
(f)前記(e)工程の後、前記基板装着台移動ピンを前記基板装着台に当接させ、前記基板装着台を前記第2の位置よりも前記第1金型側に移動させる工程;
ここで、
前記(b)工程乃至前記(e)工程では、前記基板装着台移動ピンは前記基板装着台に当接していない。
本発明によれば、下型の移動(上昇)機構としてピンを適用することにより、下型の平坦性を保つことができ、また適切な面圧維持が可能となる。従って、半導体装置の製造歩留まり向上を図ることができる。
図1乃至図16は、本発明の一実施例の半導体装置に係る図であり、
図1は、半導体装置の概略構成を示す図((a)は模式的平面図,(b)は模式的断面図)、
図2は、図1(b)の一部を拡大した模式的断面図、
図3は、半導体装置の製造に使用される多数個取り基板の概略構成を示す模式的平面図、
図4は、図3の多数個取り基板の模式的断面図、
図5は、半導体装置の製造工程を示す図((a)及び(b)は模式的断面図)、
図6は、半導体装置の製造工程を示す図((a)及び(b)は模式的断面図)、図7は、半導体装置の製造工程を示す模式的断面図である。
図8は、半導体装置の製造に使用される成形金型のX方向に沿う模式的断面図、
図9は、図8の成形金型のY方向に沿う模式的断面図、
図10は、図8の成型金型の基板装着台の模式的平面図、
図11は、半導体装置の製造工程中のモールディング工程において、成形金型の基板装着台にマルチ基板を装着した状態を示す模式的断面図、
図12は、半導体装置の製造工程中のモールディング工程において、成型金型を型締めした状態を示す模式的断面図、
図13は、半導体装置の製造工程中のモールディング工程において、基板装着台を固定した状態を示す模式的断面図、
図14は、半導体装置の製造工程中のモールディング工程において、半導体チップを樹脂封止した状態(キャビティの中に樹脂を注入した状態)を示す模式的断面図、
図15は、半導体装置の製造工程中のモールディング工程において、成型金型を開いた状態を示す模式的断面図、
図16は、半導体装置の製造工程中のモールディング工程において、下型の基板装着台から基板を離間させた状態を示す模式的断面図、
図17は、半導体装置の製造工程中のモールディング工程において、基板装着台を元の位置(基板装着位置)に戻した状態を示す模式的断面図である。
図3及び図4に示すように、マルチ基板20は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では長方形になっている。マルチ基板20の主面(チップ搭載面)にはモールド領域(樹脂封止領域)21が設けられ、このモールド領域21の中には複数のデバイス形成領域(製品形成領域)23が設けられ、この各々のデバイス形成領域23の中にはチップ搭載領域22が設けられている。半導体装置1の製造において、各々のチップ搭載領域22には、半導体チップ2が搭載され、モールド領域21には、各々のチップ搭載領域22に搭載された複数の半導体チップ2を一括して樹脂封止する樹脂封止体が形成される。
まず、図3及び図4に示すマルチ基板20を準備し、その後、図5(a)に示すように、マルチ基板20の主面の複数あるデバイス形成領域23の各々のチップ搭載領域22に、接着材10を介在して半導体チップ2を接着固定する。半導体チップ2の接着固定は、半導体チップ2の裏面がマルチ基板20の主面と向かい合う状態で行う。
なお、このモールディング工程(樹脂封止工程)及び成形金型については、後で詳細に説明する。
図8に示すように、成形金型30は、上下方向(Z方向)に重ね合う上型30a及び下型30bを有する構成になっている。上型30aは、合わせ面(第1の面)31と、この合わせ面31から深さ方向(上下方向の上方)に向かって窪むキャビティ32とを有する構成になっている。キャビティ32には、樹脂が供給される。
まず、図11に示すように、基板装着台36の主面36aにマルチ基板20を位置決めして装着する。この工程において、基板装着台36は、ベース部材35に対して初期位置Bになっている。初期位置Bにおける基板装着台36は、その主面36aがベース部材35の合わせ面33に対して同一、若しくはそれよりも突出している。また、基板装着台36は、凹部34の内壁面との摩擦抵抗によりベース部材35に保持された状態(フローティング状態)になっている。
この後、マルチ基板20の装着工程から、初期の高さ位置Bに基板を戻す工程を1サイクルとし、このサイクルを生産数に応じて繰り返す。
このように、本実施例によれば、以下の効果が得られる。
このようなことから、半導体装置の製造歩留まり向上を図ることができる。
例えば、本発明は、CSP型やLGA型等の基板を用いる半導体装置の製造に適用することができる。
Claims (6)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)第1の面、および前記第1の面から窪むキャビティを有する第1金型と、前記第1の面と向かい合う第2の面、および前記キャビティと向かい合う位置に設けられ、かつ前記第2の面から窪む凹部を備えたベース部材、前記ベース部材の前記凹部内において前記凹部の内壁面との摩擦抵抗により前記ベース部材に保持されている基板装着台、第1傾斜面を備え、かつ前記キャビティと向かい合う前記基板装着台の主面とは反対側の裏面に固定された第1テーパ部材、前記第1傾斜面と向かい合う第2傾斜面を備え、かつ前記第1テーパ部材と前記凹部の底面との間に配置された第2テーパ部材、前記ベース部材の前記第2の面とは反対側の裏面側に配置されたプレート部材、および前記プレート部材に固定された基板装着台移動ピンを有する第2金型と、を含む成形金型を準備する工程;
(b)半導体チップが搭載された基板を、第1の位置にセットされた前記基板装着台の前記主面に配置する工程;
(c)前記(b)工程の後、前記基板の表面に前記第1金型の前記第1の面が当接するように前記第1金型および前記第2金型を型締めし、前記基板装着台および前記第1テーパ部材を前記第1の位置よりも前記凹部の前記底面側に位置する第2の位置まで移動させる工程;
(d)前記(c)工程の後、前記キャビティの中に樹脂を注入して前記半導体チップを樹脂封止する工程;
(e)前記(d)工程の後、前記第1金型および前記第2金型を型開きする工程;
(f)前記(e)工程の後、前記基板装着台移動ピンを前記基板装着台に当接させ、前記基板装着台を前記第2の位置よりも前記第1金型側に移動させる工程;
ここで、
前記(b)工程乃至前記(e)工程では、前記基板装着台移動ピンは前記基板装着台に当接していない。 - 請求項1に記載の半導体装置の製造方法において、
前記基板は、ガラス繊維にエポキシ系、又はポリイミド系の樹脂を含浸させたコア材と、前記コア材の表裏に形成され、かつ金属から成る配線層と、前記コア材の前記表裏に形成され、かつ絶縁性の材料から成る保護膜とで構成されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(b)工程では、前記基板の表面が前記ベース部材の前記第2の面に対して同一、又は前記第2の面よりも前記第1金型側に向かって突出するように、前記基板装着台の前記主面に前記基板を配置することを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記(c)工程の後、かつ前記(d)工程の前に、前記第2テーパ部材の前記第2傾斜面が前記第1テーパ部材の前記第1傾斜面と接触するまで前記第2テーパ部材を移動させ、前記基板装着台を固定し、
前記(f)工程の後、前記第2テーパ部材を移動させ、前記第2傾斜面を前記第1傾斜面から引き離すことを特徴とする半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法において、
前記第2テーパ部材は、ロッドを介して動力源に連結され、前記動力源によって移動するように構成されていることを特徴とする半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記成形金型の前記第2金型は、さらに前記プレート部材に固定されたイジェクトピンを有しており、
前記(f)工程では、前記ベース部材、前記第1テーパ部材および前記第2テーパ部材のそれぞれに設けられた貫通孔を介して前記イジェクトピンを前記基板の前記表面とは反対側の裏面に当接させ、前記基板を前記基板装着台から離間させることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230845A JP4503391B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004230845A JP4503391B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006049697A JP2006049697A (ja) | 2006-02-16 |
JP4503391B2 true JP4503391B2 (ja) | 2010-07-14 |
Family
ID=36027885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004230845A Expired - Fee Related JP4503391B2 (ja) | 2004-08-06 | 2004-08-06 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4503391B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4796691B2 (ja) * | 1998-07-20 | 2011-10-19 | ミネベア株式会社 | 軸流ファン |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4861749B2 (ja) * | 2006-05-31 | 2012-01-25 | トヨタ自動車株式会社 | モールド装置およびモールド品の製造方法 |
JP5560479B2 (ja) * | 2009-07-01 | 2014-07-30 | アピックヤマダ株式会社 | 樹脂モールド金型及び樹脂モールド装置、並びに樹脂モールド方法 |
KR101163606B1 (ko) * | 2010-06-30 | 2012-07-06 | 세크론 주식회사 | 반도체 몰딩장치의 하부 금형장치 |
JP5621146B2 (ja) * | 2010-07-20 | 2014-11-05 | アピックヤマダ株式会社 | 金型駆動装置 |
JP5906528B2 (ja) * | 2011-07-29 | 2016-04-20 | アピックヤマダ株式会社 | モールド金型及びこれを用いた樹脂モールド装置 |
JP6420671B2 (ja) | 2015-01-21 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6236486B2 (ja) * | 2016-03-07 | 2017-11-22 | Towa株式会社 | 位置調節機構、樹脂封止装置、樹脂封止方法、及び樹脂封止製品の製造方法。 |
JP6541746B2 (ja) * | 2017-10-30 | 2019-07-10 | Towa株式会社 | 樹脂成形装置及び樹脂成形品の製造方法 |
JP7102238B2 (ja) * | 2018-06-08 | 2022-07-19 | Towa株式会社 | 樹脂成形装置および樹脂成形品の製造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1158435A (ja) * | 1997-08-21 | 1999-03-02 | Apic Yamada Kk | 樹脂モールド装置 |
JP2000286279A (ja) * | 1999-03-31 | 2000-10-13 | Towa Corp | 樹脂封止装置及び封止方法 |
JP2002083834A (ja) * | 2000-09-07 | 2002-03-22 | Towa Corp | 位置合わせ機構及び位置合わせ方法 |
JP2002217222A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体製造装置及び半導体製造方法 |
JP2002343819A (ja) * | 2001-05-14 | 2002-11-29 | Towa Corp | 樹脂封止方法及び基板クランプ機構 |
-
2004
- 2004-08-06 JP JP2004230845A patent/JP4503391B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1158435A (ja) * | 1997-08-21 | 1999-03-02 | Apic Yamada Kk | 樹脂モールド装置 |
JP2000286279A (ja) * | 1999-03-31 | 2000-10-13 | Towa Corp | 樹脂封止装置及び封止方法 |
JP2002083834A (ja) * | 2000-09-07 | 2002-03-22 | Towa Corp | 位置合わせ機構及び位置合わせ方法 |
JP2002217222A (ja) * | 2001-01-17 | 2002-08-02 | Mitsubishi Electric Corp | 半導体製造装置及び半導体製造方法 |
JP2002343819A (ja) * | 2001-05-14 | 2002-11-29 | Towa Corp | 樹脂封止方法及び基板クランプ機構 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4796691B2 (ja) * | 1998-07-20 | 2011-10-19 | ミネベア株式会社 | 軸流ファン |
Also Published As
Publication number | Publication date |
---|---|
JP2006049697A (ja) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100551641B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
TW498516B (en) | Manufacturing method for semiconductor package with heat sink | |
US6900551B2 (en) | Semiconductor device with alternate bonding wire arrangement | |
US20100258931A1 (en) | Semiconductor device and method of forming the same | |
US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
US20060216867A1 (en) | Method of manufacturing a semiconductor device | |
US20100320584A1 (en) | Semiconductor chip laminated body | |
KR20050030865A (ko) | 반도체장치의 제조방법 | |
KR100521279B1 (ko) | 적층 칩 패키지 | |
JP4503391B2 (ja) | 半導体装置の製造方法 | |
JP2006344898A (ja) | 半導体装置及びその製造方法 | |
TW201411792A (zh) | 半導體裝置之製造方法 | |
JP4454608B2 (ja) | 半導体集積回路装置の製造方法 | |
US20120273971A1 (en) | Semiconductor device and method of manufacturing the same | |
TW201628107A (zh) | 半導體裝置之製造方法 | |
JP4001608B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US8198141B2 (en) | Intermediate structure of semiconductor device and method of manufacturing the same | |
JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
US9117741B2 (en) | Semiconductor device | |
TW200412659A (en) | Semiconductor package with heat dissipating structure | |
JP2005142452A (ja) | 半導体装置及びその製造方法 | |
US8878070B2 (en) | Wiring board and method of manufacturing a semiconductor device | |
JP5587464B2 (ja) | 半導体装置の製造方法 | |
JPH08125051A (ja) | 半導体装置 | |
JP3606440B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100420 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100421 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |