JP2006049697A - 半導体装置の製造方法及び成形金型 - Google Patents

半導体装置の製造方法及び成形金型 Download PDF

Info

Publication number
JP2006049697A
JP2006049697A JP2004230845A JP2004230845A JP2006049697A JP 2006049697 A JP2006049697 A JP 2006049697A JP 2004230845 A JP2004230845 A JP 2004230845A JP 2004230845 A JP2004230845 A JP 2004230845A JP 2006049697 A JP2006049697 A JP 2006049697A
Authority
JP
Japan
Prior art keywords
substrate mounting
substrate
mounting table
base member
moving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004230845A
Other languages
English (en)
Other versions
JP4503391B2 (ja
Inventor
Haruhiko Harada
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004230845A priority Critical patent/JP4503391B2/ja
Publication of JP2006049697A publication Critical patent/JP2006049697A/ja
Application granted granted Critical
Publication of JP4503391B2 publication Critical patent/JP4503391B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】
基板上に実装された複数の半導体チップを、一括して樹脂封止する場合の製造歩留まり向上を図る。
【解決手段】
上型３０a及び下型３０bを有する成形金型であって、下型３０bは、上型３０aのキャビティ３２と向かい合う位置に配置され、パーティング面３３から窪む凹部３４とを有するベース部材３５と、凹部３４内において上下方向に移動が可能であり、凹部３４の内壁面との摩擦抵抗によりベース部材３５に保持された基板装着台３６と、ベース部材３５に対して基板装着台３６を上方に移動させるためのピン４１とを有する。 上型と下型との型締め力によって基板装着台３６を下方に移動させた後、それ以上下方に移動しないようにテーパ部材３７bによって固定する。 キャビティの中に樹脂を注入し上型と下型とを離間した後、基板装着台をピン４１によって上方に移動させて、ベース部材３５に対する基板装着台３６の高さ位置を初期位置に復帰させる。
【選択図】 図８

Description

本発明は、半導体装置の製造技術に関し、特に、基板上に実装された複数の半導体チップを樹脂封止するモールディング工程を備えた半導体装置の製造及びその製造に使用される成形金型に関するものである。
ＢＧＡ（Ｂall Ｇrid Ａrray）型や、ＣＳＰ（Ｃhip Ｓize Ｐackage）型等の半導体装置の製造においては、一括方式のトランスファ・モールディング法が採用されている。一括方式のトランスファ・モールディング法は、主面に複数のデバイス形成領域（製品形成領域）が設けられたマルチ基板（多数個取り基板）を使用し、このマルチ基板の各デバイス形成領域に実装された半導体チップを１つの樹脂封止体で樹脂封止する方法である。具体的には、各デバイス形成領域に半導体チップが実装されたマルチ基板を成形金型の上型と下型との間に配置し、その後、上型と下型とを型締めし、その後、上型のキャビティの中に溶融した熱硬化性樹脂を注入して各デバイス領域に実装された半導体チップを一括して樹脂封止し、その後、熱硬化性樹脂を硬化させ、その後、型開きしてマルチ基板を取り出す。
マルチ基板においてはその基板の厚さにばらつきが有り、モールディング工程において、基板が薄い場合に樹脂漏れが生じ、基板が厚い場合に上型と下型との型締め力（クランプ力）によって基板が破損するといった不具合が発生することがある。
そこで、このような不具合を抑制する技術が例えば特開２００２−３４３８１９号公報に開示されている。
この技術は、「ステージ１０に基板１１を載置し、上型２を基板１１に接触するまで降下させる。次に、金型セット３を型締めして基板１１をクランプし、クランプ圧により圧縮ばね８を圧縮する。この状態で、ステージ１０のテーパ面と、ステージ１０にテーパ面同士を対向させて設けられた可動テーパ部材５との間には、空隙が存在する。次に、可動テーパ部材５を、エアシリンダ１６により突き出してステージ１０とテーパ面同士で当接させる。したがって、樹脂封止する際の溶融樹脂による樹脂圧は、剛性部材である可動テーパ部材５に加わることになり、上型２と基板１１との間には間隙が発生しないので、樹脂ばりが抑制される。また、圧縮ばね８により基板１１が適正なクランプ圧でクランプされる。」というものである。
特開２００２−３４３８１９号公報
しかしながら、特開２００２−３４３８１９号公報の技術では、下型を０点（初期位置）に戻す機構として従来通り強力なばねを使用しているため、型締め状態において基板に適切なクランプ力を加えることが難しく、下型から慢性的に高い圧力が基板に加わる傾向にあり、クランプ圧によって基板が破損するといった問題がある。特に、基板の厚さは半導体装置の薄型化に伴って薄くなる傾向にあり、これに伴って基板の機械的強度が低下するため、今後、クランプ圧によって基板が破損し易くなる。
更に、ばねの反力は、使用期間により変化し、平坦性を保つことが難しく、また、反力の低下により適切な面圧維持が困難である。
このような不具合は、半導体装置の製造歩留まりを低下させる要因となる。そこで、本発明者は、ばね機構の廃止を検討し、本発明をなした。
本発明の目的は、半導体装置の製造歩留まり向上を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
上記目的は、半導体装置の製造において、
主面に複数の半導体チップが平面的に実装された基板を準備する（ａ）工程と、
上下方向に重ね合う上型及び下型を有する成形金型であって、前記上型は、第１の面と、前記第１の面から窪むキャビティとを有し、前記下型は、前記第１の面と向かい合う第２の面と、前記キャビティと向かい合う位置に配置され、前記第２の面から窪む凹部とを有するベース部材と、前記凹部内において上下方向に移動が可能であり、前記凹部の内壁面との摩擦抵抗により前記ベース部材に保持された基板装着台と、前記ベース部材に対して前記基板装着台を上方に移動させるためのピンとを有する成形金型を準備する（ｂ）工程と、
前記基板装着台に前記基板を装着する（ｃ）工程と、
前記下型の第２の面及び前記基板の主面に前記上型の第１の面が当接するように前記上型と下型とを型締めし、この時の型締め力によって前記基板装着台を下方に移動させる（ｄ）工程と、
前記基板装着台が下方に移動しないように前記基板装着台を固定する（ｅ）工程と、
前記上型のキャビティの中に樹脂を注入して前記複数の半導体チップを樹脂封止する（ｆ）工程と、
前記上型と下型とを離間する（ｇ）工程と、
前記ベース部材に対して上方に前記基板装着台を前記ピンによって移動させて、前記ベース部材に対する前記基板装着台の高さ位置を前記（ｃ）工程における高さ位置に戻す（ｈ）工程とを有することによって達成される。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、下型の移動（上昇）機構としてピンを適用することにより、下型の平坦性を保つことができ、また適切な面圧維持が可能となる。従って、半導体装置の製造歩留まり向上を図ることができる。
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
本実施例では、ＢＧＡ型半導体装置に本発明を適用した例について説明する。
図１乃至図１６は、本発明の一実施例の半導体装置に係る図であり、
図１は、半導体装置の概略構成を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）、
図２は、図１（ｂ）の一部を拡大した模式的断面図、
図３は、半導体装置の製造に使用される多数個取り基板の概略構成を示す模式的平面図、
図４は、図３の多数個取り基板の模式的断面図、
図５は、半導体装置の製造工程を示す図（（ａ）及び（ｂ）は模式的断面図）、
図６は、半導体装置の製造工程を示す図（（ａ）及び（ｂ）は模式的断面図）、図７は、半導体装置の製造工程を示す模式的断面図である。
図８は、半導体装置の製造に使用される成形金型のＸ方向に沿う模式的断面図、
図９は、図８の成形金型のＹ方向に沿う模式的断面図、
図１０は、図８の成型金型の基板装着台の模式的平面図、
図１１は、半導体装置の製造工程中のモールディング工程において、成形金型の基板装着台にマルチ基板を装着した状態を示す模式的断面図、
図１２は、半導体装置の製造工程中のモールディング工程において、成型金型を型締めした状態を示す模式的断面図、
図１３は、半導体装置の製造工程中のモールディング工程において、基板装着台を固定した状態を示す模式的断面図、
図１４は、半導体装置の製造工程中のモールディング工程において、半導体チップを樹脂封止した状態（キャビティの中に樹脂を注入した状態）を示す模式的断面図、
図１５は、半導体装置の製造工程中のモールディング工程において、成型金型を開いた状態を示す模式的断面図、
図１６は、半導体装置の製造工程中のモールディング工程において、下型の基板装着台から基板を離間させた状態を示す模式的断面図、
図１７は、半導体装置の製造工程中のモールディング工程において、基板装着台を元の位置（基板装着位置）に戻した状態を示す模式的断面図である。
図１及び図２に示すように、本実施例の半導体装置１は、インターポーザと呼称される配線基板３の主面に半導体チップ２が搭載され、配線基板３の主面と反対側の裏面に突起状電極として例えばボール形状の半田バンプ１３が複数個配置されたパッケージ構造になっている。
半導体チップ２は、厚さ方向と交差する平面形状が方形状になっており、本実施例では例えば正方形になっている。半導体チップ２は、これに限定されないが、主に、半導体基板、この半導体基板の主面に形成された複数のトランジスタ素子、前記半導体基板の主面上に設けられた薄膜積層体、この薄膜積層体を覆うようにして設けられた表面保護膜等を有する構成になっている。前記薄膜積層体は、絶縁層、配線層の夫々を複数段積み重ねた構造になっている。前記半導体基板は、例えば単結晶シリコンで形成されている。前記薄膜積層体の絶縁層は、例えば酸化シリコン膜で形成されている。前記薄膜積層体の配線層は、例えばアルミニウム（Ａｌ）、又はアルミニウム合金、又は銅（Ｃｕ）、又は銅合金等の金属膜で形成されている。表面保護膜は、例えば、酸化シリコン膜又は窒化シリコン膜等の無機絶縁膜及び有機絶縁膜を積み重ねた多層膜で形成されている。
半導体チップ２は、互いに反対側に位置する主面（回路形成面，素子形成面）及び裏面を有し、半導体チップ２の主面側には集積回路が形成されている。この集積回路は、主に、半導体基板の主面に形成されたトランジスタ素子、及び薄膜積層体に形成された配線によって構成されている。
半導体チップ２の主面には、接続部として例えば複数の電極パッド２ａ（ボンディングパッド）が形成されている。この複数の電極パッド２ａは、例えば半導体チップ２の各辺に沿って配置されている。また、複数の電極パッド２ａは、薄膜積層体の最上層の配線層に形成され、表面保護膜に形成されたボンディング開口によって露出している。
配線基板３は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では例えば正方形になっている。配線基板３は、これに限定されないが、例えば、コア材４と、このコア材４の主面を覆うようにして形成された第１の保護膜７と、このコア材４の主面と反対側の裏面を覆うようにして形成された第２の保護膜８とを有する構成になっている。コア材４は、例えば、その主面及び裏面に配線層（導電層）を有する構造になっている。コア材４は、例えばガラス繊維にエポキシ系、若しくはポリイミド系の樹脂を含浸させた高弾性樹脂基板で形成されている。コア材４の各配線層は、例えば、Ｃｕを主成分とする金属膜で形成されている。第１の保護膜７は、主にコア材４の主面の配線層に形成された配線を保護する目的で形成され、第２の保護膜８は、主にコア材４の裏面の配線層に形成された配線を保護する目的で形成されている。第１及び第２の保護膜（７，８）としては、例えば絶縁性の樹脂膜（ソルダーレジスト膜）が用いられている。
配線基板３の主面にはチップ搭載領域（素子搭載領域）が配置され、このチップ搭載領域には接着材１０を介在して半導体チップ２の裏面が接着固定されている。また、配線基板３の主面には、接続部として例えば複数の電極パッド５が配置されている。本実施例において、複数の電極パッド５は半導体チップ２（チップ搭載領域）の周囲に配置されている。また、配線基板３の裏面には、接続部として複数の電極パッド６が配置され、この複数の電極パッド６には半田バンプ１３が夫々固着されている。
半導体チップ２の複数の電極パッド２ａは、配線基板３の複数の電極パッド５と夫々電気的に接続されている。本実施例において、半導体チップ２の電極パッド２ａと配線基板３の電極パッド５との電気的な接続は、ボンディングワイヤ１１で行われている。ボンディングワイヤ１１の一端部側は、半導体チップ２の電極パッド２ａに接続され、ボンディングワイヤ１１の一端部側と反対側の他端部側は、配線基板３の電極パッド５に接続されている。
ボンディングワイヤ１１としては、例えば金（Ａｕ）ワイヤが用いられている。また、ボンディングワイヤ１１の接続方法としては、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法が用いられている。
半導体チップ２、複数のボンディングワイヤ１１等は、配線基板３の主面側に選択的に形成された樹脂封止体１２によって樹脂封止されている。樹脂封止体１２は、低応力化を図る目的として、例えば、フェノール系硬化剤、シリコーンゴム及びフィラー（例えばシリカ）等が添加されたビフェニール系の熱硬化性樹脂で形成されている。樹脂封止体１２の形成方法としては、大量生産に好適なトランスファ・モールディング法を用いている。トランスファ・モールディング法は、ポット、ランナー、樹脂注入ゲート、及びキャビティ等を備えた成形金型（モールド金型）を使用し、ポットからランナー及び樹脂注入ゲートを通してキャビティの内部に熱硬化性樹脂を注入して樹脂封止体を形成する方法である。
樹脂封止体１２及び配線基板３は、ほぼ同一の平面サイズになっており、樹脂封止体１２及び配線基板３の側面は面一になっている。本実施例の半導体装置１は、後で詳細に説明するが、複数のデバイス形成領域（製品形成領域）を有するマルチ基板（多数個取り基板）を使用し、このマルチ基板の複数のデバイス形成領域に実装された複数の半導体チップを一括して樹脂封止する樹脂封止体（一括用樹脂封止体）を形成した後、前記マルチ基板及び一括用樹脂封止体を複数の個片に分割することによって製造される。
次に、半導体装置１の製造に使用されるマルチ基板について、図３及び図４を用いて説明する。
図３及び図４に示すように、マルチ基板２０は、その厚さ方向と交差する平面形状が方形状になっており、本実施例では長方形になっている。マルチ基板２０の主面（チップ搭載面）にはモールド領域（樹脂封止領域）２１が設けられ、このモールド領域２１の中には複数のデバイス形成領域（製品形成領域）２３が設けられ、この各々のデバイス形成領域２３の中にはチップ搭載領域２２が設けられている。半導体装置１の製造において、各々のチップ搭載領域２２には、半導体チップ２が搭載され、モールド領域２１には、各々のチップ搭載領域２２に搭載された複数の半導体チップ２を一括して樹脂封止する樹脂封止体が形成される。
各デバイス形成領域２３は、分離領域２４によって区画され、基本的に図１に示す配線基板３と同様の構造及び平面形状になっている。配線基板３は、マルチ基板２０の複数のデバイス形成領域２３を個々に個片化することによって形成される。本実施例において、マルチ基板２０は、これに限定されないが、例えば、Ｘ方向に３個，Ｙ方向に２個の行列配置（３×２）で配置された計６個のデバイス形成領域２３を有する構成になっている。
次に、本実施例の半導体装置１の製造について、図５乃至図７を用いて説明する。
まず、図３及び図４に示すマルチ基板２０を準備し、その後、図５（ａ）に示すように、マルチ基板２０の主面の複数あるデバイス形成領域２３の各々のチップ搭載領域２２に、接着材１０を介在して半導体チップ２を接着固定する。半導体チップ２の接着固定は、半導体チップ２の裏面がマルチ基板２０の主面と向かい合う状態で行う。
次に、マルチ基板２０の主面の各デバイス形成領域２３において、図５（ｂ）に示すように、デバイス形成領域２３の複数の電極パッド５と、このデバイス形成領域２３に搭載された半導体チップ２の複数の電極パッドに２ａとを複数のボンディングワイヤ１１で夫々電気的に接続する。この工程により、マルチ基板２０の主面に複数の半導体チップ２が平面的に実装される。
ここで、実装とは、基板に半導体チップが接着固定され、基板の電極パッドと半導体チップの電極パッドとが電気的に接続された状態を言う。本実施例では、半導体チップ２の接着固定は、接着材１０によって行われており、マルチ基板２０のデバイス形成領域２３の電極パッド５と半導体チップ２の電極パッド２ａとの電気的な接続は、ボンディングワイヤ１１によって行われている。
次に、マルチ基板２０の主面に実装された複数の半導体チップ２を一括して樹脂封止し、図６（ａ）に示すように、マルチ基板２０の主面上に樹脂封止体１２ａを形成する。樹脂封止体１２ａは、マルチ基板２０の主面のモールド領域２１に、複数のデバイス形成領域２３を覆うようにして形成され、各デバイス形成領域２３の半導体チップ２及びボンディングワイヤ１１等は、１つの樹脂封止体１２ａによって樹脂封止される。樹脂封止体１２ａは、マルチ基板２０の複数あるデバイス形成領域２３を一括して覆うキャビティを備えた成形金型を使用し、この成形金型のキャビティの内部に熱硬化性樹脂を注入して行う一括方式のトランスファ・モールディング法で形成される。
なお、このモールディング工程（樹脂封止工程）及び成形金型については、後で詳細に説明する。
次に、図６（ｂ）に示すように、マルチ基板２０の主面と反対側の裏面に、各デバイス形成領域２３に対応して複数の半田バンプ１３を形成する。半田バンプ１３は、例えば、マルチ基板２０の裏面の電極パッド６上にフラックス材を塗布し、その後、電極パッド６上にボール供給法で半田ボールを供給し、その後、半田ボールを溶融して電極パッド６との接合を行うことによって形成される。
次に、半田バンプ形成工程において使用したフラックスを洗浄にて除去し、その後、マルチ基板２０の各デバイス形成領域２３に対応して樹脂封止体１２ａの上面に、例えば品名、社名、品種、製造ロット番号等の識別マークを、インクジェットマーキング法、ダイレクト印刷法、レーザマーキング法等を用いて形成する。
次に、図７に示すように、マルチ基板２０及び樹脂封止体１２ａを複数の個片に分割する。この分割は、ダイシングシート２５に樹脂封止体１２ａを貼り付けた状態で、マルチ基板２０の分離領域２４に沿ってマルチ基板２０及び樹脂封止体１２ａを例えばダイシングすることによって行われる。この工程により、図１に示す本実施例の半導体装置１がほぼ完成する。
次に、半導体装置１の製造工程中のモールディング工程で使用される成形金型について、図８乃至図１０を用いて説明する。
図８に示すように、成形金型３０は、上下方向（Ｚ方向）に重ね合う上型３０ａ及び下型３０ｂを有する構成になっている。上型３０ａは、合わせ面（第１の面）３１と、この合わせ面３１から深さ方向（上下方向の上方）に向かって窪むキャビティ３２とを有する構成になっている。キャビティ３２には、樹脂が供給される。
下型３０ｂは、ベース部材３５と、基板装着台３６と、テーパ部材３７ａと、移動テーパ部材３７ｂと、動力源３８と、プレート部材３９と、複数本のイジェクトピン４０と、複数本の基板装着台移動ピン４１とを有する構成になっている。
ベース部材３５は、上型３０ａの合わせ面３１と向かい合う合わせ面（第２の面）３３と、この合わせ面３３から深さ方向（上下方向の下方）に向かって窪み、上型３０ａのキャビティ３２と向かい合う位置に配置された凹部３４とを有する構成になっている。
基板装着台３６は、ベース部材３５の凹部３４の内部において上下方向（Ｚ方向）に移動が可能であり、凹部３４の内壁面との摩擦抵抗によりベース部材３５に保持されている。
テーパ部材３７ａは、基板装着台３６の主面（装着面）３６ａと反対側の裏面に固定され、基板装着台３６の裏面に固定された面と反対側の裏面がテーパ面（傾斜面）になっている。移動テーパ部材３７ｂは、そのテーパ面（傾斜面）がテーパ部材３７ａのテーパ面と向かい合うようにしてベース部材３５の凹部３４の内部に配置されている。この移動テーパ部材３７ｂは、ロッド３８ａを介して動力源３８に連結され、動力源３８によってＸ方向に進退移動するように構成されている。
テーパ部材３７ａのテーパ面は、Ｘ方向において、図８中の左側から右側に向かってテーパ部材３７ａの厚さ徐々に薄くなるように傾斜しており、移動テーパ部材３７ｂのテーパ面は、Ｘ方向において、図８中の右側から左側に向かって移動テーパ部材３７ｂの厚さが徐々に薄くなるように傾斜している。このテーパ部材３７ａのテーパ面及び移動テーパ部材３７ｂのテーパ面は、ほぼ同一の角度で傾斜している。
プレート部材３９は、ベース部材３５の合わせ面３３と反対側の裏面側に配置されている。イジェクトピン４０は、基板装着台３６に装着されたマルチ基板２０を基板装着台３６から上方（上型３０ａの方向）に離間させるためのものである。基板装着台移動ピン４１は、ベース部材３５に対して基板装着台３６を上方（上型３０ａの方向）に移動させるためのものである。イジェクトピン４０及び基板装着台移動ピン４１は、成形金型３０の上下方向（Ｚ方向）に沿って延在し、各々の一端側と反対側の他端側がプレート部材３９に固定されている。
図示していないが、基板装着台３６にはイジェクトピン４０を通すための貫通孔が設けられており、テーパ部材３７ａ、及び移動テーパ部材３７ｂには、イジェクトピン４０及び基板装着台移動ピン４１を通すための貫通孔が設けられている。移動テーパ部材３７ｂの貫通孔は、イジェクトピン４０及び基板装着台移動ピン４１が移動テーパ部材３７ｂの進退移動の妨げとならないように構成されている。
成形金型３０は、モールディング装置に搭載される。成形金型３０は、図９に示すように、ベース部材３５がモールディング装置のサイドブロック４２によってＺ方向に移動する構造になっている。本実施例において、基板装着台３６に装着されたマルチ基板２０を基板装着台３６から上方に離間させる動作、並びにベース部材３５に対して基板装着台３６を上方に移動させる動作は、ベース部材３５が下方に移動することによって行われる。
なお、図８及び図９、並びに図１１乃至図１７において、Ａは、成形金型３０のＺ方向における型締め位置（上型３０ａと下型３０ｂとの合わせ位置）であり、Ｂは、基板装着台３６のＺ方向における初期の高さ位置（基板を装着する時の位置）である。
図１０に示すように、ベース部材３５の凹部３４、及び基板装着台３６の平面形状は方形状になっている。凹部３４の外形サイズは、基板装着台３６の外形サイズよりも大きくなっている。凹部３４と基板装着台３６とのクリアランスは、上型３０ａと下型３０ｂとを型締めした時の型締め力によって基板装着台３６が下方に移動でき、外力が加わっていない状態でベース部材３５に基板装着台３６を保持できる摩擦抵抗となる程度が望ましい。
凹部３４の内壁面と基板装着台３６の側面との摩擦抵抗は、２つの側面が近接する基板装着台３６の角部が高くなる。基板装着台３６を移動させる時に平行度を保つためには、図１０に示すように、基板装着台３６の４つの角部に接触するように基板装着台移動ピン４１を配置することが望ましい。
次に、半導体装置１の製造工程中のモールディング工程について、図１１乃至図１７を用いて説明する。
まず、図１１に示すように、基板装着台３６の主面３６ａにマルチ基板２０を位置決めして装着する。この工程において、基板装着台３６は、ベース部材３５に対して初期位置Ｂになっている。初期位置Ｂにおける基板装着台３６は、その主面３６ａがベース部材３５の合わせ面３３に対して同一、若しくはそれよりも突出している。また、基板装着台３６は、凹部３４の内壁面との摩擦抵抗によりベース部材３５に保持された状態（フローティング状態）になっている。
次に、図１２に示すように、プレート部材３９及びベース部材３５を含む下型３０ｂの全体を型締め位置Ａまで上方に移動（上昇）させ、ベース部材３５の合わせ面３３及びマルチ基板２０の主面に上型３０ａの合わせ面３１が当接するように上型３０ａ及び下型３０ｂを型締めする。この時の型締め力（クランプ力）により、ベース部材３５に対して基板装着台３６及びマルチ基板２０が下方に移動（降下）する。基板装着台３６及びマルチ基板２０の移動量は、基板装着台３６の初期位置Ｂにおいて、基板装置台３６の主面３６ａがベース部材３５の合わせ面３３に対して同一高さの場合（ａ）と、基板装着台３６の主面３６ａがベース部材３５の合わせ面３３よりも突出している場合（ｂ）とで異なる。（ａ）の場合、基板装着台３６及びマルチ基板２０は、マルチ基板２０の厚さ分、下方に移動する。（ｂ）の場合、基板装着台３６及びマルチ基板２０は、マルチ基板２０の厚さにベース部材３５の主面３６ａの突出量を加味した分、下方に移動する。
下方に移動した基板装着台３６は、ベース部材３５の凹部３４の内壁面との摩擦抵抗によりベース部材３５に保持されている。
次に、上型３０ａのキャビティ３２の中に樹脂を注入する時の圧力や、キャビティ３２の中に注入された樹脂に加える圧力等によって基板装着台３６が下方に移動しないように、基板装着台３６を固定する。本実施例において、基板装着台３６の固定は、図１３に示すように、Ｘ方向において右側から左側に移動テーパ部材３７ｂを動力源３８によって移動させ、テーパ部材３７ａのテーパ面に移動テーパ部材３７ｂのテーパ面を接触させることによって行う。移動テーパ部材３７ｂの移動は、基板装着台３６を上方に押し上げる力が基板装着台３６に働かないように行う。
次に、基板装着台３６を固定した状態で上型３０ａのキャビティ３２の中に樹脂を注入して、図１４に示すように、樹脂封止体１２ａを形成する。マルチ基板２０の主面に実装された複数の半導体チップ２は、樹脂封止体１２ａによって樹脂封止される。
次に、上型３０ａと下型３０ｂとを離間させて型開きする。本実施例では、図１５に示すように、プレート部材３９及びベース部材３５を含む下型３０ｂ全体を型締め位置Ｂから降下させて行う。
次に、基板装着台３６に装着されたマルチ基板２０を基板装着台３６から上方に離間させる動作、及びベース部材３５に対する基板装着台３６の位置を基板装着時の位置に戻す動作を行う。本実施例では、図１６に示すように、マルチ基板２０を基板装着台３６から上方に離間させる動作は、基板装着台３６の主面３６ａからイジェクトピン４０の一端側が突き出るまでベース部材３５を下方に移動させて行う。また、ベース部材３５に対する基板装着台３６の位置を基板装着時の位置に戻す動作は、基板装着台移動ピン４１の一端側が基板装着台３６に当接し、基板装着台３６が基板装着台移動ピン４１によって支持されるまでベース部材３５を下方に移動させ、更にベース部材３５を下方に移動させて行う。イジェクトピン４０および基板装着台移動ピン４１は、共通のプレート部材３９に設置されているため、ベース部材３５に対する基板装着台３６の位置を基板装着時の位置に戻す動作は、マルチ基板２０を基板装着台３６から上方に離間させる動作に同期して行われる。更に詳しく説明すると、イジェクトピン４０の長さは、基板装着台移動ピン４１よりも若干長めに形成されている。詳細な動作機構として、まずイジェクトピン４０がマルチ基板２０に接触し、マルチ基板２０を基板装着台３６から上方に離間させる動作の後、基板装着台移動ピン４１が基板装着台３６に接触し、基板装着台３６の位置を基板装着時の位置に戻す動作が行われる。なお、ベース部材３５の降下は、プレート部材３９を固定した状態（移動させない状態）で行なわれる。
次に、基板装着台３６から上方に離間されたマルチ基板２０を取り出し、その後、図１７に示すように、ベース部材３５を上方に移動させて、初期の高さ位置Ｂに基板装着台３６を戻す。この時のベース部材３５の移動は、プレート部材３９を固定した状態（移動しない状態）で行われる。また、Ｘ方向において左側から右側に可動テーパ部材３７ｂを動力源３８によって移動させ、稼動テーパ部材３７ａを元の初期位置に戻す。
モールディング工程において、上型３０ａは、常に固定されて動かない。
この後、マルチ基板２０の装着工程から、初期の高さ位置Ｂに基板を戻す工程を１サイクルとし、このサイクルを生産数に応じて繰り返す。
このように、本実施例によれば、以下の効果が得られる。
基板装着台３６は、上型３０ａと下型３０ｂとの型締め力によって下方に移動するため、マルチ基板２０の厚さのばらつきを吸収することができ、マルチ基板２０の厚さのばらつきに起因する樹脂漏れや基板の破損を抑制することができる。
また、キャビティ３２の内部に樹脂を注入する時、基板装着台３６は下方に移動しないように固定されているため、キャビティ３２の内部に樹脂を注入する時の圧力やキャビティ３２の内部に注入された樹脂を加圧する圧力が加わっても、基板装着台３６が下方に移動することはない。この結果、樹脂漏れを抑制することができる。
また、ベース部材３５に対する基板装着台３６の高さ位置を基板装着時の位置に戻す方法としてバネ機構からピン機構に変えていることから、型締め時にばねによる余分な反力がマルチ基板２０に加わることがないため、型締め時におけるパネル基板２０の破損を抑制することができる。
また、ばねのへたりに起因する面圧低下や平坦度がでないといった不具合を抑制することができる。
このようなことから、半導体装置の製造歩留まり向上を図ることができる。
マルチ基板２０の厚さが異なる製品を着工する場合であっても、従来による装置調整作業を抑制することができ、ロット変更による段取り時間を大幅に低減することができる。
なお、前述の実施例では、プレート部材３９及びベース部材３５を含む下型３０ｂ全体を上下方向に移動させて型締め及び型開きを行う例について説明したが、型締め及び型開きは、プレート部材３９を固定させた状態でベース部材３５を上下方向に移動させて行うようにしてもよい。
また、前述の実施例では、ベース部材３５を下方に移動させることにより、ベース部材３５に対する基板装着台３６の高さ位置を基板装着時の高さ位置に戻す例について説明したが、基板装着台移動ピン４１を上方に移動させて基板装着台３６を上方に移動させることにより、ベース部材３５に対する基板装着台３６の高さ位置を基板装着時の高さ位置に戻すようにしてもよい。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
例えば、本発明は、ＣＳＰ型やＬＧＡ型等の基板を用いる半導体装置の製造に適用することができる。
また、例えば、本発明は、一括して樹脂封止する一括方式のモールディング工程について説明したが、複数のデバイス形成領域毎に樹脂封止する個別方式のモールド工程についても適用することができる。
本発明の一実施例である半導体装置の概略構成を示す図（（ａ）は模式的平面図，（ｂ）は模式的断面図）である。 図１（ｂ）の一部を拡大した模式的断面図である。 本発明の一実施例である半導体装置の製造に使用される多数個取り配線基板の概略構成を示す模式的平面図である。 図３の多数個取り配線基板の模式的断面図である。 本発明の一実施例である半導体装置の製造工程を示す図（（ａ）及び（ｂ）は模式的断面図）である。 本発明の一実施例である半導体装置の製造工程を示す図（（ａ）及び（ｂ）は模式的断面図）である。 本発明の一実施例である半導体装置の製造工程を示す模式的断面図である。 本発明の一実施例である半導体装置の製造に使用される成形金型のＸ方向に沿う模式的断面図である。 図８の成形金型のＹ方向に沿う模式的断面図である。 図８の成型金型の基板装着台の模式的平面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、マルチ基板を装着した状態を示す模式的断面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、成型金型を型締めした状態を示す模式的断面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、基板装着台を固定した状態を示す模式的断面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、半導体チップを樹脂封止した状態（キャビティの中に樹脂を注入した状態）を示す模式的断面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、成型金型を開いた状態を示す模式的断面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、成形金型の基板装着台から基板を離間させた状態を示す模式的断面図である。 本発明の一実施例である半導体装置の製造工程中のモールディング工程において、基板装着台を元の位置（基板装着位置）に戻した状態を示す模式的断面図である。
符号の説明
１…半導体装置、２…半導体チップ、３…配線基板、４…コア材、５，６…電極パッド、７，８…保護膜、１０…接着材、１１…ボンディングワイヤ、１２…樹脂封止体、１３…半電バンプ、２０…マルチ基板（多数個取り基板）、２１…樹脂封止領域、２２…チップ搭載領域、２３…デバイス形成領域（製品形成領域）、２４…分離領域、３０…成形金型、３０ａ…上型、３０ｂ…下型、３１…合わせ面（第１の面）、３２…キャビティ、３３…合わせ面（第２の面）、３４…凹部、３５…ベース部材、３６…基板装着台、３６ａ…装着面、３７ａ…テーパ部材、３７ｂ…移動テーパ部材、３８…動力源、３８ａ…ロッド、３９…プレート部材、４０…イジェクトピン、４１…基板装着台移動ピン、４２…サイドブロック。

Claims (9)

  1. 主面に複数の半導体チップが平面的に実装された基板を準備する（ａ）工程と、
    上下方向に重ね合う上型及び下型を有する成形金型であって、
    前記上型は、第１の面と、前記第１の面から窪むキャビティとを有し、
    前記下型は、前記第１の面と向かい合う第２の面と、前記キャビティと向かい合う位置に配置され、前記第２の面から窪む凹部とを有するベース部材と、前記凹部内において上下方向に移動が可能であり、前記凹部の内壁面との摩擦抵抗により前記ベース部材に保持された基板装着台と、前記ベース部材に対して前記基板装着台を上方に移動させるためのピンとを有する成形金型を準備する（ｂ）工程と、
    前記基板装着台に前記基板を装着する（ｃ）工程と、
    前記下型の第２の面及び前記基板の主面に前記上型の第１の面が当接するように前記上型と下型とを型締めし、この時の型締め力によって前記基板装着台を下方に移動させる（ｄ）工程と、
    前記基板装着台が下方に移動しないように前記基板装着台を固定する（ｅ）工程と、
    前記上型のキャビティの中に樹脂を注入して前記複数の半導体チップを樹脂封止する（ｆ）工程と、
    前記上型と下型とを離間する（ｇ）工程と、
    前記ベース部材に対して上方に前記基板装着台を前記ピンによって移動させて、前記ベース部材に対する前記基板装着台の高さ位置を前記（ｃ）工程における高さ位置に戻す（ｈ）工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記下型は、前記上型と反対側に配置されたプレート部材を有し、
    前記ピンは、その一端側と反対側が前記プレート部材に固定され、かつ前記プレート部材から上方に向かって延在し、
    前記ベース部材は、前記プレート部材に対して前記上下方向に移動が可能であり、
    前記（ｈ）工程は、前記ベース部材を下方に移動させて前記基板装着台を前記ピンの一端側で支持し、更に前記ベース部材を下方に移動させることによって行われることを特徴とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記ベース部材を上方に移動させて前記ベース部材及び前記基板装着台の位置を前記（ｃ）工程における高さ位置に戻す（ｉ）工程を有することを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記下型は、前記上型と反対側に配置されたプレート部材を有し、
    前記ピンは、その一端側と反対側が前記プレート部材に固定され、かつ前記プレート部材から上方に向かって延在し、
    前記プレート部材は、前記ベース部材に対して上下方向に移動が可能であり、
    前記（ｈ）工程は、前記プレート部材を上方に移動させて前記基板装着台を前記ピンの一端側で支持し、更に前記プレート部材を上方に移動させることによって行われることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記下型は、一端側と反対側の他端側が前記プレート部材に固定され、かつプレート部材から上方に向かって延在するイジェクトピンを有し、
    前記ベース部材に対して上方に前記基板装着台を前記ピンによって移動させて、前記基板装着台を前記（ｃ）工程における位置に戻す（ｈ）工程は、前記基板装着台から前記イジェクトピンの一端側が突き出るまで前記ベース部材を下方に移動させる動作と同期して行われることを特徴とする半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記下型は、前記基板装着台の基板装着面と反対側の裏面に固定され、前記基板装着台の裏面に固定された面とは反対側の裏面からテーパ面となるテーパ部材と、前記テーパ部材のテーパ面と向かい合うようにして前記ベース部材の凹部の中に配置され、前記基板装着台の装着面に沿う方向に移動が可能な移動テーパ部材とを有し、
    前記（ｅ）工程は、前記テーパ部材のテーパ面に前記移動テーパ部材のテーパ面が接触するように前記移動テーパ部材を移動させることによって行われることを特徴とする半導体装置の製造方法。
  7. 請求項１に記載の半導体装置の製造方法において、
    前記ベース部材の凹部及び前記基板装着台は、平面が方形状で形成され、
    前記ピンは、前記基板装着台の角部に対応して配置されていることを特徴とする半導体装置の製造方法。
  8. 基板の主面に実装された半導体チップを樹脂封止する工程で使用される成形金型であって、
    上下方向に重ね合う上型及び下型を有し、
    前記上型は、第１の面と、前記第１の面から窪み、樹脂が注入されるキャビティとを有し、
    前記下型は、前記第１の面と向かい合う第２の面と、前記キャビティと向かい合う位置に配置され、前記第２の面から窪む凹部とを有するベース部材と、前記凹部内において前記上下方向に移動が可能であり、前記凹部の内壁面との摩擦抵抗により前記ベース部材に保持された基板装着台と、前記基板装着台が前記上下方向の下方に移動しないように前記基板装着台を固定する固定機構と、前記ベース部材に対して前記基板装着台を上方に移動させるためのピンとを有することを特徴とする成形金型。
  9. 請求項８に記載の成型金型において、
    さらに前記下型は、前記基板装着台の基板装着面と反対側の裏面に固定され、前記基板装着台の裏面に固定された面とは反対側の裏面からテーパ面となるテーパ部材と、前記テーパ部材のテーパ面と向かい合うようにして前記ベース部材の凹部の中に配置され、前記基板装着台の装着面に沿う方向に移動が可能な移動テーパ部材とを有することを特徴とする成型金型。
JP2004230845A 2004-08-06 2004-08-06 半導体装置の製造方法 Expired - Fee Related JP4503391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004230845A JP4503391B2 (ja) 2004-08-06 2004-08-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004230845A JP4503391B2 (ja) 2004-08-06 2004-08-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006049697A true JP2006049697A (ja) 2006-02-16
JP4503391B2 JP4503391B2 (ja) 2010-07-14

Family

ID=36027885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230845A Expired - Fee Related JP4503391B2 (ja) 2004-08-06 2004-08-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4503391B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007320102A (ja) * 2006-05-31 2007-12-13 Toyota Motor Corp モールド装置およびモールド品の製造方法
JP2011011426A (ja) * 2009-07-01 2011-01-20 Apic Yamada Corp 樹脂モールド金型及び樹脂モールド装置
JP2012024949A (ja) * 2010-07-20 2012-02-09 Apic Yamada Corp 金型駆動装置
KR101163606B1 (ko) * 2010-06-30 2012-07-06 세크론 주식회사 반도체 몰딩장치의 하부 금형장치
JP2016134545A (ja) * 2015-01-21 2016-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2017162888A (ja) * 2016-03-07 2017-09-14 Ｔｏｗａ株式会社 位置調節機構、樹脂封止装置、樹脂封止方法、及び樹脂封止製品の製造方法。
TWI618612B (zh) * 2011-07-29 2018-03-21 山田尖端科技股份有限公司 模塑模具以及使用該模具之樹脂模塑裝置
JP2019081293A (ja) * 2017-10-30 2019-05-30 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
JP2019209665A (ja) * 2018-06-08 2019-12-12 Ｔｏｗａ株式会社 樹脂成形装置および樹脂成形品の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6129528A (en) * 1998-07-20 2000-10-10 Nmb Usa Inc. Axial flow fan having a compact circuit board and impeller blade arrangement

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1158435A (ja) * 1997-08-21 1999-03-02 Apic Yamada Kk 樹脂モールド装置
JP2000286279A (ja) * 1999-03-31 2000-10-13 Towa Corp 樹脂封止装置及び封止方法
JP2002083834A (ja) * 2000-09-07 2002-03-22 Towa Corp 位置合わせ機構及び位置合わせ方法
JP2002217222A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体製造装置及び半導体製造方法
JP2002343819A (ja) * 2001-05-14 2002-11-29 Towa Corp 樹脂封止方法及び基板クランプ機構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1158435A (ja) * 1997-08-21 1999-03-02 Apic Yamada Kk 樹脂モールド装置
JP2000286279A (ja) * 1999-03-31 2000-10-13 Towa Corp 樹脂封止装置及び封止方法
JP2002083834A (ja) * 2000-09-07 2002-03-22 Towa Corp 位置合わせ機構及び位置合わせ方法
JP2002217222A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体製造装置及び半導体製造方法
JP2002343819A (ja) * 2001-05-14 2002-11-29 Towa Corp 樹脂封止方法及び基板クランプ機構

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007320102A (ja) * 2006-05-31 2007-12-13 Toyota Motor Corp モールド装置およびモールド品の製造方法
JP2011011426A (ja) * 2009-07-01 2011-01-20 Apic Yamada Corp 樹脂モールド金型及び樹脂モールド装置
KR101163606B1 (ko) * 2010-06-30 2012-07-06 세크론 주식회사 반도체 몰딩장치의 하부 금형장치
JP2012024949A (ja) * 2010-07-20 2012-02-09 Apic Yamada Corp 金型駆動装置
TWI618612B (zh) * 2011-07-29 2018-03-21 山田尖端科技股份有限公司 模塑模具以及使用該模具之樹脂模塑裝置
JP2016134545A (ja) * 2015-01-21 2016-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9887105B2 (en) 2015-01-21 2018-02-06 Renesas Electronics Corporation Manufacturing method of semiconductor device
US9960055B1 (en) 2015-01-21 2018-05-01 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2017162888A (ja) * 2016-03-07 2017-09-14 Ｔｏｗａ株式会社 位置調節機構、樹脂封止装置、樹脂封止方法、及び樹脂封止製品の製造方法。
JP2019081293A (ja) * 2017-10-30 2019-05-30 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
JP2019209665A (ja) * 2018-06-08 2019-12-12 Ｔｏｗａ株式会社 樹脂成形装置および樹脂成形品の製造方法
JP7102238B2 (ja) 2018-06-08 2022-07-19 Ｔｏｗａ株式会社 樹脂成形装置および樹脂成形品の製造方法

Also Published As

Publication number Publication date
JP4503391B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
TW498516B (en) Manufacturing method for semiconductor package with heat sink
JP3619773B2 (ja) 半導体装置の製造方法
US6900551B2 (en) Semiconductor device with alternate bonding wire arrangement
US6326700B1 (en) Low profile semiconductor package and process for making the same
US8058717B2 (en) Laminated body of semiconductor chips including pads mutually connected to conductive member
US20100258931A1 (en) Semiconductor device and method of forming the same
WO1998002919A1 (fr) Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif
KR100521279B1 (ko) 적층 칩 패키지
JP4503391B2 (ja) 半導体装置の製造方法
JP2006344898A (ja) 半導体装置及びその製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
TW201628107A (zh) 半導體裝置之製造方法
US8610288B2 (en) Semiconductor device with stacked semiconductor chips
JP6128993B2 (ja) 積層型半導体装置、プリント回路板、電子機器及び積層型半導体装置の製造方法
JP4001608B2 (ja) 半導体装置および半導体装置の製造方法
US8198141B2 (en) Intermediate structure of semiconductor device and method of manufacturing the same
TW200412659A (en) Semiconductor package with heat dissipating structure
JP2005142452A (ja) 半導体装置及びその製造方法
JP2007142128A (ja) 半導体装置およびその製造方法
US20120048595A1 (en) Wiring board and method of manufacturing a semiconductor device
JP4065180B2 (ja) 樹脂封止金型
JP4823161B2 (ja) 半導体装置
JP3964438B2 (ja) 半導体装置および半導体装置の製造方法
JPH08125051A (ja) 半導体装置
KR100210161B1 (ko) Bga 반도체패키지용 몰드금형의 라이너

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100401

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees