JP2016134545A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2016134545A
JP2016134545A JP2015009253A JP2015009253A JP2016134545A JP 2016134545 A JP2016134545 A JP 2016134545A JP 2015009253 A JP2015009253 A JP 2015009253A JP 2015009253 A JP2015009253 A JP 2015009253A JP 2016134545 A JP2016134545 A JP 2016134545A
Authority
JP
Japan
Prior art keywords
lower mold
mold cavity
cavity block
block
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015009253A
Other languages
English (en)
Other versions
JP6420671B2 (ja
Inventor
晴彦 原田
Haruhiko Harada
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015009253A priority Critical patent/JP6420671B2/ja
Priority to TW104138110A priority patent/TWI671829B/zh
Priority to CN201510959061.5A priority patent/CN105810594B/zh
Priority to US14/983,143 priority patent/US9887105B2/en
Publication of JP2016134545A publication Critical patent/JP2016134545A/ja
Priority to US15/857,138 priority patent/US9960055B1/en
Application granted granted Critical
Publication of JP6420671B2 publication Critical patent/JP6420671B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/40—Removing or ejecting moulded articles
    • B29C45/4005—Ejector constructions; Ejector operating mechanisms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29K—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES B29B, B29C OR B29D, RELATING TO MOULDING MATERIALS OR TO MATERIALS FOR MOULDS, REINFORCEMENTS, FILLERS OR PREFORMED PARTS, e.g. INSERTS
    • B29K2105/00—Condition, form or state of moulded material or of the material to be shaped
    • B29K2105/25—Solid
    • B29K2105/253—Preform
    • B29K2105/255—Blocks or tablets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)

Abstract

【課題】モールド工程における樹脂バリの発生を抑制することにより、半導体装置の信頼性および生産性を向上させる。【解決手段】モールド金型において、下型キャビティブロックＣＶａの裏面側に設けられた押し上げピンＵＰの先端面、および下型キャビティブロックＣＶａの裏面のうち押し上げピンＵＰの先端面が接触する面を、モールド樹脂が供給されるポットブロックＰＢのポットＰＯ側に向かうに従って、下型キャビティブロックＣＶａの表面との距離が長くなるように、傾斜させる。これにより、下型キャビティブロックＣＶａを初期位置に戻す際に、下型キャビティブロックＣＶａは、僅かにポットブロックＰＢ側へ移動しながら上昇するので、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間には隙間が形成されない。【選択図】図２

Description

本発明は半導体装置の製造技術に関し、例えば半導体チップをトランスファモールド方式によって樹脂封止する半導体装置の製造に好適に利用できるものである。
例えば特開２００６−０４９６９７号公報（特許文献１）には、上型および下型を有する成形金型であって、キャビティの中に樹脂を注入し上型と下型とを離間した後、基板装着台をピンによって上方に移動させて、ベース部材に対する基板装着台の高さ位置を初期位置に復帰させる技術が記載されている。
また、特開２００２−３４３８１９号公報（特許文献２）には、樹脂封止する際に、溶融樹脂による樹脂圧を剛性部材である可動テーパ部材に加えることにより、上型と基板との間に間隙が発生しないようにする技術が記載されている。これにより、樹脂バリが抑制され、また、圧縮ばねにより基板が適正なクランプ圧でクランプされる。
特開２００６−０４９６９７号公報 特開２００２−３４３８１９号公報
半導体チップを樹脂封止するモールド工程において、半導体チップを搭載したパッケージ基板の側面などにモールド樹脂が付着すると、そのモールド樹脂が樹脂バリとなって、飛散し、異物となる。そして、その異物が原因となって半導体装置の信頼性および生産性が低下することが、本発明者の検討によって明らかとなった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、上金型、下金型およびポットブロックからなるモールド金型において、下型キャビティブロックの裏面側に設けられた押し上げピンの先端面、および下型キャビティブロックの裏面のうち押し上げピンの先端面が接触する面を、モールド樹脂が供給されるポット側に向かうに従って、下型キャビティブロックの表面との距離が長くなるように、傾斜させる。
一実施の形態によれば、モールド工程における樹脂バリの発生を抑制することにより、半導体装置の信頼性および生産性を向上させることができる。
一実施の形態による半導体装置（ＢＧＡパッケージ）を示す要部断面図である。 （ａ）および（ｂ）はそれぞれ、一実施の形態によるモールディング装置の一例を示す要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 一実施の形態による下型キャビティブロックを搭載した下型ユニットを示す要部上面図である。 一実施の形態による半導体装置の製造方法のモールド工程における工程図である。 （ａ）および（ｂ）はそれぞれ、一実施の形態によるモールド工程におけるモールディング装置の状態を説明する要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 一実施の形態によるモールド工程におけるモールディング装置の状態を説明する、モールド金型の上金型を透視した要部上面図である。 （ａ）および（ｂ）はそれぞれ、図５および図６に続く、モールド工程におけるモールディング装置の状態を説明する要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 （ａ）および（ｂ）はそれぞれ、図７に続く、モールド工程におけるモールディング装置の状態を説明する要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 図７に続く、モールド工程におけるモールディング装置の状態を説明する、モールド金型の上金型を透視した要部上面図である。 （ａ）および（ｂ）はそれぞれ、図８および図９に続く、モールド工程におけるモールディング装置の状態を説明する要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 図８および図９に続く、モールド工程におけるモールディング装置の状態を説明する、モールド金型の上金型を透視した要部上面図である。 （ａ）および（ｂ）はそれぞれ、図１０および図１１に続く、モールド工程におけるモールディング装置の状態を説明する要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 図１２に続く、モールド工程におけるモールディング装置の状態を説明する要部断面図である。 一実施の形態によるモールディング装置の変形例を示す要部断面図である。 一実施の形態によるモールド工程におけるモールディング装置の変形例の状態を説明する、下型ユニットの一部を拡大して示す要部断面図である。 （ａ）および（ｂ）はそれぞれ、本発明者が比較検討したモールディング装置の一例を示す要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。 （ａ）は、パッケージ基板の側面に付着する樹脂バリを説明する下型ユニットの一部を拡大して示す要部断面図、（ｂ）は、パッケージ基板の側面に付着する樹脂バリの他の例を説明する下型ユニットの一部を拡大して示す要部断面図である。 半導体装置（ＢＧＡパッケージ）の外部端子の接合部に付着した樹脂バリを説明する裏面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（モールド工程における課題の詳細な説明）
本実施の形態による半導体装置の製造方法がより明確となると思われるため、本発明者によって見出された、半導体チップを樹脂封止するモールド工程における課題について詳細に説明する。
例えばＢＧＡ（Ball Grid Array）パッケージのような基板品の製造においては、モールド金型（上金型、下金型およびポットブロック）を用いて半導体チップを樹脂封止するモールド工程がある。
図１６（ａ）および（ｂ）はそれぞれ、本発明者が比較検討したモールディング装置の一例を示す要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。
モールド金型は、下型キャビティブロックＣＶａの下型キャビティＣＡＶａの表面上に搭載される基材ＳＴ（具体的には半導体チップＳＣを搭載するパッケージ基板（基板、配線基板）ＰＳ）の厚さにばらつきがあったとしても、その厚さのばらつきを吸収できるように、下型キャビティブロックＣＶａは摺動（上下動）が可能な状態となっている。また、先のモールド工程が終了し、次のモールド工程が行えるように下型キャビティブロックＣＶａを初期位置に戻すための押し上げピンＵＰが、下型キャビティブロックＣＶａの裏面側に設けられている。
ところで、下型キャビティブロックＣＶａの摺動を可能とするため、下型キャビティブロックＣＶａの側面と、モールド樹脂ＭＴＡを供給するポットブロックＰＢの側面との間に、例えば５〜１０μｍ程度の隙間が設けられている。この結果、ポットブロックＰＢから上型キャビティＣＡＶｂ内に供給されるモールド樹脂ＭＴＡの一部が、モールド樹脂ＭＴＡの流路（例えば図１１に示すランナＲＡ）にあたる部分において上記隙間に入り込んでしまう。
そして、例えば図１７（ａ）に示すように、上記隙間に入り込んだモールド樹脂ＭＴＡが徐々に蓄積して、このモールド樹脂ＭＴＡが樹脂バリＭＢ１となると、下型キャビティブロックＣＶａの摺動を阻害して、下型キャビティブロックＣＶａが初期位置に戻らなくなる。下型キャビティブロックＣＶａが初期位置に戻りきらない状態で、次のモールド工程を行うと、パッケージ基板ＰＳの側面にモールド樹脂ＭＴＡの一部（樹脂バリＭＢ２）が付着し、後にパッケージ基板ＰＳの側面から離れた樹脂バリＭＢ２が異物の原因となる。
また、例えば図１７（ｂ）に示すように、ポットブロックＰＢの側面にモールド樹脂ＭＴＡの一部（樹脂バリＭＢ３）が付着した場合も、上記樹脂バリＭＢ１と同様に、ポットブロックＰＢの側面に付着した樹脂バリＭＢ３が下型キャビティブロックＣＶａの摺動を阻害して、下型キャビティブロックＣＶａが初期位置に戻らなくなる。下型キャビティブロックＣＶａが初期位置に戻りきらない状態で、次のモールド工程を行うと、パッケージ基板ＰＳの側面にモールド樹脂ＭＴＡの一部（樹脂バリＭＢ４）が付着し、後にパッケージ基板ＰＳの側面から離れた樹脂バリＭＢ４が異物の原因となる。
さらに、例えば図１８に示すように、異物の原因となる樹脂バリＭＢ２，ＭＢ４が飛散して、半導体装置（ＢＧＡパッケージ）ＳＤの半田ボール（外部端子）ＳＢの接合部（ランド面）に樹脂バリＭＢ２，ＭＢ４が付着すると、半田ボールＳＢが接続されず、欠落不良品が製造されて、半導体装置ＳＤの信頼性および生産性が低下する。
このため、下型キャビティブロックＣＶａの側面とポットブロックＰＢの側面との間にモールド樹脂ＭＴＡが入り込まないようにする必要がある。
（実施の形態）
１．半導体装置の構造
本実施の形態による半導体装置は、パッケージ基板上に半導体チップが搭載された樹脂封止型の半導体パッケージである。以下に、本実施の形態による半導体装置の一例としてＢＧＡパッケージを取り上げて、その構造について図１を用いて説明する。図１は、半導体装置（ＢＧＡパッケージ）を示す要部断面図である。
図１に示すように、本実施の形態による半導体装置（ＢＧＡパッケージ）ＳＤのパッケージ構造は、上面（表面）ＰＳｘ、およびこの上面ＰＳｘとは反対側の下面（裏面）ＰＳｙを有するパッケージ基板（基板、配線基板）ＰＳを備えている。さらに、パッケージ基板ＰＳの上面ＰＳｘ側には、半導体素子が形成された半導体チップＳＣと、半導体チップＳＣを封止する樹脂封止体（封止体）ＲＳとを有し、パッケージ基板ＰＳの下面ＰＳｙ側には、複数のバンプ・ランド（電極パッド）ＢＬと、複数のバンプ・ランドＢＬに接続された複数の半田ボール（外部端子）ＳＢとを有している。以下、パッケージ基板ＰＳ、半導体チップＳＣおよび半田ボールＳＢについて詳細に説明する。
≪パッケージ基板ＰＳ≫
パッケージ基板ＰＳは、その厚さ方向と交差する平面形状が四角形になっている。パッケージ基板ＰＳは多層配線構造からなり、本実施の形態では４つの配線層を有している。パッケージ基板ＰＳの厚さは、例えば０．２〜０．６ｍｍ程度である。
詳細に説明すると、パッケージ基板ＰＳは、コア材ＣＯと、このコア材ＣＯの表面（上面ＰＳｘ側）に形成された配線層ＣＬ１と、この配線層ＣＬ１を覆うように形成された絶縁層ＩＬ１と、この絶縁層ＩＬ１の表面に形成された配線層ＣＬ２とを有している。ここで、複数のボンディング電極ＢＥは、最上層の配線層ＣＬ２の一部からなり、この最上層の配線層ＣＬ２を覆うようにして形成された保護膜ＰＦ１から露出している。
また、パッケージ基板ＰＳは、コア材ＣＯの表面とは反対側に位置する裏面（下面ＰＳｙ側）に形成された配線層ＣＬ３と、この配線層ＣＬ３を覆うように形成された絶縁層ＩＬ２と、この絶縁層ＩＬ２の表面に形成された配線層ＣＬ４とを有している。ここで、複数のバンプ・ランドＢＬは、最下層の配線層ＣＬ４の一部からなり、この最下層の配線層ＣＬ４を覆うようにして形成された保護膜ＰＦ２から露出している。
また、パッケージ基板ＰＳの上面ＰＳｘから下面ＰＳｙまたはコア材ＣＯの表面から裏面に向かって複数の貫通孔（ビア）ＴＨが形成されており、複数の貫通孔ＴＨのそれぞれの内部（内壁）には、各配線層ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４を互いに電気的に接続する導電性部材ＣＭが形成されている。また、絶縁層ＩＬ１，ＩＬ２に形成された複数の接続孔ＣＨを介して、配線層ＣＬ１と配線層ＣＬ２とは電気的に接続され、配線層ＣＬ３と配線層ＣＬ４とは電気的に接続される。
コア材ＣＯおよび各絶縁層ＩＬ１，ＩＬ２は、例えばガラス繊維にエポキシ系またはポリイミド系の熱硬化性絶縁樹脂を含浸させた高弾性樹脂により形成されている。また、各配線層ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４は、例えば銅を主成分とする金属膜で形成されている。
パッケージ基板ＰＳの上面ＰＳｘ側を被覆する保護膜ＰＦ１は、主にパッケージ基板ＰＳの最上層の配線層ＣＬ２を保護する目的で形成され、パッケージ基板ＰＳの下面ＰＳｙ側を被覆する保護膜ＰＦ２は、主にパッケージ基板ＰＳの最下層の配線層ＣＬ４を保護する目的で形成されている。保護膜ＰＦ１，ＰＦ２は、例えばエポキシ系またはポリイミド系の熱硬化性絶縁樹脂を主成分とするソルダーレジストからなる。
≪半導体チップＳＣ≫
半導体チップＳＣは、その厚さ方向と交差する平面形状が四角形になっており、例えばシリコンからなる半導体基板と、この半導体基板の主面（表面）に形成された複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜とを有する構成になっている。
半導体チップＳＣが、半導体チップＳＣの主面（表面）とは反対側の裏面と保護膜ＰＦ１とを対向させて、ダイボンド材（接着剤）ＡＢを介してパッケージ基板ＰＳの上面ＰＳｘ側に搭載されている。本実施の形態で使用するダイボンド材ＡＢは、例えばペースト状またはフィルム状の接着剤である。
半導体チップＳＣの主面には、複数の半導体素子と電気的に接続された複数の電極パッドＥＰが半導体チップＳＣの各辺に沿って配置されている。これら電極パッドＥＰは、多層配線層のうちの最上層の配線からなり、半導体チップＳＣの表面保護膜にそれぞれの電極パッドＥＰに対応して形成された開口部により露出している。
また、複数の電極パッドＥＰと、パッケージ基板ＰＳの上面ＰＳｘに配置された複数のボンディング電極ＢＥとが、複数の導電性部材（ボンディングワイヤ）ＢＷによってそれぞれ電気的に接続されている。導電性部材ＢＷには、例えば金線を用いる。導電性部材ＢＷは、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップＳＣの主面に配置された電極パッドＥＰと、パッケージ基板ＰＳの上面ＰＳｘに配置されたボンディング電極ＢＥとに接続される。
半導体チップＳＣおよび導電性部材ＢＷは、パッケージ基板ＰＳの上面ＰＳｘ側を被覆する樹脂封止体ＲＳによって封止されている。樹脂封止体ＲＳは、低応力化を図る目的として、例えばフェノール系硬化剤、シリコーンゴムおよび多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂で形成されている。樹脂封止体ＲＳは、後述するようにトランスファモールド法により形成される。
≪半田ボールＳＢ≫
パッケージ基板ＰＳの下面ＰＳｙに形成された複数のバンプ・ランドＢＬには、複数の半田ボールＳＢが接合されている。複数のバンプ・ランドＢＬは、パッケージ基板ＰＳの下面ＰＳｙ側を被覆する保護膜ＰＦ２にそれぞれのバンプ・ランドＢＬに対応して形成された開口部により露出しており、複数の半田ボールＳＢは、複数のバンプ・ランドＢＬとそれぞれ電気的に、かつ機械的に接続されている。半田ボールＳＢとしては、鉛を実質的に含まない鉛フリー半田組成の半田バンプ、例えばＳｎ−３［ｗｔ％］Ａｇ−０．５［ｗｔ％］Ｃｕ組成の半田バンプなどが用いられる。
２．モールディング装置（モールド装置）の構造
本実施の形態によるモールディング装置（モールド装置）の構造を図２（ａ）および（ｂ）並びに図３を用いて説明する。図２（ａ）および（ｂ）はそれぞれ、モールディング装置の一例を示す要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。図３は、下型キャビティブロックを搭載した下型ユニットを示す要部上面図である。
図２（ａ）および（ｂ）に示すように、本実施の形態によるモールディング装置は、トランスファモールド用の半導体製造装置である。モールディング装置のモールド金型は、半導体チップを搭載したパッケージ基板が配置される下金型ＤＭ（第１金型）と、下金型ＤＭに対向し、この下金型ＤＭと係合して半導体チップを搭載したパッケージ基板を密閉する上金型ＵＭ（第２金型）とを有している。さらに、モールディング装置のモールド金型は、モールド樹脂を供給するポットブロックＰＢを有している。以下の説明では、下金型ＤＭとポットブロックＰＢとを合わせて下型ユニットＤＭＵと言い、図２（ａ）では、下型ユニットＤＭＵの点線で囲んだ領域がポットブロックＰＢであり、その他の領域が下金型ＤＭである。
上金型ＵＭは、下金型ＤＭに対応した構成となっている。上金型ＵＭには、半導体チップを樹脂封止するパッケージ領域となる上型キャビティＣＡＶｂ（キャビティ部）、図２（ａ）および（ｂ）では図示は省略するが、上型キャビティＣＡＶｂ内にモールド樹脂を流入する際の入り口となるゲートＧＡ（図１１を参照）、並びにゲートＧＡを介して上型キャビティＣＡＶｂと連通し、モールド樹脂の流入経路となるランナＲＡ（図１１を参照）などが形成された上型キャビティブロックＣＶｂが備わっている。さらに、上型キャビティブロックＣＶｂには、モールド樹脂の流入源となり、上金型ＵＭと下金型ＤＭとを閉じたときに上金型ＵＭに形成されたランナＲＡと連通するカルブロックＣＢなどが形成されている。
下型ユニットＤＭＵを構成する下金型ＤＭは、ポットブロックＰＢ以外の領域であって、下金型ＤＭには、半導体チップを樹脂封止するパッケージ領域となる下型キャビティＣＡＶａなどが形成された下型キャビティブロックＣＶａが備わっている。本実施の形態では、ポットブロックＰＢの両側に下型キャビティブロックＣＶａが配置されている（後述の図３参照）。下型キャビティＣＡＶａの表面（成形面、主面）に、半導体チップを搭載したパッケージ基板が配置される。なお、本実施の形態では、下型キャビディＣＡＶａの表面と下型キャビティブロックＣＶａの表面とは同一平面としているので、下型キャビティブロックＣＶａの表面と言うときには、下型キャビティＣＡＶａの表面も含む。
さらに、下金型ＤＭには、半導体チップを樹脂封止した基材を下型キャビティブロックＣＶａから押し上げるための複数のエジェクタピンＥＪＰが備わっている。また、下金型ＤＭには、下型キャビティブロックＣＶａをモールド工程後に下型キャビティブロックＣＶａを押し上げて初期位置に戻すことのできる複数の押し上げピンＵＰ、並びにクランプ圧に応じて下型キャビティブロックＣＶａを上昇または下降させることのできる複数の圧縮バネＣＳが備わっている。
エジェクタピンＥＪＰの一端は、例えば下型キャビティブロックＣＶａの表面から３０〜５０μｍ程度突出するように設けられている。
また、押し上げピンＵＰの先端面（下型キャビティブロックＣＶａを押し上げる面、押し上げ面）は、ポットブロックＰＢ側に向かうに従い、下型キャビティブロックＣＶａの表面（下型キャビティＣＡＶａの内、パッケージ基板を搭載する表面）との距離が長くなるように、傾斜している。言い換えると、断面視において、押し上げピンＵＰの先端面の上型キャビティＣＡＶｂ内へ樹脂を注入する側（ポットＰＯ側）と下型キャビティブロックＣＶａの表面（下型キャビティＣＡＶａの内、パッケージ基板を搭載する表面）との長さ（Ｈ１）は、押し上げピンＵＰの先端面の上型キャビティＣＡＶｂの中心側と下型キャビティブロックＣＶａの表面（下型キャビティＣＡＶａの内、パッケージ基板を搭載する表面）との長さ（Ｈ２）より、長い。また、断面視において、押し上げピンＵＰの先端面は、樹脂の流れ方向に向かって、下型キャビティブロックＣＶａの表面（下型キャビティＣＡＶａの内、パッケージ基板を搭載する表面）との距離が短くなるように、傾斜している。また、下型キャビティＣＡＶａの表面と反対側の裏面のうち、押し上げピンＵＰの先端面が接触する面も上記と同様に、押し上げピンＵＰの先端面に倣って、ポットブロックＰＢ側に向かうに従い、下型キャビティブロックＣＶａの表面（下型キャビティＣＡＶａのパッケージ基板を搭載する表面）との距離が長くなるように、傾斜している。
さらに、押し上げピンＵＰの先端面は鏡面仕上げが施されており、その表面の粗さは、例えば十点平均粗さ（Ｒｚ）で３μｍ以下としている。鏡面仕上げをすることにより、押し上げピンＵＰの動きを滑らかにすることができる。また、押し上げピンＵＰの先端面には硬質クロムめっきが施されている。押し上げピンＵＰの先端面にめっき膜を形成することにより、押し上げピンＵＰの先端面が摩耗し難くなり、また、押し上げピンＵＰの動きを滑らかにすることができる。めっき膜の厚さは、例えば１μｍ程度である。
下型ユニットＤＭＵを構成するポットブロックＰＢには、タブレット（モールド樹脂を圧力で固めたもの）が投入されるポットＰＯが形成されている。このポットＰＯ内には、上下動するブランジャＰＬが設けられている。ポットＰＯに投入されたタブレットは、プランジャＰＬをサーボモータによって上昇させることにより加圧され、溶融する。タブレットが溶融し流動化したモールド樹脂は、カルブロックＣＢ、ランナＲＡおよびゲートＧＡなどを介して上型キャビティＣＡＶｂ内に注入されるようになっている。
また、図３に示すように、例えば第１方向に複数のポットＰＯを有するポットブロックＰＢの両側（第１方向と下型キャビティブロックＣＶａの表面で直交する第２方向）に、下型キャビティブロックＣＶａがそれぞれ配置されている。そして、これら下型キャビティブロックＣＶａの基材搭載エリア内、すなわち下型キャビティＣＡＶａ内に、複数の半導体チップを搭載したパッケージ基板が載置される。
なお、モールド金型（上金型ＵＭおよび下型ユニットＤＭＵ（下金型ＤＭおよびポットブロックＰＢ））の構造は、図２（ａ）および（ｂ）並びに図３を用いて説明した構造に限定されるものではない。例えば本実施の形態では、カルブロックおよびランナなどを共に上金型ＵＭに形成したが、カルブロックを上金型ＵＭに形成し、ランナを下金型ＤＭに形成してもよく、または、カルブロックおよびランナなどを共に下金型ＤＭに形成してもよい。
３．半導体装置の製造方法
本実施の形態による半導体装置の製造方法（主としてモールド工程）について図４〜図１３を用いて説明する。図４は、半導体装置の製造方法のモールド工程における工程図である。図５、図７、図８、図１０並びに図１２の各々の（ａ）および（ｂ）はそれぞれ、モールド工程におけるモールディング装置の状態を説明する要部断面図およびモールディング装置の下型ユニットの一部を拡大して示す要部断面図である。図６、図９および図１１は、モールド工程におけるモールディング装置の状態を説明する、モールド金型の上金型を透視した要部上面図である。図１３は、モールド工程におけるモールディング装置の状態を説明する要部断面図である。
本実施の形態においては、モールド工程において樹脂バリの発生を防止することにより、半導体装置の高信頼性および生産性の向上を図ることが主要な特徴となっており、その詳細および効果等について以降の説明で明らかにする。
［半導体チップ準備工程］
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
［パッケージ基板準備工程］
上面と、上面とは反対側の下面とを有し、多層配線構造のパッケージ基板を準備する。例えばパッケージ基板は、長手方向に半導体製品１つ分に該当するチップ搭載領域が３つ配置される構成となっている（後述の図６参照）。
［ダイボンディング工程］
次に、パッケージ基板の上面（主面、表面）の各チップ搭載領域に、ダイボンド材（接着剤）を介して半導体チップを接合する。
［ワイヤボンディング工程］
次に、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング法により、半導体チップの主面に形成された複数の電極パッドとパッケージ基板の上面に配置されたボンディング電極とを導電性部材（ボンディングワイヤ）を介してそれぞれ電気的に接続する（後述の図６参照）。ボンディングワイヤには、例えば１５〜２０μｍφの金線を用いる。
［モールド工程］
≪ステップ１：基材（以下、参照。）の装着≫
まず、図５（ａ）および（ｂ）並びに図６に示すように、下型キャビティブロックＣＶａの表面上に、被封止物である複数の半導体チップＳＣが搭載されたパッケージ基板ＰＳ（以下、基材ＳＴという。）を位置決めして、載置する。次に、下金型ＤＭの温度を、例えば１７５℃程度に設定したまま、基材ＳＴに対して２０秒程度のプレヒート処置を施す。この処理は、熱による基材ＳＴの変形を落ち着かせるなどの目的のために行われる。次に、下金型ＤＭおよび上金型ＵＭの温度を、例えば１７５℃程度に設定した状態で、基材ＳＴと下型キャビティＣＡＶａの表面とを密着させる。
ここでは、下型キャビティブロックＣＶａは、下型ユニットＤＭＵに対して初期位置となっている。すなわち、初期位置において、下型キャビティブロックＣＶａの表面と、ポットブロックＰＢの上面とは同一平面にある。また、初期位置において、下型キャビティブロックＣＶａの側面とポットブロックＰＢの側面との間に、隙間が形成できないように、下型キャビティブロックＣＶａおよびポットブロックＰＢは設計されている。さらに、初期位置において、下型キャビティブロックＣＶａの側面とパッケージ基板ＰＳの側面とが上下方向（下型キャビティブロックＣＶａおよびパッケージ基板ＰＳの厚さ方向）において同一面となるように、基材ＳＴは下型キャビティブロックＣＶａの表面上に載置されている。
≪ステップ２：型締め≫
次に、図７（ａ）および（ｂ）に示すように、下型ユニットＤＭＵ全体を型締め位置まで上方に移動（上昇）させる。そして、基材ＳＴのうち、半導体チップＳＣが搭載されておらず、かつ、導電性部材ＢＷが接続されていないパッケージ基板ＰＳの外周部の上面と、上金型ＵＭの上型キャビティブロックＣＶｂとを接触させて、上金型ＵＭと下金型ＤＭとを型締めする。これにより、上金型ＵＭと下金型ＤＭとの間にモールド樹脂が漏れることのないように隙間なくパッケージ基板ＰＳを挟み、基材ＳＴを固定する。この時、型締め力（クランプ力、クランプ圧）により圧縮バネＣＳが圧縮されて、適正な圧力を維持したまま、下型ユニットＤＭＵに対して下型キャビティブロックＣＶａおよび基材ＳＴが適切な位置まで下方に移動（下降）する。下型キャビティブロックＣＶａは、パッケージ基板ＰＳの厚さ分、下方に移動する。
ここで、下型ユニットＤＭＵに対して下型キャビティブロックＣＶａおよび基材ＳＴが適切な位置まで下方に移動した場合でも、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間には隙間ができないように、下型キャビティブロックＣＶａは設計されている。
また、前述したように、初期位置において、下型キャビティブロックＣＶａの側面とパッケージ基板ＰＳの側面とが上下方向において同一面となるように、基材ＳＴは下型キャビティブロックＣＶａの表面上に載置されている。
≪ステップ３：下型キャビティの固定≫
次に、上型キャビティＣＡＶｂ内にモールド樹脂を注入する際の圧力または上型キャビティＣＡＶｂ内に注入されたモールド樹脂に加える圧力などによって下型キャビティブロックＣＶａが下方に移動（下降）しないように、下型キャビティブロックＣＶａを固定する。
次に、例えば高周波加熱機などで予備加熱され、ある程度軟化したタブレットをポットＰＯ内に投入する。タブレットは、例えばエポキシ系樹脂または低分子系樹脂を圧力で固めたものが用いられる。
≪ステップ４：樹脂封止≫
次に、図８（ａ）および（ｂ）並びに図９に示すように、プランジャＰＬを上昇させてタブレットを押圧し、タブレットが溶融し、液体化したモールド樹脂ＭＴＡをポットＰＯから加圧移動させる。そして、下型キャビティブロックＣＶａを固定した状態で、カルブロックＣＢからランナＲＡおよびゲートＧＡを介して上型キャビティＣＡＶｂ内へモールド樹脂ＭＴＡを注入する。
これにより、図１０（ａ）および（ｂ）並びに図１１に示すように、パッケージ基板ＰＳの上面に搭載された複数の半導体チップＳＣおよび複数の導電性部材ＢＷなどが一括して封止されて、パッケージ基板ＰＳの上面側に複数の半導体チップを内包する一体的な立体形状の樹脂封止体ＲＳが形成される。その後、モールド樹脂ＭＴＡが硬化するまで、例えば９０秒程度のキュアを行う。
ここで、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間には隙間ができないように、下型キャビティブロックＣＶａは設計されている。また、ポットブロックＰＢの側面とパッケージ基板ＰＳの側面との間にも隙間ができないように、基材ＳＴは下型キャビティブロックＣＶａの表面上に載置されている。これにより、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間およびポットブロックＰＢの側面とパッケージ基板ＰＳの側面との間には、モールド樹脂ＭＴＡは入り込まない。
≪ステップ５：型開きおよび下型キャビティブロックを初期位置に戻す動作≫
次に、図１２（ａ）および（ｂ）に示すように、所定時間経過後、モールド樹脂ＭＴＡが硬化して樹脂封止体ＲＳが形成されたところで、下型ユニットＤＭＵ全体を型締め位置から下降させることにより、上金型ＵＭと下型ユニットＤＭＵとを開く。
さらに、下型キャビティブロックＣＶａを初期位置に戻す。下型キャビティブロックＣＶａを初期位置に戻す動作は、押し上げピンＵＰの先端面が下型キャビティブロックＣＶａの裏面に接触し、下型キャビティブロックＣＶａが押し上げピンＵＰによって支持されるまで、下型ユニットＤＭＵを下方に移動させる。
ここで、押し上げピンＵＰの先端面、および下型キャビティブロックＣＶａの裏面のうち、押し上げピンＵＰの先端面が接触する面は、ポットブロックＰＢ側に向かうに従い、下型キャビティブロックＣＶａのパッケージ基板を搭載する表面との距離が長くなるように、傾斜している。これにより、下型キャビティブロックＣＶａは、僅かにポットブロックＰＢ側へ移動しながら上昇するので、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間には隙間は形成されない。
通常は、モールド金型の摺動性およびモールド金型の加工ばらつきなどを考慮して、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間には予め僅かに隙間ができるように、下型キャビティブロックＣＶａは設計されている。このため、例えば型締めの際（前述のステップ２）、下型キャビティブロックＣＶａが下降すると共に、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間に隙間が形成される場合がある。
また、基材ＳＴを下型キャビティブロックＣＶａの表面上に載置する際のばらつきまたはパッケージ基板ＰＳの加工ばらつきなどにより、ポットブロックＰＢの側面とパッケージ基板ＰＳの側面との間に隙間が形成される場合がある。
しかし、仮に、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間に隙間が形成される、またはポットブロックＰＢの側面とパッケージ基板ＰＳの側面との間に隙間が形成されて、モールド樹脂ＭＴＡが上記隙間に入っても、下型キャビティブロックＣＶａを初期位置に戻す際に、上記隙間からモールド樹脂ＭＴＡを掻きだすことができる。これにより、上記隙間に付着したモールド樹脂ＭＴＡを除去して、下型キャビティブロックＣＶａを初期位置に戻すことができる。
≪ステップ６：基材を引き離す動作≫
次に、図１３に示すように、複数のエジェクトピンＥＪＰを上昇させて、複数のイジェクタピンＥＪＰの一端側を下型キャビティブロックＣＶａの表面から突き出す。さらに、複数のエジェクトピンＥＪＰを上昇させて、下型キャビティブロックＣＶａに装着された被封止物である基材（複数の半導体チップＳＣを樹脂封止したパッケージ基板ＰＳ）ＳＴを上方へ押し上げて、下型キャビティブロックＣＶａから基材（複数の半導体チップＳＣを樹脂封止したパッケージ基板ＰＳ）ＳＴを引き離す。
≪ステップ７：基材の取り出し≫
次に、下型キャビティブロックＣＶａから引き離された基材ＳＴをモールド金型から取り出す。その後、下型ユニットＤＭＵ全体を基材ＳＴの取り出し位置から上昇させることにより、モールド金型を初期の状態に戻す。
［切断工程］
次に、パッケージ基板ＰＳの上面側に複数の半導体チップＳＣを内包する一体的な樹脂封止体ＲＳをモールディング装置から取り出し、切断工程において個々の半導体装置（ＢＧＡパッケージ）に切り分ける。その後、仕上がった半導体装置は製品規格によって選別され、検査工程を経た後、良品と判断された半導体装置は出荷される。
このように、本実施の形態によれば、押し上げピンＵＰの先端面、および下型キャビティブロックＣＶａの裏面のうち、押し上げピンＵＰの先端面が接触する面は、ポットブロックＰＢ側に向かうに従い、下型キャビティブロックＣＶａのパッケージ基板ＰＳを搭載する表面との距離が長くなるように、傾斜している。これにより、樹脂封止後に、下型キャビティブロックＣＶａを初期位置に戻す際、下型キャビティブロックＣＶａを僅かにポットブロックＰＢ側へ移動しながら上昇させることができる。従って、下型キャビティブロックＣＶａの側面とポットブロックＰＢの側面との間に隙間を形成することなく、下型キャビティブロックＣＶａの表面とポットブロックＰＢの上面とが同一平面にある、すなわち初期位置に、下型キャビティブロックＣＶａを戻すことができる。
樹脂封止後に、下型キャビティブロックＣＶａが適正な位置に戻ることができるので、パッケージ基板ＰＳの側面に樹脂バリが発生する問題を解決することができる。また、下型キャビティブリックＣＶａの側面とポットブロックＰＢの側面との間に隙間が形成され、この隙間にモールド樹脂ＭＴＡが入り込み、ポットブロックＰＢの側面にモールド樹脂ＭＴＡが付着しても、下型キャビティブロックＣＶａが初期位置に戻る際に、上記隙間から掻きだされるので、ポットブロックＰＢの側面に樹脂バリが発生する問題を解決することができる。
さらに、異物の原因となる樹脂バリの飛散がなくなるので、例えば半導体装置ＳＤの半田ボールＳＢの接合部に樹脂バリが付着することによる欠陥不良品の製造が減り、半導体装置の信頼性および生産性の向上を図ることができる。
（変形例）
本実施の形態の変形例を図１４および図１５を用いて説明する。図１４は、モールディング装置の変形例を示す要部断面図である。図１５は、モールド工程におけるモールディング装置の変形例の状態を説明する、下型ユニットの一部を拡大して示す要部断面図である。
前述した実施の形態と相違する点について、以下に説明する。
前述した実施の形態によるモールディング装置では、図２に示したように、押し上げピンＵＰの先端面、および下型キャビティブロックＣＶａの裏面のうち、押し上げピンＵＰの先端面が接触する面が、ポットブロックＰＢ側に向かうに従い、下型キャビティブロックＣＶａのパッケージ基板ＰＳを搭載する表面との距離が長くなるように、傾斜している。
これに対して、変形例によるモールディング装置では、図１４および図１５に示すように、押し上げピンＵＰの先端面、および下型キャビティブロックＣＶａの裏面のうち、押し上げピンＵＰの先端面が接触する面は、下型キャビティブロックＣＶａのパッケージ基板ＰＳを搭載する表面とほぼ平行となるように形成されている。そして、下型キャビティブロックＣＶａに形成された押し上げピンＵＰを挿入する孔（以下、押し上げピン用の孔と記す）ＵＰＨの側面の一部が傾斜している。その他の構造は、前述した実施の形態によるモールディング装置とほぼ同じである。上記押し上げピン用の孔ＵＰＨは、下型キャビティブロックＣＶａをその厚さ方向に貫通することなく、下型キャビティブロックＣＶａの裏面側に形成されている。
具体的には、図１５に示すように、樹脂封止体ＲＳが形成されたところで、下型ユニットＤＭＵ全体を型締め位置から下降させることにより、上金型ＵＭと下型ユニットＤＭＵとを開く。その後、下型キャビティブロックＣＶａを初期位置に戻し、さらに、複数のエジェクトピンＥＪＰを用いて、下型キャビティブロックＣＶａから基材（複数の半導体チップＳＣを樹脂封止したパッケージ基板ＰＳ）ＳＴを引き離す。
下型キャビティブロックＣＶａを初期位置に戻す動作は、押し上げピンＵＰの先端面が、下型キャビティブロックＣＶａに形成された押し上げピン用の孔ＵＰＨの側面に接触し、下型キャビティブロックＣＶａが押し上げピンＵＰによって支持されるまで、下型ユニットＤＭＵを下方に移動させる。
ここで、押し上げピン用の孔ＵＰＨの側面は、上方（下型キャビティパッケージＣＶａのパッケージ基板ＰＳを搭載する表面側）に向かうに従い、押し上げピン用の孔ＵＰＨの径が小さくなるように傾斜した部分を有している。押し上げピンＵＰが押し上げピン用の孔ＵＰＨ内を上方に移動すると、押し上げピンＵＰのポットブロックＰＢ側の側面と押し上げピン用の孔ＵＰＨのポットブロックＰＢ側の側面とが接触し、押し上げピンＵＰを基準として、下型キャビティブロックＣＶａがポットブロックＰＢ方向に移動（図１５の左図に示す寸法Ｌ）する。これにより、ポットブロックＰＢの側面と下型キャビティブロックＣＶａの側面との間に隙間が形成できないようにすることができる。
また、押し上げピン用の孔ＵＰＨの側面に傾斜した部分を有することにより、押し上げピンＵＰが押し上げピン用の孔ＵＰＨに入り易くなるという効果もある。
このように、本実施の形態の変形例によれば、前述の実施の形態とほぼ同様に、下型キャビティブロックＣＶａを初期位置に戻すことができる。また、樹脂バリの発生および飛散がなくなるので、例えば半導体装置の半田ボールの接合部に樹脂バリが付着することによる欠陥不良品の製造が減り、半導体装置の信頼性および生産性の向上を図ることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
前記実施の形態では、ＢＧＡパッケージを例に挙げて説明したが、これに限定されるものではない。本発明の主要な特徴は、配線部材としてリードフレームを用いるＱＦＰ（Quad Flat Package）のモールド工程、ＱＦＮ（Quad Flat No lead package）のモールド工程などに適用してもよい。
ＡＢ ダイボンド材（接着剤）
ＢＥ ボンディング電極
ＢＬ バンプ・ランド（電極パッド）
ＢＷ 導電性部材（ボンディングワイヤ）
ＣＡＶａ 下型キャビティ
ＣＡＶｂ 上型キャビティ
ＣＢ カルブロック
ＣＨ 接続孔
ＣＬ１，ＣＬ２，ＣＬ３，ＣＬ４ 配線層
ＣＭ 導電性部材
ＣＯ コア材
ＣＳ 圧縮バネ
ＣＶａ 下型キャビティブロック
ＣＶｂ 上型キャビティブロック
ＤＭ 下金型（第１金型）
ＤＭＵ 下型ユニット
ＥＪＰ エジェクトピン
ＥＰ 電極パッド
ＧＡ ゲート
ＩＬ１，ＩＬ２ 絶縁層
ＭＢ１，ＭＢ２，ＭＢ３，ＭＢ４ 樹脂バリ
ＭＴＡ モールド樹脂
ＰＢ ポットブロック
ＰＦ１，ＰＦ２ 保護膜
ＰＬ プランジャ
ＰＯ ポット
ＰＳ パッケージ基板（基板、配線基板）
ＰＳｘ 上面（表面）
ＰＳｙ 下面（裏面）
ＲＡ ランナ
ＲＳ 樹脂封止体（封止体）
ＳＢ 半田ボール（外部端子）
ＳＣ 半導体チップ
ＳＤ 半導体装置（ＢＧＡパッケージ）
ＳＴ 基材
ＴＨ 貫通孔（ビア）
ＵＭ 上金型（第２金型）
ＵＰ 押し上げピン
ＵＰＨ 押し上げピン用の孔

Claims (10)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）上型キャビティブロックを備える上金型と、下型キャビティブロックおよび押し上げピンを備える下金型と、樹脂を供給するポットを備えるポットブロックとを有するモールド金型を準備する工程；
    （ｂ）基板の上面に搭載された半導体チップを準備する工程；
    （ｃ）前記基板を前記下型キャビティブロックの表面上に配置する工程；
    （ｄ）前記上型キャビティブロックの上型キャビティ内に前記半導体チップが位置するように、前記上金型と前記下金型とで前記基板を挟む工程；
    （ｅ）前記ポットブロックの前記ポットから前記上型キャビティ内に前記樹脂を供給して、前記半導体チップを樹脂封止する工程；
    （ｆ）前記押し上げピンを前記下型キャビティブロックの前記表面とは反対側の裏面に押し当てて、前記（ｄ）工程で沈み込んだ前記下型キャビティブロックを初期位置に戻す工程；
    ここで、前記押し上げピンの先端面、および前記下型キャビティブロックの前記裏面のうち前記押し上げピンの前記先端面が接触する面は、前記ポット側に向かうに従って、前記下型キャビティブロックの前記表面との距離が長くなるように、傾斜している。
  2. 請求項１記載の半導体装置の製造方法において、
    前記押し上げピンの先端面は、鏡面仕上げされている、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記押し上げピンの先端面の表面粗さは、十点平均粗さで３μｍ以下である、半導体装置の製造方法。
  4. 請求項１記載の半導体装置の製造方法において、
    前記押し上げピンの先端面に、めっき処理が施されている、半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記押し上げピンの先端面に、硬質クロムメッキが施されている、半導体装置の製造方法。
  6. 請求項１記載の半導体装置の製造方法において、
    ２以上の前記押し上げピンを前記下型キャビティブロックの前記裏面に押し当てる、半導体装置の製造方法。
  7. 請求項１記載の半導体装置の製造方法において、
    前記下型キャビティブロックの初期位置では、前記下型キャビティブロックの前記表面と前記ポットブロックの上面とが同一平面となる、半導体装置の製造方法。
  8. 以下の工程を含む半導体装置の製造方法：
    （ａ）上型キャビティブロックを備える上金型と、下型キャビティブロックおよび押し上げピンを備える下金型と、樹脂を供給するポットを備えるポットブロックとを有するモールド金型を準備する工程；
    （ｂ）基板の上面に搭載された半導体チップを準備する工程；
    （ｃ）前記基板を前記下型キャビティブロックの表面上に配置する工程；
    （ｄ）前記上型キャビティブロックの上型キャビティ内に前記半導体チップが位置するように、前記上金型と前記下金型とで前記基板を挟む工程；
    （ｅ）前記ポットブロックの前記ポットから前記上型キャビティ内に前記樹脂を供給して、前記半導体チップを樹脂封止する工程；
    （ｆ）前記押し上げピンを前記下型キャビティブロックの前記表面とは反対側の裏面に形成された孔に挿入し、前記孔の内壁に押し当てて、前記（ｄ）工程で沈み込んだ前記下型キャビティブロックを初期位置に戻す工程；
    ここで、前記押し上げピンが挿入される前記孔の側面の一部は、前記下型キャビティブロックの前記裏面側から前記表面側へ向かうに従って、前記孔の径が小さくなる方向に、傾斜している。
  9. 請求項８記載の半導体装置の製造方法において、
    ２以上の前記押し上げピンを前記下型キャビティブロックに形成された２以上の前記孔にそれぞれ挿入する、半導体装置の製造方法。
  10. 請求項８記載の半導体装置の製造方法において、
    前記下型キャビティブロックの初期位置では、前記下型キャビティブロックの前記表面と前記ポットブロックの上面とが同一平面となる、半導体装置の製造方法。
JP2015009253A 2015-01-21 2015-01-21 半導体装置の製造方法 Active JP6420671B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015009253A JP6420671B2 (ja) 2015-01-21 2015-01-21 半導体装置の製造方法
TW104138110A TWI671829B (zh) 2015-01-21 2015-11-18 半導體裝置之製造方法
CN201510959061.5A CN105810594B (zh) 2015-01-21 2015-12-18 半导体器件的制造方法
US14/983,143 US9887105B2 (en) 2015-01-21 2015-12-29 Manufacturing method of semiconductor device
US15/857,138 US9960055B1 (en) 2015-01-21 2017-12-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015009253A JP6420671B2 (ja) 2015-01-21 2015-01-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016134545A true JP2016134545A (ja) 2016-07-25
JP6420671B2 JP6420671B2 (ja) 2018-11-07

Family

ID=56408374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009253A Active JP6420671B2 (ja) 2015-01-21 2015-01-21 半導体装置の製造方法

Country Status (4)

Country Link
US (2) US9887105B2 (ja)
JP (1) JP6420671B2 (ja)
CN (1) CN105810594B (ja)
TW (1) TWI671829B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017159386A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 実装構造体、及び、積層コンデンサ内蔵基板
JP2017212356A (ja) * 2016-05-26 2017-11-30 京セラ株式会社 積層型基板およびその製造方法
CN109065694A (zh) * 2017-04-06 2018-12-21 吴彬 用于led基板的led模压装置的封装方法
CN111805837B (zh) * 2019-04-12 2022-07-19 广州辰方互联信息科技有限公司 一种感应器件及其灌封方法
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07205191A (ja) * 1994-01-13 1995-08-08 Citizen Watch Co Ltd 樹脂成形用装置
JP2001156089A (ja) * 1999-11-26 2001-06-08 Apic Yamada Corp 樹脂成形用モールド金型装置並びにダイシングマーク用突部を有する基板
JP2004311855A (ja) * 2003-04-10 2004-11-04 Towa Corp 電子部品の樹脂封止成形用金型
JP2005260026A (ja) * 2004-03-12 2005-09-22 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2006049697A (ja) * 2004-08-06 2006-02-16 Renesas Technology Corp 半導体装置の製造方法及び成形金型
JP2013028087A (ja) * 2011-07-29 2013-02-07 Apic Yamada Corp モールド金型及びこれを用いた樹脂モールド装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690662B2 (ja) * 1992-07-23 1997-12-10 山口日本電気株式会社 半導体装置封止用金型
JPH0752188A (ja) * 1993-08-12 1995-02-28 Fujitsu Miyagi Electron:Kk モールド金型と半導体装置の製造方法
JP2984240B2 (ja) * 1997-01-09 1999-11-29 住友重機械工業株式会社 半導体素子の樹脂封止装置
JPH10272655A (ja) * 1997-03-31 1998-10-13 Nec Corp 樹脂封止型
JPH1158454A (ja) * 1997-08-27 1999-03-02 Citizen Watch Co Ltd 熱硬化性樹脂成形金型
JP3394516B2 (ja) * 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
JP4467207B2 (ja) 2001-05-14 2010-05-26 Ｔｏｗａ株式会社 樹脂封止方法及び基板クランプ機構
CN2518216Y (zh) * 2001-12-13 2002-10-23 铜陵三佳模具股份有限公司 多注射头塑封模注射推板平衡机构
JP4508839B2 (ja) * 2004-11-12 2010-07-21 パナソニック株式会社 樹脂封止金型および樹脂封止装置
JP5066833B2 (ja) * 2006-05-22 2012-11-07 富士電機株式会社 半導体パッケージの製造方法
US20110233821A1 (en) * 2008-09-30 2011-09-29 Towa Corporation Compression resin sealing and molding method for electronic component and apparatus therefor
JP5965706B2 (ja) * 2012-04-12 2016-08-10 日立オートモティブシステムズ株式会社 流量センサの製造方法
JP5854096B1 (ja) * 2014-07-29 2016-02-09 第一精工株式会社 樹脂封止装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07205191A (ja) * 1994-01-13 1995-08-08 Citizen Watch Co Ltd 樹脂成形用装置
JP2001156089A (ja) * 1999-11-26 2001-06-08 Apic Yamada Corp 樹脂成形用モールド金型装置並びにダイシングマーク用突部を有する基板
JP2004311855A (ja) * 2003-04-10 2004-11-04 Towa Corp 電子部品の樹脂封止成形用金型
JP2005260026A (ja) * 2004-03-12 2005-09-22 Towa Corp 樹脂封止装置及び樹脂封止方法
JP2006049697A (ja) * 2004-08-06 2006-02-16 Renesas Technology Corp 半導体装置の製造方法及び成形金型
JP2013028087A (ja) * 2011-07-29 2013-02-07 Apic Yamada Corp モールド金型及びこれを用いた樹脂モールド装置

Also Published As

Publication number Publication date
US20160211152A1 (en) 2016-07-21
US9960055B1 (en) 2018-05-01
US20180122654A1 (en) 2018-05-03
CN105810594A (zh) 2016-07-27
JP6420671B2 (ja) 2018-11-07
CN105810594B (zh) 2020-10-23
TW201628107A (zh) 2016-08-01
TWI671829B (zh) 2019-09-11
US9887105B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP6420671B2 (ja) 半導体装置の製造方法
US7377031B2 (en) Fabrication method of semiconductor integrated circuit device
US20130011973A1 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
KR20130061681A (ko) 반도체 장치 및 그 제조 방법
US20080230950A1 (en) Resin sealing method, mold for resin sealing, and resin sealing apparatus
KR20050030865A (ko) 반도체장치의 제조방법
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JP2012195330A (ja) 半導体装置の製造方法
JP4454608B2 (ja) 半導体集積回路装置の製造方法
US8853004B2 (en) Method of manufacturing semiconductor device
JP2012248780A (ja) 樹脂封止方法
CN108321092B (zh) 电路部件的制造方法和电路部件
KR100591718B1 (ko) 수지-밀봉형 반도체 장치
JP2012109435A (ja) 半導体装置の製造方法
US20050106786A1 (en) Method of manufacturing a semiconductor device
JP2006073600A (ja) 半導体装置およびその製造方法
JP2013153057A (ja) 半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP4477976B2 (ja) 半導体装置の製造方法
KR20060134602A (ko) 칩 대체물을 이용하는 반도체 패키지의 압축 몰딩 방법
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JP5816659B2 (ja) 半導体装置の製造方法
JP2007335445A (ja) 半導体装置の製造方法
JPH07283256A (ja) 半導体部品の樹脂封止方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181012

R150 Certificate of patent or registration of utility model

Ref document number: 6420671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150