JP2013153057A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013153057A
JP2013153057A JP2012013056A JP2012013056A JP2013153057A JP 2013153057 A JP2013153057 A JP 2013153057A JP 2012013056 A JP2012013056 A JP 2012013056A JP 2012013056 A JP2012013056 A JP 2012013056A JP 2013153057 A JP2013153057 A JP 2013153057A
Authority
JP
Japan
Prior art keywords
mold
manufacturing
semiconductor device
resin
plunger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012013056A
Other languages
English (en)
Inventor
Mitsutaka Matsuo
光高 松尾
Takehiko Ikegami
武彦 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012013056A priority Critical patent/JP2013153057A/ja
Publication of JP2013153057A publication Critical patent/JP2013153057A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】モールド工程時間の増加を抑えつつ、効率的に半導体チップ封止用モールド金型のクリーニングを行うことのできる技術を提供する。
【解決手段】半導体チップを樹脂封止体により封止する工程において、モールディング装置に備わるプランジャの位置座標および摺動抵抗を検出し、プランジャの摺動抵抗が第1管理抵抗値P1を超えた場合または第2管理抵抗値P2を超えた場合、プランジャの位置座標と照合して、モールド金型に付着したバリ屑および樹脂カス等の汚れの位置を検出する。
【選択図】図18

Description

本発明は、半導体装置の製造技術に関し、特に、トランスファモールド方式によって半導体装置を樹脂封止する方法に適用して有効な技術に関するものである。
例えば特開平11−260844号公報(特許文献1)には、プランジャに掛かる力を注入抵抗力と摺動抵抗力に区別してモニタすることにより、未充填、巣不良の原因が樹脂異常によるものか装置異常によるものかを区別して半導体樹脂封止装置を的確に自動制御する技術が開示されている。
また、特開2000−12582号公報(特許文献2)には、突き上げ棒の個々の上部先端に負荷量を検出可能なセンサを設けて突き上げ時の負荷量を個々に検出し、負荷量に応じた下金型からのエジェクタピンの突き上げ量を算出して、突き上げ量制御フィードバックを行うモールド装置が開示されている。
特開平11−260844号公報 特開2000−12582号公報
近年、トランスファモールド方式では、高流度レジンや、臭素、塩素、アンチモン等のハロゲン化合物を含まないハロゲンフリーレジンなどが用いられている。
高流度レジンとは、例えばスパイラルフロー(らせん形状(渦巻き形状)の溝が施されたテスト金型に、一定条件の下で樹脂を充填したときの溝内における樹脂の到達長さ(流動長さ)を示す数値)が100cm以上の樹脂であって、いわゆる流動性がよいという特質を有する。これにより、線径が、例えばφ20μm以下のボンディングワイヤを用いても、樹脂封止の際のワイヤの流れを抑制することができる。しかし一方で、高流度レジンは流動性がよいので、モールド金型の上金型と下金型との合わせ面やプランジャとプランジャポットとの隙間に容易に入り込んでしまう(漏れ込む)場合が多い。
また、ハロゲンフリーレジンは、近年の環境保護および環境負荷物質低減の観点から積極的な使用が望まれている。しかし、ハロゲンフリーレジンは、モールド金型との密着性が強く、剥離性(モールド金型からの離型性)が悪い傾向にある。また、例えば臭素は一般的に難燃材として用いられているが、樹脂から臭素を抜いていくと、樹脂封止体の難燃性が低下する。そのため、樹脂封止体の主材料には難燃性の高い樹脂を用いている。ところが、難燃材を抜いた樹脂は、一般的に低Tg化(ガラス転移温度が低下)、および低分子化する。低分子化した樹脂は粘性が低く、モールド金型に対していわゆる「濡れ」がよくなり、元々持っている密着性と相まって、モールド金型との貼り付きが強くなりやすい。当然、粘性が低いことから、前述の高流度レジン同様、モールド金型の上金型と下金型との合わせ面やプランジャとプランジャポットとの隙間に容易に入り込んでしまう(漏れ込む)場合が多い。
このような高流度レジンやハロゲンフリーレジン等の樹脂を用いた場合、モールド金型の上金型と下金型との合わせ面に染み出した樹脂がキャビティの周囲に薄バリとなってモールド金型に付着する、または、プランジャとプランジャポットとの隙間に流れ込んだ樹脂が樹脂カスとなってモールド金型に付着するなどして、他のモールド樹脂を用いた場合よりもモールド金型の汚れが発生しやすいという問題がある。
バリ屑および樹脂カス等の汚れが付着した状態で、次のショットの樹脂封止を行うと、例えば汚れがワイヤを抑えて、ワイヤが切断される、モールド金型のゲートが詰まる、または、モールド金型を傷つけるなどの不具合が生じる恐れがある。
そこで、現在は、ショット毎にクリーナユニットを用いてモールド金型に付着したバリ屑および樹脂カス等の汚れを除去している。しかし、バリ屑および樹脂カス等の汚れの態様は様々であるため、ショット毎のクリーニングではモールド金型から汚れを除去することができない場合がある。クリーニングの回数を増やすことにより、モールド金型の汚れを除去する方法もあるが、単にクリーニングの回数を増やすだけでは、モールド工程の工程時間(作業時間)が長くなり、生産性を損なってしまう。
本発明の目的は、モールド工程時間の増加を抑えつつ、効率的に半導体チップ封止用モールド金型のクリーニングを行うことのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。
この実施の形態は、配線部材を準備する工程と、配線部材の上面に半導体チップを搭載する工程と、半導体チップの主面に形成された電極パッドと配線部材の外部端子とを電気的に接続する工程と、半導体チップを樹脂封止体により封止する工程と、を有する半導体装置の製造方法である。そして、半導体チップを樹脂封止体により封止する工程において、モールディング装置に備わるプランジャの位置座標および摺動抵抗を検出し、摺動抵抗が第1管理抵抗値を超えた場合、位置座標と照合して、モールド金型の汚れの位置を検出するものである。
本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。
モールド工程時間の増加を抑えつつ、効率的に半導体チップ封止用モールド金型のクリーニングを行うことができる。
本発明の一実施の形態によるモールディング装置の一例を示す要部概略図である。 本発明の一実施の形態によるモールディング装置の一部を拡大して、立体的に見た要部概略図である。 本発明の一実施の形態によるモールディング装置の下金型の一例を示す要部上面図である。 本発明の一実施の形態による半導体装置の製造方法の工程図である。 本発明の一実施の形態によるリードフレームの外形の一例を示す要部上面図である。 (a)および(b)はそれぞれ本発明の一実施の形態によるダイボンディング工程における製品状態を説明する要部上面図および要部断面図である。 (a)および(b)はそれぞれ本発明の一実施の形態によるワイヤボンディング工程における製品状態を説明する要部上面図および要部断面図である。 (a)および(b)はそれぞれ本発明の一実施の形態によるモールド工程における製品状態を説明する要部上面図および要部断面図である。 本発明の一実施の形態によるモールド工程中におけるモールディング装置の要部断面図である。 図9に続く、モールド工程中における図9と同じ個所の要部断面図である。 図9に続く、モールド金型の上金型を透視して、モールド工程中におけるモールドレジンの流入状態を説明する要部上面図である。 図10および図11に続く、モールド工程中における図9と同じ個所の要部断面図である。 図10および図11に続く、モールド工程中における図11と同じ個所の要部上面図である。 図12および図13に続く、モールド工程中における図9と同じ個所の要部断面図である。 図12および図13に続く、モールド工程中における図11と同じ個所の要部上面図である。 図14および図15に続く、モールド工程中における図9と同じ個所の要部断面図である。 図14および図15に続く、モールド工程中における図11と同じ個所の要部上面図である。 本発明の一実施の形態によるモールド工程におけるプランジャの位置座標および摺動抵抗の正常な推移を説明するグラフ図である。 本発明の一実施の形態によるモールド工程(A工程)におけるプランジャの摺動抵抗の異常な推移を説明するグラフ図である。 本発明の一実施の形態によるモールド工程(B工程)におけるプランジャの摺動抵抗の異常な推移を説明するグラフ図である。 本発明の一実施の形態によるモールド工程(C工程)におけるプランジャの摺動抵抗の異常な推移を説明するグラフ図である。 本発明の一実施の形態によるモールド工程における摺動抵抗を用いたモールディング装置の動作制御方法を説明する工程図である。 (a)および(b)はそれぞれ本発明の一実施の形態によるめっき工程における製品状態を説明する要部上面図および要部断面図である。 (a)および(b)はそれぞれ本発明の一実施の形態によるリード切断工程における製品状態を説明する要部上面図および要部断面図である。 (a)および(b)はそれぞれ本発明の一実施の形態による成形工程における製品状態を説明する要部上面図および要部断面図である。 本発明の一実施の形態による他の半導体装置(BGAパッケージ)の要部上面図である。 図26のA−A´線に沿った要部断面図である。 図26に示す半導体装置(BGAパッケージ)の要部裏面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
(実施の形態)
本発明の実施の形態によるモールディング装置(モールド装置)を図1、図2、および図3を用いて説明する。図1はモールディング装置の一例を示す要部概略図、図2はモールディング装置の一部を拡大して、立体的に見た要部概略図、図3はモールディング装置の下金型の一例を示す要部上面図である。
図1および図2に示すように、本実施の形態によるモールディング装置は、トランスファモールド用の半導体製造装置である。ワイヤボンディングされた半導体チップ1を搭載したリードフレーム(配線部材)2が配置される下金型(第1金型)3と、下金型3に対向し、この下金型3と係合してリードフレーム2を密閉する上金型(第2金型)4とを有している。
下金型3には、半導体チップ1を樹脂封止するパッケージ領域となるキャビティ3a、キャビティ3a内にモールドレジンを流入する際の入り口となるゲート3b、ゲート3bを介してキャビティ3aと連通し、モールドレジンの流入経路となるサブランナ3dおよびランナ3cなどが形成されている。
下金型3側には、半導体チップ1を樹脂封止した樹脂封止体をキャビティ3aから押し上げるための下型エジェクタピン5aおよびランナ3cから押し上げるためのランナエジェクタピン5bが設けられている。下型エジェクタピン5aおよびランナエジェクタピン5bの一端側は下型エジェクタプレート6に固定され、さらにこの下型エジェクタプレート6は、その下方に位置する固定された下型エジェクタロッド8に取り付けられている。下型エジェクタプレート6と下金型3との間には、下型圧縮バネ7が設けられている。また、下型エジェクタピン5aの他の一端側は、キャビティ3aの底面から30〜50μm程度突出するように設けられている。
上金型4は、下金型3に対応した構成となっている。上金型4には、半導体チップ1を樹脂封止するパッケージ領域となるキャビティ4a、およびモールドレジンの流入源となり、上金型4と下金型3とを閉じたときに下金型3に形成されたランナ3cと連通するカル4bなどが形成されている。
上金型4側には、半導体チップ1を搭載したリードフレーム2をモールドレジンによって封止した後に、上金型4を押し上げるための上型エジェクタピン20および上型エジェクタロッド21が設けられている。この上型エジェクタピン20および上型エジェクタロッド21の一端側は上型エジェクタプレート22に固定され、さらにこの上型エジェクタプレート22と上金型4との間には、上型圧縮バネ23が設けられている。
下金型3は、モータ(第1モータ)9によって上下動を自在に動作させることができる。下金型3が下方に移動したときに、下型エジェクタピン5aが樹脂封止体をキャビティ3aから押し出すようになっている。
下金型3には、タブレット(モールドレジンを圧力で固めたもの)12aが投入されるポット13が形成されている。このポット13内には、上下動するブランジャ14が設けられている。ポット13に投入されたタブレット12aは、プランジャ14をサーボモータ(第2モータ)15によって上昇させることにより加圧され、溶融する。タブレット12aが溶融し流動化したモールドレジンは、カル4b、ランナ3c、サブランナ3d、およびゲート3bを介してキャビティ3a,4a内に注入されるようになっている。
サーボモータ15は、ボールネジ16とナット17とからなる回転力を直線の動きに変換する機構およびギア18を介して、プランジャ14を上下動させる。さらに、サーボモータ15にはサーボアンプ19が接続されており、サーボモータ15の動き(動作負荷トルクおよび回転角など)はサーボアンプ19によって制御されている。
また、図3に示すように、下金型3は、単位フレームが6行2列に配置されたマトリックス型のリードフレームを4つ搭載可能な金型であり、それぞれのリードフレーム搭載エリア内には12のキャビティ3aが形成されている。また、上金型4に形成された1つのカル4bに連通するように4つのランナ3cが形成されており、各ランナ3cはサブランナ3dおよびゲート3bを介して各キャビティ3aと連通されている。さらに、図示は省略するが、下金型3の周辺部には複数のウエッジが形成されている。ウエッジは、例えば凸状の突起物から形成されており、下金型3と上金型4との位置合わせができるように構成されている。
図3には、マトリックス型のリードフレームを4つ搭載可能な下金型3を例示したが、これに限定されるものではない。また、モールド金型の構造は図1および図2を用いて説明した構造に限定されるものではない。例えば本実施の形態では、カルを上金型4に形成し、ランナを下金型3に形成したが、カルおよびランナを共に下金型3に形成してもよく、あるいはカルおよびランナを共に上金型4に形成してもよい。
次に、本発明の実施の形態による半導体装置の製造方法について図4〜図25を用いて説明する。図4は半導体装置の製造方法の工程図、図5はリードフレームの外形の一例を示す要部上面図、図6(a)および(b)はそれぞれダイボンディング工程における製品状態を説明する要部上面図および要部断面図、図7(a)および(b)はそれぞれワイヤボンディング工程における製品状態を説明する要部上面図および要部断面図、図8(a)および(b)はそれぞれモールド工程における製品状態を説明する要部上面図および要部断面図、図9〜図22はモールド工程におけるモールド金型の汚れの度合いを検出する方法を説明する図、図23(a)および(b)はそれぞれめっき工程における製品状態を説明する要部上面図および要部断面図、図24(a)および(b)はそれぞれリード切断工程における製品状態を説明する要部上面図および要部断面図、図25(a)および(b)はそれぞれ成形工程における製品状態を説明する要部上面図および要部断面図である。
本願発明においては、リードフレームのモールド工程におけるバリ屑および樹脂カス等によるモールド金型の汚れの度合いを検出する方法が主要な特徴となっており、その詳細および効果等について以降の説明で明らかにする。
《半導体チップ準備工程》
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
《リードフレーム準備工程》
第1面と第1面とは反対側の第2面とを有し、金属製の枠組みであるリードフレーム(配線部材)2を準備する。例えば図5に示すように、リードフレーム2は、リードフレーム2の長手方向(x軸方向)を列とし、この列の直交する方向(y軸方向)を行とすると、半導体製品1つ分に該当する単位フレーム24が6行2列に配置された構成となっている。リードフレーム2の上面(第1面)に存在する各単位フレーム24の中央部には、半導体チップを搭載するダイパッド25が設けられ、ダイパッド25を囲むように多数のリード(外部端子)26が設けられている。また、リードフレーム2の周辺には、リードフレーム2の位置決めのための複数の孔27が設けられている。なお、半導体装置の製造方法の一例の説明に用いる図6〜図8および図23では、1つの単位フレーム24に該当する領域のみを図示している。
《ダイボンディング工程》
次に、図6に示すように、ダイパッド25の上面と半導体チップ1の裏面とを対向させて、各単位フレーム24のダイパッド25の上面上に半導体チップ1を搭載し、ダイパッド25の上面と半導体チップ1の裏面とを、例えばペースト状の接着剤(銀(Ag)ペースト等)を介して接合する。なお、ダイパッド25の上面と半導体チップ1の裏面との接合は、ペースト状の接着剤ではなく、金−錫(Au−Sn)共晶接合などで行ってもよい。
《ワイヤボンディング工程》
次に、図7に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法により、半導体チップ1の主面(表面)に形成された複数の電極パッド(図示は省略)と複数のリード(外部端子)26とを複数のワイヤ28を介してそれぞれ電気的に接続する。ワイヤ28は、金(Au)、銅(Cu)、およびアルミニウム(Al)等の金属材料が用いられる。特にワイヤ28に細線化された金線を使用する場合、線径は20μmφ以下、例えば15〜20μmφの太さのものを用いる場合が多い。
《モールド工程》
次に、図8に示すように、リードフレーム2に搭載された各半導体チップ1を樹脂封止体(封止体)12cにより樹脂封止する。以下、[モールド工程における樹脂封止手順]、[モールド金型の汚れの検出方法]、および[モールド金型の汚れを検出した場合の処理方法]に分けて順に説明する。
[モールド工程における樹脂封止手順]
モールド工程における樹脂封止手順を図9〜図17を用いて説明する。図9、図10、図12、図14、および図16はモールド工程中におけるモールディング装置の要部断面図、図11、図13、図15、および図17はモールド金型の上金型を透視して、モールド工程中におけるモールドレジンの流入状態を説明する要部上面図である。
(1)リードフレームの固定
まず、図9に示すように、例えば高周波加熱機などで予備加熱され、ある程度軟化したタブレット12aをポット13内に投入する。タブレット12aは、例えば高流度レジンまたはハロゲンフリーレジンを圧力で固めたものが用いられる。ここで、プランジャ14は、ポット13内にタブレット12aが収まる第1位置に置かれている。また、下金型3の各キャビティ3a上に各半導体チップ1が位置するように、前述の図7に示したワイヤボンディングまで施されたリードフレーム2を下金型3上に設置する(前述の図1参照)。
次に、前述の図1および図2を用いて説明したように、モールディング装置の下型全体(下金型3、下型エジェクタピン5a、ランナエジェクタピン5b、下型エジェクタプレート6、下型圧縮バネ7、およびプランジャ14など)を上昇させることにより、上金型4と下金型3とを閉じる。このとき、リードフレーム2を上金型4と下金型3との間にモールドレジンが洩れることのないように隙間無く挟み、リードフレーム2を固定する。この時点でも、プランジャ14は、ポット13内にタブレット12aが収まる第1位置に置かれている。
(2)樹脂封止
次に、下記のA工程〜D工程を経て、半導体チップ1とリードフレーム2の一部をモールドレジン12bにより樹脂封止する。
(2−1)A工程:ポットからランナへのモールドレジンの流入
図10および図11に示すように、プランジャ14をサーボモータ15によって第1位置から上昇させてタブレット12aを押圧し、タブレット12aが溶融し流動化したモールドレジン(溶融レジン)12bをポット13から加圧移動させる。モールドレジン12bはカル4bからランナ3cへ流入する。
(2−2)B工程:ポットから近い位置にある複数のキャビティへのモールドレジンの流入
図12および図13に示すように、さらに、プランジャ14をサーボモータ15によって上昇させて、カル4bからランナ3cへ流入したモールドレジン12bを、ポット13から最も近くに位置するキャビティ3aから順に複数のキャビティ3aへサブランナ3dおよびゲート3bを通して流入させる。このB工程では、リードフレーム2の一方の先端部(カル4b側の先端部)から中間部にかけて、複数のキャビティ3aにモールドレジン12bを流入させる。
(2−3)C工程:ポットから遠い位置にある複数のキャビティへのモールドレジンの流入
図14および図15に示すように、さらに、プランジャ14をサーボモータ15によって上昇させて、カル4bからランナ3cへ流入したモールドレジン12bを、ポット13から最も遠くに位置するキャビティ3aにまでサブランナ3dおよびゲート3bを通して流入させる。このC工程では、リードフレーム2の中間部から他方の先端部(カル4bとは反対側の先端部)にかけて、複数のキャビティ3aにモールドレジン12bを流入させる。
(2−4)D工程:全キャビティ内のモールドレジンの充填
図16および図17に示すように、さらに、プランジャ14をサーボモータ15によって上昇させて、全てのキャビティ3a内を完全にモールドレジン12bで充填する。これによって半導体チップ1およびリードフレーム2の一部がモールドレジン12bで樹脂封止される。ここで、ポット13内のモールドレジン12bを押し出したプランジャ14は、第1位置よりも高い第2位置に置かれている。
(3)リードフレームの取り出し
次に、所定時間経過後、モールドレジン12bが硬化して樹脂封止体12cが形成されたところで、前述の図1および図2を用いて説明したように、モールディング装置の下型全体(下金型3、下型エジェクタピン5a、ランナエジェクタピン5b、下型エジェクタプレート6、下型圧縮バネ7、およびプランジャ14など)を下降させることにより、上金型4と下金型3とを開く。この型開きと同時に、またはこの型開きの後に、プランジャ14を第2位置から下降させて、例えば第1位置に戻す。
次に、モータ9によって下金型3を所定の位置まで下降させて、下型エジェクタピン5aおよびランナエジェクタピン5bによりそれぞれキャビティ3a内およびランナ3c内の樹脂封止体12cを押し上げる。これにより、樹脂封止体12cが形成されたリードフレーム2をモールド金型から取り出す。
[モールド金型の汚れの検出方法]
前述したA工程〜D工程においては、予め設定された動作負荷トルクおよび回転角をサーボモータ15へ出力する。同時に、サーボモータ15の動作負荷トルクからプランジャ14の摺動抵抗を検出し、サーボモータ15の回転角からプランジャ14の位置座標を検出する。プランジャ14の位置座標から、仕掛りの工程がA工程か、B工程か、C工程か、またはD工程かを把握することができる。
モールド金型の汚れに問題が無い場合は、例えば図18に示すようなプランジャの位置座標および摺動抵抗が得られる。
図18に、プランジャの位置座標および摺動抵抗の正常な推移を説明するグラフ図を示す。縦軸はプランジャの位置座標およびプランジャの摺動抵抗であり、横軸はプランジャの動作時間である。横軸に示す時間t0〜t1は前述のA工程(モールドレジンがポットからランナに流入している間)に相当する区間、時間t1〜t2は前述のB工程(モールドレジンがランナからサブランナおよびゲートを介して、リードフレームの一方の先端部から中間部に位置する複数のキャビティに流入している間)に相当する区間、時間t2〜t3は前述のC工程(モールドレジンがランナからサブランナおよびゲートを介して、リードフレームの中間部から他方の先端部に位置する複数のキャビティに流入している間)に相当する区間、時間t3〜t4は前述のD工程(モールドレジンが全てのキャビティに充填されている間)に相当する区間である。
図18に示すように、正常に動作しているプランジャでは、プランジャの位置が第1位置から上昇して第2位置となるまでに、A工程において摺動抵抗の増加が現れるが、B工程、C工程、およびD工程では顕著な摺動抵抗の増加は現れない。
これに対して、モールド金型の汚れに問題が有る場合は、プランジャの摺動抵抗の増加が検出される。
すなわち、バリ屑および樹脂カス等の汚れが付着したモールド金型を使用すると、例えばその汚れがモールド金型のゲートに詰まる、ポットとプランジャとの間に入り込む、キャビティ内に残留してワイヤを切断する等の不具合が生じる。このような不具合が生じた場合には、プランジャに負荷が掛かるため、予め設定された動作負荷トルクおよび回転角をサーボモータへ出力しても、プランジャが所定の位置座標に動かなくなる。プランジャを所定の位置座標へ動かすためには、サーボモータの動作負荷トルクを増加する必要があり、このサーボモータの動作負荷トルクの増加が、プランジャの摺動抵抗の増加として現れる。
モールド金型の汚れの検出方法の一例について、図19〜図21を用いて説明する。図19はA工程におけるプランジャの摺動抵抗の異常な推移を説明するグラフ図、図20はB工程におけるプランジャの摺動抵抗の異常な推移を説明するグラフ図、図21はC工程におけるプランジャの摺動抵抗の異常な推移を説明するグラフ図である。
例えばランナ、またはポット内の下部にバリ屑および樹脂カス等の汚れが付着している場合は、サーボモータの動作負荷トルクの増加は、図19に示すようなA工程におけるプランジャの摺動抵抗の増加として現れる。また、例えばサブランナ、ゲート、キャビティ、またはポット内の上部にバリ屑および樹脂カス等の汚れが付着している場合は、サーボモータの動作負荷トルクの増加は、図20に示すようなB工程におけるプランジャの摺動抵抗の増加または図21に示すようなC工程におけるプランジャの摺動抵抗の増加として現れる。
そこで、予め不具合が生じたモールド金型を用いてプランジャの摺動抵抗を測定し、得られたプランジャの摺動抵抗から、A工程、B工程、C工程、およびD工程の工程毎に警告レベルの摺動抵抗(第1管理抵抗値P1)および警告レベルの摺動抵抗よりも高い異常レベルの摺動抵抗(第2管理抵抗値P2)を設定しておく。そして、プランジャの摺動抵抗が上記警告レベルの摺動抵抗または上記異常レベルの摺動抵抗を超えた場合には、後述するように、それぞれのレベルに対応した対策を行う。
予めプランジャの位置座標、およびこれに対応する工程(すなわちA工程か、B工程か、C工程か、またはD工程か)が把握されているので、プランジャの位置座標と照合することにより、どの工程において、プランジャの摺動抵抗が警告レベルの摺動抵抗または異常レベルの摺動抵抗を超えたかを検出することができる。さらに、不具合が生じた工程が分かればモールドレジンが流動している位置も把握することができるので、プランジャの位置情報からモール金型の汚れの位置を検出することが可能となる。
[モールド金型の汚れを検出した場合の処理方法]
次に、モールド金型の汚れを検出した際の処理方法の一例について、図22および前述の図18〜図21を用いて説明する。図22はプランジャの摺動抵抗を用いたモールディング装置の動作制御方法を説明する工程図である。
ポットからランナへのモールドレジンの流入を開始すると同時に、サーボモータの動作負荷トルクおよびサーボモータの回転角を測定し、これらからプランジャの摺動抵抗およびプランジャの位置座標を検出する。
(1)プランジャの摺動抵抗が警告レベル未満の場合
例えば前述の図18に示すように、プランジャの摺動抵抗が警告レベルの摺動抵抗(P1)よりも低ければ、モールドレジンの流入動作が続けられて、全てのキャビティ内をモールドレジンにより充填する。続けて、次のショットの樹脂封止を行う。次のショットを行う前に、クリーナユニットを用いてモールド金型のクリーニングを行ってもよい。
(2)プランジャの摺動抵抗が警告レベルと異常レベルとの間(警告レベル以上異常レベル以下)の場合
例えば前述の図19〜図21に示すように、プランジャの摺動抵抗が異常レベルの摺動抵抗(P2)よりも低いが、警告レベルの摺動抵抗(P1)よりも高い場合は、警告レベルの摺動抵抗が検出された回数(発生頻度)に応じて、次の3つの対策のうちいずれかの対策をとる。
警告レベルの摺動抵抗の検出が2回までは、モールドレジンの流入動作が続けられて、全てのキャビティ内をモールドレジンにより充填する。続けて、次のショットの樹脂封止を行う。次のショットを行う前に、クリーナユニットを用いてモールド金型のクリーニングを行ってもよい。
3回連続して警告レベルの摺動抵抗が検出された場合は、モールドレジンの流入動作が続けられて、全てのキャビティ内をモールドレジンにより充填するが、その後、製品を取り置き、製品の検査を行う。続けて、次のショットの樹脂封止を行う。
4回連続して警告レベルの摺動抵抗が検出された場合は、A工程、B工程、C工程、またはD工程のいずれの工程において不具合が発生したかを判別して、不具合が発生した箇所を特定する。A工程において不具合が発生した場合は、例えばランナまたはポットとプランジャとの間に汚れが発生していることが考えられる。また、B工程およびC工程において不具合が発生した場合は、例えばサブランナ、ゲート、キャビティ、またはポットとプランジャとの間に汚れが発生していることが考えられる。また、D工程において不具合が発生した場合は、例えばキャビティまたはポットとプランジャとの間に汚れが発生していることが考えられる。
その後、モールディング装置の稼働を停止して、製品の検査を行う。さらに、モールディング装置およびモールド金型の検査を行い、必要に応じてモールド金型のクリーニングを行う。
本実施の形態では、警告レベルの摺動抵抗が検出される回数を、前述したように2回、3回、および4回としたが、これに限定されるものではなく、適宜変更可能であることは言うまでもない。
(3)プランジャの摺動抵抗が異常レベルを超えた場合
プランジャの摺動抵抗が異常レベルの摺動抵抗(P2)よりも高い場合は、A工程、B工程、C工程、またはD工程のいずれの工程において不具合が発生したかを判別して、不具合が発生した箇所を特定する。その後、モールディング装置の稼働を停止して、製品の検査を行う。さらに、モールディング装置およびモールド金型の検査を行い、必要に応じてモールド金型のクリーニングを行う。
このように、モールド工程において、リードフレーム2に搭載された各半導体チップ1を樹脂封止体12cにより樹脂封止する際、プランジャ14の座標位置と摺動抵抗とを検出することにより、プランジャ14の位置座標に対応したプランジャ14の異常動作を検出することができる。これにより、モールド金型に付着したバリ屑および樹脂カス等の汚れを早期に見つけ出して除去することができるので、不良製品の作り込みおよびモールド金型の破損などを未然に防止することができる。また、モールド金型に付着したバリ屑および樹脂カス等の汚れの位置も容易に判断することができるので、モールド金型の検査およびクリーニングなどの復旧作業を短い時間で行うことができる。また、モールド金型のクリーニングは、プランジャ14の異常動作の検出頻度に応じて行えばよく、モールド金型のクリーニングの回数を減らすことが可能となる。このことは、モールド工程時間の短縮にも繋がる。
《モールド後ベーク工程》
次に、樹脂封止体12cの更なる硬化促進を行い、リードフレーム2への密着性向上等のために、半導体チップ1およびリードフレーム2の一部が樹脂封止された樹脂封止体12cに対してアニール処理を施す。アニール処理は、例えば温度160〜190℃程度の温度で約7時間程度行う。
《めっき工程》
次に、図23に示すように、リードフレーム2にめっき処理を施す。これにより、樹脂封止体12cから突出した複数のリード26のそれぞれの表面に、例えば厚さ10μm以下の錫(Sn)系合金または錫−鉛(Sn−Pb)系合金からなるめっき層29を形成する。錫(Sn)系合金の場合、錫−銅(Sn−Cu)系合金または錫−ビスマス(Sn−Bi)系合金などがある。
《リード切断工程》
次に、図24に示すように、切断装置を用いてリード26を切断し、個々の半導体装置(半導体製品)30に切り分ける。この際、例えば切断装置に備わるダイ上に置かれたリードフレーム2に、切断装置に備わる切断パンチが樹脂封止体12cの上面側から打ち下ろされて、リードフレーム2の本体から各半導体装置30が切り離される。
《成形工程》
次に、図25に示すように、成形金型により樹脂封止体12cから露出しているリード26を所定の形状に成形する。
上記説明では、めっき工程、リード切断工程、成形工程の順に半導体装置30の製造を行っているが、リード切断工程の後に、めっき工程および成形工程を順に行ってもよい。
《検査工程》
次に、半導体装置30は、製品規格に応じた電気的検査や外観検査といった検査工程を経て良品と不良品とに選別される。
《出荷工程》
次に、良品と判断された半導体装置30は出荷される。
このように、本実施の形態によれば、モールド金型に付着したバリ屑および樹脂カス等の汚れを早期に見つけ出して除去することができるので、不良製品の作りこみおよびモールド金型の破損などを未然に防止することができる。また、モールド金型に付着したバリ屑および樹脂カス等の汚れの位置も容易に判断することができるので、モールド金型の検査およびクリーニングなどの復旧作業を短い時間で行うことができる。また、モールド金型のクリーニングは、プランジャの異常動作の検出頻度に応じて行えばよく、モールド金型のクリーニングの回数を減らすことが可能となる。これにより、バリ屑および樹脂カス等の汚れが発生しやすい高流度レジンおよびハロゲンフリーレジンを用いた場合であっても、モールド工程時間の増加を抑えつつ、効率的に半導体チップ封止用モールド金型のクリーニングを行うことができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、プランジャの異常動作を判定する摺動抵抗のレベルとして、警告レベルと異常レベルの2つのレベルを設定したが、3以上のレベルを設定してもよい。これにより、バリ屑および樹脂カス等の汚れに対するより詳細なモールド金型の管理を行うことができる。
また、前記実施の形態では、モールド工程をA工程、B工程、C工程、およびD工程の4つの区間に分けてモールド金型の汚れの検出方法を説明したが、製品によっては区間を5以上としてもよい。これにより、バリ屑および樹脂カス等の汚れに対するより詳細なモールド金型の管理を行うことができる。
また、前記実施の形態では、配線部材としてリードフレームを用いるQFP(Quad Flat Package)を例に挙げて説明したが、これに限定されるものではない。本願発明の主要な特徴は、QFN(Quad Flat No lead package)のモールド工程に適用してもよい。ただし、QFNの場合、前述した《成形工程》は無くなる。
さらに、本願発明の主要な特徴は、例えば図26〜図28に示すような、配線部材として配線基板(インターポーザ)を用いるBGA(Ball Grid Array)パッケージのモールド工程に適用してもよい。
BGAパッケージについて、図26〜図28を用いて説明する。図26はBGAパッケージの要部上面図、図27は図26のA−A´線に沿った要部断面図、図28はBGAパッケージの要部裏面図である。
BGAパッケージは、配線基板(配線部材)52の上面52a上に半導体チップ51が搭載され、配線基板52の下面52bに複数の半田ボール(外部端子)53が格子状(グリッド状)に設けられた構造を有している。半導体チップ51は、樹脂ペースト材等のダイボンド材54によって配線基板52の上面52aに固着されている。さらに、半導体チップ51の主面には複数の電極パッド55が形成されており、複数の電極パッド55と配線基板52の複数のボンディングリード(図示は省略)とが複数のワイヤ56によってそれぞれ電気的に接続されている。従って、半導体チップ51の電極パッド55から半田ボール53までが、ワイヤ56、ボンディングリード、配線基板52の配線部等を介して電気的に接続されている。
配線基板52の上面52a上の半導体チップ51およびワイヤ56等が、前述したモールド工程において形成された樹脂封止体(封止体)57によって樹脂封止されている。
本発明の半導体装置の製造方法は、配線部材をトランスファモールド方式により樹脂封止する半導体装置の製造方法に対して広く適用可能である。
1 半導体チップ
2 リードフレーム(配線部材)
3 下金型(第1金型)
3a キャビティ
3b ゲート
3c ランナ
3d サブランナ
4 上金型(第2金型)
4a キャビティ
4b カル
5a 下型エジェクタピン
5b ランナエジェクタピン
6 下型エジェクタプレート
7 下型圧縮バネ
8 下型エジェクタロッド
9 モータ(第1モータ)
12a タブレット
12b モールドレジン(溶融レジン)
12c 樹脂封止体(封止体)
13 ポット
14 プランジャ
15 サーボモータ(第2モータ)
16 ボールネジ
17 ナット
18 ギア
19 サーボアンプ
20 上型エジェクタピン
21 上型エジェクタロッド
22 上型エジェクタプレート
23 上型圧縮バネ
24 単位フレーム
25 ダイパッド
26 リード(外部端子)
27 孔
28 ワイヤ
29 めっき層
30 半導体装置(半導体製品)
51 半導体チップ
52 配線基板(配線部材)
52a 上面
52b 下面
53 半田ボール(外部端子)
54 ダイボンド材
55 電極パッド
56 ワイヤ
57 樹脂封止体(封止体)

Claims (13)

  1. (a)第1面と前記第1面とは反対側の第2面とを有する配線部材を準備する工程と、
    (b)前記配線部材の前記第1面上に半導体チップを搭載する工程と、
    (c)前記半導体チップの主面に形成された複数の電極パッドと前記配線部材の複数の外部端子とを電気的に接続する工程と、
    (d)前記半導体チップを樹脂封止体により封止する工程と、
    を有し
    前記(d)工程は、
    (d1)モールド金型に形成されたポット内にタブレットを投入する工程と、
    (d2)前記モールド金型に形成されたキャビティ内に、前記半導体チップが位置するように前記配線部材を前記モールド金型に位置決めする工程と、
    (d3)前記ポット内に配置されたプランジャにより前記タブレットを押圧する工程と、
    (d4)前記タブレットが溶融したモールドレジンを、前記モールド金型に形成されたランナおよびゲートを介して前記キャビティ内へ注入する工程と、
    (d5)前記キャビティ内に配置された前記半導体チップを前記モールドレジンにより封止する工程と、
    (d6)前記モールドレジンを硬化させて、前記樹脂封止体を形成する工程と、
    (d7)前記半導体チップが樹脂封止された前記配線部材を前記モールド金型から取り出す工程と、
    を含み、
    前記(d)工程において、前記プランジャの位置座標および摺動抵抗を検出し、前記摺動抵抗が第1管理抵抗値を超えた場合、前記位置座標と照合して、前記モールド金型の汚れの位置を検出することを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記位置座標を検出する区間は、前記ポットから前記ランナに前記モールドレジンが流入している間に相当する区間、前記ランナから前記キャビティに前記モールドレジンが流入している間に相当する区間、および前記キャビティ内が前記モールドレジンにより充填されている間に相当する区間であることを特徴とする半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法において、
    前記摺動抵抗が、前記第1管理抵抗値を規定回数超えた場合、前記(d)工程を停止することを特徴とする半導体装置の製造方法。
  4. 請求項2に記載の半導体装置の製造方法において、
    前記摺動抵抗が、前記第1管理抵抗値よりも高い第2管理抵抗値を超えた場合、前記(d)工程を停止することを特徴とする半導体装置の製造方法。
  5. 請求項1に記載の半導体装置の製造方法において、
    前記摺動抵抗および前記位置座標の検出は、前記プランジャを駆動するサーボモータの状態を検出することにより行うことを特徴とする半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法において、
    前記摺動抵抗は、前記サーボモータの動作負荷トルクから検出されることを特徴とする半導体装置の製造方法。
  7. 請求項5に記載の半導体装置の製造方法において、
    前記位置座標は、前記サーボモータの回転角から検出されることを特徴とする半導体装置の製造方法。
  8. 請求項1に記載の半導体装置の製造方法において、
    前記(c)工程において、前記半導体チップの主面に形成された前記複数の電極パッドと前記配線部材の複数の外部端子とは、それぞれ複数のワイヤを介して電気的に接続されることを特徴とする半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記複数のワイヤは金により構成されていることを特徴とする半導体装置の製造方法。
  10. 請求項9に記載の半導体装置の製造方法において、
    前記複数のワイヤの線径は、20μmφ以下であることを特徴とする半導体装置の製造方法。
  11. 請求項1に記載の半導体装置の製造方法において、
    前記樹脂封止体は、高流度レジンにより構成されることを特徴とする半導体装置の製造方法。
  12. 請求項1に記載の半導体装置の製造方法において、
    前記樹脂封止体は、ハロゲンフリーレジンにより構成されることを特徴とする半導体装置の製造方法。
  13. 請求項1に記載の半導体装置の製造方法において、
    前記配線部材はリードフレームであって、前記複数の外部端子は複数のリードであることを特徴とする半導体装置の製造方法。
JP2012013056A 2012-01-25 2012-01-25 半導体装置の製造方法 Pending JP2013153057A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012013056A JP2013153057A (ja) 2012-01-25 2012-01-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012013056A JP2013153057A (ja) 2012-01-25 2012-01-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2013153057A true JP2013153057A (ja) 2013-08-08

Family

ID=49049199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012013056A Pending JP2013153057A (ja) 2012-01-25 2012-01-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2013153057A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094293A1 (ja) * 2015-11-30 2017-06-08 Towa株式会社 樹脂成形装置、樹脂成形方法、吐出機構、及び吐出装置
JP7114127B1 (ja) 2021-10-28 2022-08-08 アサヒ・エンジニアリング株式会社 樹脂封止装置、ならびにその成形金型の予知保全システムおよび成形金型の自動クリーニング方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017094293A1 (ja) * 2015-11-30 2017-06-08 Towa株式会社 樹脂成形装置、樹脂成形方法、吐出機構、及び吐出装置
JP2017100285A (ja) * 2015-11-30 2017-06-08 Towa株式会社 樹脂成形装置及び樹脂成形方法並びに吐出機構及び吐出装置
KR20180088835A (ko) * 2015-11-30 2018-08-07 토와 가부시기가이샤 수지 성형 장치, 수지 성형 방법, 토출 기구, 및 토출 장치
KR102158030B1 (ko) * 2015-11-30 2020-09-21 토와 가부시기가이샤 수지 성형 장치, 수지 성형 방법, 토출 기구, 및 토출 장치
JP7114127B1 (ja) 2021-10-28 2022-08-08 アサヒ・エンジニアリング株式会社 樹脂封止装置、ならびにその成形金型の予知保全システムおよび成形金型の自動クリーニング方法
JP2023066179A (ja) * 2021-10-28 2023-05-15 アサヒ・エンジニアリング株式会社 樹脂封止装置、ならびにその成形金型の予知保全システムおよび成形金型の自動クリーニング方法

Similar Documents

Publication Publication Date Title
JP5689462B2 (ja) 半導体装置およびその製造方法
JP4094515B2 (ja) 半導体装置の製造方法
JP5562874B2 (ja) 半導体装置の製造方法
US9960055B1 (en) Manufacturing method of semiconductor device
JP4454608B2 (ja) 半導体集積回路装置の製造方法
US8853004B2 (en) Method of manufacturing semiconductor device
JP2010283303A (ja) 半導体装置及びその製造方法
JP2013153057A (ja) 半導体装置の製造方法
JP2011211159A (ja) 半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
JP2005150350A (ja) 半導体装置の製造方法
JP2011040625A (ja) 半導体装置の製造方法
JP5586901B2 (ja) 半導体装置の製造方法
JP2014109454A (ja) 半導体装置の製造方法
JPWO2004030075A1 (ja) 半導体装置の製造方法
SG180138A1 (en) A process for manufacturing a molded leadframe
JP4477976B2 (ja) 半導体装置の製造方法
JP5894209B2 (ja) 半導体装置
JP2014082312A (ja) 半導体装置の製造方法および半導体装置
JP5444125B2 (ja) 半導体装置の製造方法
KR0177274B1 (ko) 베어칩 테스트용 노운굿다이 구조
JP3087395B2 (ja) 電子部品の製造方法
JPH088285A (ja) 半導体装置
JPH11260982A (ja) 樹脂封止型デバイスの製造方法
JP2000208539A (ja) 半導体装置のモ―ルド方法および装置