JP4094515B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4094515B2
JP4094515B2 JP2003334858A JP2003334858A JP4094515B2 JP 4094515 B2 JP4094515 B2 JP 4094515B2 JP 2003334858 A JP2003334858 A JP 2003334858A JP 2003334858 A JP2003334858 A JP 2003334858A JP 4094515 B2 JP4094515 B2 JP 4094515B2
Authority
JP
Japan
Prior art keywords
wiring board
mold
multilayer wiring
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003334858A
Other languages
English (en)
Other versions
JP2005101407A (ja
Inventor
文司 倉冨
隆文 西田
福美 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003334858A priority Critical patent/JP4094515B2/ja
Priority to TW093126872A priority patent/TWI346986B/zh
Priority to US10/947,261 priority patent/US7288440B2/en
Priority to KR1020040076740A priority patent/KR20050030865A/ko
Priority to CNB2004100117280A priority patent/CN100437954C/zh
Publication of JP2005101407A publication Critical patent/JP2005101407A/ja
Priority to US11/926,331 priority patent/US7445969B2/en
Application granted granted Critical
Publication of JP4094515B2 publication Critical patent/JP4094515B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、半導体装置の製造技術に関し、特に、配線基板上に搭載された半導体チップ等のような電子部品を樹脂により封止するモールド技術に関するものである。
半導体装置の製造工程におけるモールド工程は、半導体チップ等のような電子部品が搭載されたリードフレームや配線基板を成形金型に収容した後、成型金型のキャビティ内に樹脂を流すことで、電子部品を覆い保護する樹脂封止体を成型する工程である。電子部品を搭載する部材が、リードフレームの場合は、その厚さがほとんど決まっているので、成型金型を変える必要性があまりないのに対して、配線基板の場合は、半導体チップの積層構成の採用や実装密度の向上等に伴い品種の多様化が進む傾向にあり、樹脂封止体の厚さや配線基板の厚さが変動するので、それに応じて成型金型も変える必要性が生じている。樹脂封止体の厚さが異なる場合に関しては、それほど多くの変更がないので、成型箇所を新規に製作して生産に対応しているが、配線基板の厚さは、品種毎に変わる上、配線層の積層構成に起因して厚さの誤差の範囲が大きく、充分な対応ができない。このため、同様の製品でも、樹脂封止体の厚さ毎にそれに対応する成型金型を作成する上、さらに、その異なる樹脂封止体の厚さ毎に異なる配線基板厚さに対応できる成型金型を用意しなければならず、新規投資および製品コストが増大するとともに、製品の開発期間が長くなる。そこで、その対策として、成型金型の下型を、ばね等のような弾性体により上下動可能なように支持する下型弾性構造技術がある。成型金型によるモールド工程では、下型に載せられた配線基板の外周縁上面を上型で押さえ、上型と下型で配線基板を挟み込むようにしてからキャビィティに樹脂を流し込むようにしている。このため、下型を上下動可能なように弾性体により支持することにより、上型により配線基板が押しつけられると、配線基板の厚さに応じて下型を上下動させることができるので、配線基板の厚さの変動を下型の上下動により吸収することができるようになっている。
なお、例えば特開２００１−２２３２２９号公報には、配線基板が搭載される配線基材ブロックがバネを利用したフローティング機構により上下動可能に支持される構成が開示されている（特許文献１参照）。
また、例えば特開２０００−５８５７１号公報には、成型金型に、基板を押圧するクランプブロックを設け、そのクランプブロックによる基板の押圧力が最適になるように制御する技術が開示されている（特許文献２参照）。
また、例えば特開平１０−９２８５３号公報には、樹脂封止時に封入金型のエアベント部の樹脂詰まりによるボイド等を抑制するためにエアベント部の開口度を調整する技術が開示されている（特許文献３参照）。
特開２００１−２２３２２９号公報 特開２０００−５８５７１号公報 特開平１０−９２８５３号公報
ところが、上記下型弾性構造技術では、以下の課題があることを本発明者は見出した。
すなわち、モールド工程では、配線基板面に４．９ＭＰａ（５０ｋｇ／ｃｍ2）程度以上の大きな樹脂注入圧力が加わるため、下型弾性構造技術を採用する場合、成型金型の下型の弾性体の弾性力を、上記樹脂注入圧力に耐え、注入樹脂の漏れ出しを防ぐために、少なくとも、樹脂注入圧力以上、より好ましくは例えば、４９ＭＰａ（５００ｋｇ／ｃｍ2）以上の高荷重に設定しなければならないが、上記下型弾性構造技術では、成型金型の上型の外周部により配線基板の外周縁上面を直接押さえているので、その押さえている部分に上記下型からの弾性力により高荷重が加わるとともに、配線基板がレジストや銅箔等のような軟質材で形成されていることから、上記下型が可動する前に配線基板が必要以上に押し潰される結果、配線基板に過度な変形やクラック等が生じる問題やエアベントの開口部が配線基板により塞がれ小さくなり樹脂をキャビティ内に上手く充填できない問題が発生する。この問題は、成型金型に予定よりも厚い配線基板が投入される場合に特に問題となる。一方、下型の弾性力を、配線基板に過度な変形やクラックが生じない程度に弱めると、下型と上型とによる配線基板の押さえる圧力が不足し、樹脂がキャビティの外に漏れてしまう問題がある。この問題は、成型金型に予定よりも薄い配線基板が投入された場合にも生じる。これらの結果、半導体装置の歩留まりが低下する問題がある。
本発明の目的は、半導体装置の歩留まりを向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、半導体装置のモールド工程において、下型に載置された基板を上型で挟み込むようにして保持すべく上型を下降すると、上型のキャビティの外周辺部が基板の主面外周に当たった後に、上型の成型面に設けられた突出部が下型に直接当たり下型を押し下げるものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、モールド工程において、下型に載置された基板を上型で挟み込むようにして保持すべく上型を下降すると、上型のキャビティの外周辺部が基板の主面外周に当たった後に、上型の成型面に設けられた突出部が下型に直接当たり下型を押し下げることにより、上型と下型とで基板を挟み込むように保持するときに基板に加わる圧力を緩和できるので、半導体装置の歩留まりを向上させることができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
本実施の形態１では、例えば配線基板に搭載された複数の半導体チップを一括して封止するＭＡＰ（Mold Array Package）方式の半導体装置の製造方法に本発明を適用した場合について図１〜図１４により説明する。
まず、図１〜図３に示すように、配線基板母体（基板：以下、基板母体という）１を用意する。図１は基板母体１の部品搭載面の全体平面図、図２は図１の側面図、図３は図１のＸ１−Ｘ１線の拡大断面図をそれぞれ示している。
基板母体１は、後述の半導体装置の配線基板の母体であり、その外観は、例えば平面長方形の薄板状とされている。基板母体１は、主面とその反対側の裏面とを有している。基板母体１の主面は、後述のように半導体チップ（以下、チップという）が搭載される部品搭載面であり、基板母体１の裏面は、後述のようにバンプ電極が形成されるバンプ電極形成面である。この基板母体１には、同一の寸法および形状の複数の製品領域ＤＲが図１の上下左右方向に隣接して配置されている。各製品領域ＤＲは、１つの半導体装置を構成するのに必要な配線基板構成を有する単位領域である。このような基板母体１の外周の一方の長辺近傍には、基板母体１の主裏面を貫通する複数のガイドホールＧＨが形成されている。このガイドホールＧＨに、後述の成型金型のガイドピンが挿入されることで、基板母体１を下型との位置を合わせた状態で下型上に載置することが可能になっている。
この基板母体１は、多層配線構造を有している。図３では４層配線構成を例示している。図３において基板母体１の上面は上記部品搭載面を示し、基板母体１の下面は上記バンプ電極形成面を示している。基板母体１は、絶縁基材（コア材）２および配線層３を交互に積み重ねることで形成された積層体と、その積層体の上下面（部品搭載面およびバンプ電極形成面）に被着されたソルダレジスト４とを有している。絶縁基材２は、例えば耐熱性の高いガラス・エポキシ樹脂からなる。絶縁基材２の材料は、これに限定されるものではなく種々変更可能であり、例えばＢＴレジンまたはアラミド不織布材等を用いても良い。絶縁基材２の材料としてＢＴレジンを選択した場合には、熱伝導性が高いので、放熱性を向上させることができる。
各配線層３には各種の導体パターン３ａ〜３ｅが形成されている。導体パターン３ａ〜３ｅは、例えば銅（Ｃｕ）箔をエッチングすることによりパターニングされている。部品搭載面の配線層３の導体パターン３ａはチップ搭載用のパターンであり、導体パターン３ｂはボンディングワイヤが接続される電極パターンであり、導体パターン３ｅは後述の封止用の樹脂の剥離を容易にするためのパターンである。部品搭載面の配線層３には、この他、信号配線や電源配線用の導体パターンが形成されている。部品搭載面の導体パターン３ａ，３ｂ，３ｅ等の一部は、ソルダレジスト４から露出されており、その露出表面には、例えばニッケル（Ｎｉ）および金（Ａｕ）メッキ処理が施されている。バンプ電極形成面の配線層３の導体パターン３ｄは、バンプ電極接合用の電極パターンである。バンプ電極形成面の配線層３にも、この他、信号配線や電源配線用の導体パターンが形成されている。バンプ電極形成面の導体パターン３ｄ等の一部も、ソルダレジスト４から露出されており、その露出表面には、例えばニッケルおよび金メッキ処理が施されている。上記積層体中の配線層３の導体パターン３ｃは、信号および電源用の配線パターンである。各配線層３はスルーホールＴＨ内の導体（銅箔等）を通じて電気的に接続されている。
ソルダレジスト４は、ソルダマスク（solder mask）またはストップオフ（stop-off）とも呼ばれ、半田付けの時に、半田付け不要な導体パターンに溶融半田が接触することを防ぎ、半田付け部以外の導体パターンを溶融半田から保護する保護膜としての機能を有する他、導体間の半田ブリッジの防止、汚染や湿気からの保護、損傷防止、耐環境性、マイグレーション防止、回路間の絶縁の維持および回路と他の部品（チップやプリント配線基板等）との短絡防止の機能等も有している。このソルダレジスト４は、例えばポリイミド系樹脂からなり、基板母体１の主面および裏面の特定領域に形成されている。
ここでは、４層配線構造の基板母体１を例示したが、これに限定されるものではなく、半導体装置のモールド工程には、４層より少ない２層配線構造の基板母体１や４層より多い６層配線構造の基板母体１等、種々な配線層構成（様々な品種）の基板母体１がロット単位で流れてくる。配線層数（品種）が変われば基板母体１の厚さも変わる（現状は、例えば２１０〜１０００μｍ程度の範囲で変わる）上、基板母体１が多層配線構造の場合、配線層数が同じでも誤差の範囲で基板母体１の厚さが変わる（現状は、例えば±３０μｍ程度の範囲で変わる）。特に、近年は、配線層の多層化が進められているが、多層化に伴い、厚さの誤差も大きくなっている。したがって、モールド工程では、基板母体１の厚さの変化に柔軟に対応できることが重要な課題となっている。
続いて、図４の基板母体１の側面図に示すように、基板母体１の部品搭載面の各製品領域ＤＲに、例えば銀入りペースト等のような接着剤を使ってチップ６を搭載した後、例えば超音波振動と熱圧着とを併用した周知のワイヤボンダを用いて、チップ６のボンディングパッドと、基板母体１の部品搭載面の導体パターン３ｂとを、例えば金からなるボンディングワイヤ７により電気的に接続する。その後、図５に示すように、前記ワイヤボンディング工程後の基板母体１を成形金型８に搬送する。ここでは、下型８Ａと、上型８Ｂと、ラミネートフィルム８Ｃとを有する成型金型８が例示されている。上型８Ｂのキャビティ８Ｂ１は、封止樹脂成型部に相当する領域であり、基板母体１の複数のチップ６を一括して封止可能なような大きさで形成されている。上記ラミネートフィルム８Ｃは、例えばフッ素系の樹脂等のような耐熱性が高く柔軟な絶縁フィルムからなり、成型金型８の下型８Ａと、上型８Ｂとの間に介在されている。このラミネートフィルム８Ｃの厚さは、例えば５０μｍ程度で、その大きさは上型８Ｂのキャビティ８Ｂ１の内壁面をほぼ全体的に覆える大きさに形成されている。このラミネートフィルム８Ｃは、巻き取りリールにより巻き取れるようになっている。なお、成型金型８や樹脂成型方法については後ほど詳細に説明する。
この成型金型８でのモールド工程について説明する。まず、上記基板母体１を成型金型８の下型（第１金型）８Ａ上に載置する。この時、基板母体１のガイドホールＧＨに下型８Ａのガイドピンが挿入されることで基板母体１が下型８Ａに対して位置合わせされた状態で下型８Ａ上に載置される。続いて、下型８Ａの温度を、例えば１７５〜１８０℃程度に設定したまま基板母体１に対して２０秒程度のプリヒート処理を施す。この処理は、熱による基板母体１の変形を落ち着かせる等のために行う。その後、下型８Ａおよび上型（第２金型）８Ｂの温度を、例えば１７５〜１８０℃程度に設定した後、ラミネートフィルム８Ｃを上型８Ｂ側に真空吸引し、ラミネートフィルム８Ｃを上型８Ｂに密着させる。次いで、図６に示すように、上型８Ｂを下型８Ａ側に下降させ、上型８Ｂと下型８Ａとで基板母体１を挟み込むようにして保持する。この時、基板母体１の外周部は、ラミネートフィルム８Ｃを介して上型８Ｂのキャビティ８Ｂ１の外周部に押し付けられ、基板母体１の総厚の５％程度潰された状態とされる。続いて、上記温度およびラミネートフィルム８Ｃの真空吸引を維持したまま、上型８Ｂのキャビティ８Ｂ１内に、例えばガラス・エポキシ系樹脂等からなる封止樹脂を流し込み、基板母体１の主面の複数のチップ６およびボンディングワイヤ７等を一括して封止する。これにより、図７に示すように、基板母体１の主面側に複数のチップ６を内包する一括封止体９を成型する。その後、図８に示すように、上記下型８Ａの温度を上記のままにした状態で、ラミネートフィルム８Ｃに対する真空吸引を止めて、ラミネートフィルム８Ｃの張力を利用して、モールド工程後の基板母体１を成型金型８から取り出す。この際、上型８Ｂのキャビティ８Ｂ１の内壁面と一括封止体９の表面との間にラミネートフィルム８Ｃが介在されおり上型８Ｂと一括封止体９とが直接接触してないこと、一括封止体９をキャビティ８Ｂ１から取り出す際に一括封止体９の表面の点ではなく面に対して力を加えること等から比較的小さな力で一括封止体９を上型８Ｂから剥離することができる。このため、成型金型８にモールド工程後の基板母体１を取り出すためのエジェクターピンを設ける必要が無いので、成型金型８の構成の簡略化が可能な他、一括封止体９側に設けていたエジェクタピン用の余剰領域を有効活用することが可能となる。また、上型８Ｂと一括封止体９との離型性を向上させることができるので、さらに大型の樹脂封止が可能となる。しかも、成型金型８内の清掃頻度を低減できるので、半導体装置の製造コストを低減することも可能となる。もちろん、ラミネートフィルム８Ｃを使用せず、モールド工程後の基板母体１をエジェクタピンを用いて離型する構成の成型金型でも本実施の形態１の半導体装置の製造方法を適用できる。図９は、上記モールド工程後の基板母体１の部品搭載面側の全体平面図を示している。ここでは、一括封止体９が一体的な構成とされている場合が例示されているが、製品領域ＤＲの列毎に一体的に封止する構成や製品領域ＤＲ毎に封止する構成にすることもできる。これらの場合は、同一の基板母体１上で一括封止体９が分離されている箇所が存在する。
次いで、図１０に示すように、バンプ保持ツール１１に保持された複数の球状の半田バンプ１２をフラックス槽に浸漬して、半田バンプ１２の表面にフラックスを塗布した後、その複数の半田バンプ１２をフラックスの粘着力を利用して、基板母体１のバンプ電極形成面の導体パターン３ｄに同時に仮付けする。上記半田バンプ１２は、例えば鉛（Ｐｂ）／錫（Ｓｎ）半田からなる。半田バンプ１２の材料として、例えば錫／銀（Ａｇ）系半田等のような鉛フリー半田を用いても良い。半田バンプ１２は、１個分の製品領域ＤＲ毎に一括接続しても良いが、半田バンプ接続工程のスループットを向上させる観点からは、複数の製品領域ＤＲの半田バンプ１２を一括して接続する方が好ましい。その後、半田バンプ１２を、例えば２２０℃程度の温度で加熱リフローすることで導体パターン３ｄに固着させて、図１１に示すように、バンプ電極１２Ａを形成する。その後、基板母体１の表面に残されたフラックス残渣等を中性洗剤等を使って除去することで、半田バンプ接続工程が完了する。
次いで、図１２に示すように、半導体ウエハをチップ８に分割する時と同じ要領で、基板母体１の裏面からダイシングブレード１４を使って基板母体１および一括封止体９を切断する。これにより、図１３および図１４に示すように、例えば複数個のＣＳＰ（Chip Size Package）型の半導体装置１６を同時に取得する。図１３は半導体装置１の一例の斜視図、図１４は図１３の半導体装置の一部を破断して示した側面図である。配線基板１Ａは、上記基板母体１を切断することで得られた部材である。配線基板１Ａの部品搭載面の導体パターン３ａ上には上記銀入りペースト等のような接着剤１７によりチップ６が主面を上に向けた状態で搭載されている。チップ６の主面上の上記ボンディングパッドＢＰは、上記ボンディングワイヤ７を通じて配線基板１Ａの部品搭載面の導体パターン３ｂと電気的に接続されている。配線基板１Ａの部品搭載面には封止体９Ａが成型されており、この封止体９Ａにより上記チップ６やボンディングワイヤ７が封止されている。この封止体９Ａは、上記一括封止体９を切断することで得られた部材である。一方、配線基板１Ａのバンプ電極形成面の導体パターン３ｄにはバンプ電極１２Ａが接続されている。上記部品搭載面の導体パターン３ａ等は、配線基板１Ａの導体パターン３ｃおよびスルーホールＴＨを通じてバンプ電極形成面の導体パターン３ｄおよびバンプ電極１２Ａと電気的に接続されている。
次に、上記成型金型８を有するモールド装置について説明する。
図１５は、自動モールド装置２０の一例の説明図を示している。自動モールド装置２０は、タブレット整列部２１、タブレットパーツフィーダ２２、基板ローダ２３、基板整列部２４、搬入搬送部２５ａ、成型金型８、ゲートブレイク部２６、搬出搬送部２５ｂおよびアンローダ２７を有している。上記基板母体１は、基板ローダ２３を通じて自動モールド装置２０内に収容され、基板整列部２４で整列された後、搬入搬送部２５ａを介して成型金型８の下型に載置される。成型金型８でモールド工程を経た基板母体１は、ゲートブレイク部２６で、封止樹脂注入口の樹脂残りを除去した後、搬出搬送部２５ｂを通じてアンローダ２７に搬送され外部に取り出される。
次に、自動モールド装置２０の成型金型８について説明する。
まず、下型８Ａについて説明する。図１６は下型８Ａの成型面の平面図、図１７は図１６の下型８Ａに基板母体１を載置した時の様子を示す成型面の平面図、図１８は図１７のＹ１−Ｙ１線の断面図、図１９は図１７のＸ２−Ｘ２線の断面図をそれぞれ示している。なお、符号のＸは第１方向、符号のＹは第２方向を示している。
下型８Ａの成型面（上型８Ｂとの対向面）の第１方向Ｘ（図１６および図１７の左右方向）の中央には、ポッドホルダ８Ａ１が配置されている。このポッドホルダ８Ａ１には、複数のポッド８Ａ２が第２方向Ｙ（図１６および図１７の上下方向）に沿って並んで配置されている。ポット８Ａ２は、成形材料の供給口であり、各ポッド８Ａ２には、プランジャ８Ａ３が配置されている。プランジャ８Ａ３は、ポット８Ａ２内の成形材料を上記上型８Ｂのキャビティ８Ｂ１内に注入、加圧保持させる構成部であり、ここではロウプランジャが例示されている。
下型８Ａの成型面の中央のポッドホルダ８Ａ１の左右両側には、下型キャビティ台８Ａ４が配置されている。すなわち、ここでは、１回のモールド工程で２枚の基板母体１に対してモールド処理が可能な成形金型８が例示されている。下型キャビティ台８Ａ４の裏面（成型面とは反対側の面）側には、例えばコイルばね、または、板ばね等のような弾性体８Ａ５が設置されている。この弾性体８Ａ５の弾性により、下型キャビティ台８Ａ４は、図１８および図１９の上下方向に移動することが可能となっている。この弾性体８Ａ５には、樹脂注入圧力（４．９ＭＰａ（５０ｋｇ／ｃｍ2）程度以上）に耐えるべく、少なくとも樹脂注入圧力以上、より好ましくは例えば４９ＭＰａ（５００ｋｇ／ｃｍ2）以上の高荷重の弾性力が備わっている。この下型キャビティ台８Ａ４の下部は若干大径に形成されており、その大径部の段部８Ａ４１が、成型金型８Ａのベース体８Ａ６の段部８Ａ６１に突き当たることで、下型キャビティ台８Ａ４の図１８および図１９の上方向への移動が抑止されている。下型キャビティ台８Ａ４の上面（成型面）の中央よりの長辺近傍には、その長辺に沿って複数個のガイドピン８Ａ７が設けられている。上記のように基板母体１のガイドホールＧＨに、ガイドピン８Ａ７が挿入されることで基板母体１が位置決めされる。
次に、上型８Ｂについて説明する。図２０は上型８Ｂの成型面の平面図、図２１は図２０の上型８Ｂに下型８Ａの下型キャビティ台８Ａ４および基板母体１を重ねて示した成型面の平面図、図２２は図２１のＸ３−Ｘ３線の断面図、図２３は図２１のＹ２−Ｙ２線の断面図、図２４は図２０の領域Ｃの拡大平面図、図２５は図２１のＹ１−Ｙ１線の断面図、図２６はブロックピン８Ｂｐとその周辺部の要部拡大平面図、図２７は図２６のＸ４−Ｘ４線の断面図をそれぞれ示している。なお、図２０および図２１の第１方向Ｘおよび第２方向Ｙは、上記図１６および図１７の第１方向Ｘおよび第２方向Ｙと合うように示されている。また、図２６は平面図であるが、図面を見易くするためハッチングを付している。
上型８Ｂの成型面（下型８Ａと対向する面）の第１方向Ｘ（図２０および図２１の左右方向）の中央の上記下型８Ａのポッドホルダ８Ａ１の対向位置には、カルおよびランナ用の溝８Ｂ２が、第２方向Ｙ（図２０および図２１の上下方向）に沿って延在した状態で配置されている。この溝８Ｂ２の両長辺からは、溝８Ｂ２の左右両側に配置された上記キャビティ８Ｂ１の一方の長辺に向かって、複数のゲート８Ｂ３が、溝８Ｂ２とキャビティ８Ｂ１とを繋ぐように延在した状態で形成されている。ゲート８Ｂ３は、溝８Ｂ２から流れてきた封止用の溶融樹脂をキャビティ８Ｂ１に流し込むときの注入口である。
また、各キャビティ８Ｂ１の他方の長辺からは、複数のエアベント８Ｂｖが外方（キャビティ８Ｂ１から離間する方向）に向かって延在した状態で形成されている。エアベント８Ｂｖは、キャビティ８Ｂ１に樹脂注入時に樹脂充填部の空気を外部に送り出すための溝である。このようにエアベント８Ｂｖを複数にして配置することにより、基板母体１の主面の状態（配線等による凹凸の状態等）が各箇所で異なっていたとしてもそれに係わらず、それぞれの箇所でエアベント８Ｂｖの深さが一定になるようにすることができるので、樹脂注入時に樹脂充填部の空気を外部に良好に送り出すことができ、封止用の樹脂をキャビティ８Ｂ１内に良好に充填することが可能となっている。
各エアベント８Ｂｖの経路の途中には、可動ピン８Ｂｖｐが配置されている。成型金型８を閉じる前は、この可動ピン８Ｂｖｐの下端部は、エアベント８Ｂｖに突き出している。この可動ピン８Ｂｖｐの下端面には溝８Ｂｖｐ１が形成されている。この溝８Ｂｖｐ１は、エアベント８Ｂｖの通路の一部を形成するようになっている。
この可動ピン８Ｂｖｐの上端面（上記下端面とは反対側の面）側には、例えばコイルばね、または、板ばね等のような弾性体８Ｂｖｓが設置されている。したがって、成型金型８を閉じて下型８Ａと上型８Ｂとで基板母体１を挟み込むように保持すると、可動ピン８Ｂｖｐは基板母体１の主面に押されて上型８Ｂ側に移動するため可動ピン８Ｂｖｐの上方の弾性体８Ｂｖｓは圧縮される一方、弾性体８Ｂｖｓからの反発力により可動ピン８Ｂｖｐの下端面は基板母体１の主面を押さえるようになる。これにより、基板母体１の厚さにばらつきが生じていたり、基板母体１の主面（部品搭載面）に配線（導体パターン）等による凹凸が形成されていたりしても、成型金型８による基板母体１のクランプ時に、エアベント８Ｂｖに突出する可動ピン８Ｂｖｐの下端面が、基板母体１の主面のそれぞれの位置での主面の状態に自動的に対応した状態で、基板母体１に密着するようになっている。この際、各可動ピン８Ｂｖｐの上下方向の停止位置が、基板母体１の厚さのばらつきや上記主面の状態によって異なっても、各可動ピン８Ｂｖｐの下端面の溝８Ｂｖｐ１の深さが一定であれば、各エアベント８Ｂｖ毎の深さを自動的に一定にすることができるので、樹脂注入時に樹脂充填部の空気を外部に良好に送り出すことができ、封止用の樹脂をキャビティ８Ｂ１内に良好に充填することが可能となっている。
モールド工程において上記エアベント８Ｂｖには樹脂注入圧力が直接加わらないので、可動ピン８Ｂｖｐに対する弾性体８Ｂｖｓの弾性力は、基板母体１を軽く押圧する程度の荷重で良い。すなわち、弾性体８Ｂｖｓの弾性力は、成型金型８による基板母体１のクランプ圧力（例えば４９ＭＰａ（５００ｋｇ／ｃｍ2）よりも遙かに小さく、かつ、基板母体１に変形や損傷を与えない程度であり、かつ樹脂注入圧力よりも高くし、樹脂漏れを防げる程度の圧力を加えるものであるのが好ましい。具体的には、例えば６．８６ＭＰａ（７０ｋｇ／ｃｍ2）程度の荷重が備わっている。さらに、弾性体８Ｂｖｓの弾性力は、可動ピン８Ｂｖｐの可動量Ｂが、例えば１００〜２００μｍ程度となるように設定されている。なお、符号８Ｂｒｐは、エアベント可動用のリターンピンを示している。
次に、上記エアベント８Ｂｖの深さについて説明する。エアベント８Ｂｖは、キャビティ８Ｂ１から流路に沿って、可動ピン前部８Ｂｖ１、可動ピン部（またはエアベント主要部、溝８Ｂｖｐ１に相当する）、可動ピン後部８Ｂｖ２、開放部の４つの部分に分類できる。可動ピン前部８Ｂｖ１について説明すると、基板母体１の厚さの公差を、例えば±３０μｍ程度にすると、その際、基板母体１が最も厚い場合でも、深さを６０〜７０μｍ程度とすると、実効的なエアベントの８Ｂｖ深さを３０〜４０μｍ程度確保できる。上記ラミネートフィルム８Ｃを適用する場合は、深さは上型８Ｂ面からではなく、ラミネートフィルム８Ｃの下面から測る（ラミネートフィルム８Ｃを用いない場合は、上型８Ｂの面から測ることは言うまでもない）。したがって、ラミネートフィルム８Ｃの通常の厚さを５０μｍ程度とすると、モールド工程時には伸びの結果、実際の厚さは３０μｍ程度になると推測されるので、ラミネートフィルム８Ｃを用いたモールド工程の際には、機械的なエアベント用の切り込み深さは、上記値とラミネートフィルム８Ｃの実厚との和になる。上記可動ピン部では、切り込み深さを４０〜５０μｍ程度に設定することで、自動的にその値が確保される。可動ピン後部８Ｂｖ２は、深さを５０〜６０μｍ程度に設定すれば充分である。これは、可動ピン後部８Ｂｖ２は、すぐに１５０μｍ程度の深さを持つ開放部に連なっているからである。
したがって、上記のように、エアベント８Ｂｖの主要部の実効的な深さを、基板母体１等（リードフレームを含む）の厚さに係わらず、一定になるようにすることにより、成型金型８のクランプ力を過度に強くする（例えば上記の例では、１枚の基板母体１当たり２５０００ｋｇ重まで加重して基板母体１を過度に変形させる）ことなく、樹脂漏れ等を有効に防止できる。また、基板母体１の厚さが公差のマイナス方向に薄い場合には、樹脂漏れが生じ易いが、本実施の形態１の成型金型８では、可動ピン８Ｂｖｐが弾性体８Ｂｖｓの弾性力で軽く押さえ付けられ、直接樹脂材の注入圧力の影響を受けないため、エアベント８Ｂｖからの樹脂の漏れを塞ぎとめることができる。
また、本実施の形態１の成型金型８では、エアベント８Ｂｖの上記可動ピン前部８Ｂｖ１の深さと、上記可動ピン後部８Ｂｖ２の深さとで深さが異なっており、可動ピン前部８Ｂｖ１の深さの方が、可動ピン後部８Ｂｖ２の深さよりも深くなっている。具体的には、可動ピン前部８Ｂｖ１の深さは、例えば７０〜８０μｍ程度とされ、可動ピン後部８Ｂｖ２の深さは、例えば５０〜６０μｍ程度とされている。このように可動ピン前部８Ｂｖ１の深さを深くすることにより、基板母体１の厚さが変動しているような場合でも、その変動によりエアベント８Ｂｖが塞がれてしまうことがないようにでき、エアベント８Ｂｖの領域を確実に確保することができる。
次に、エアベント８Ｂｖの幅について説明する。本実施の形態１では、図２４に示すように、エアベント８Ｂｖの可動ピン前部８Ｂｖ１のベント幅Ｐが、可動ピン８Ｂｖｐの直径Ｑよりも小さくなっている。具体的には、可動ピン８Ｂｖｐの直径Ｑを、例えば５ｍｍ程度、可動ピン前部８Ｂｖ１のベント幅Ｐを、例えば４ｍｍ程度、可動ピン後部８Ｂｖ２のベント幅Ｓを、例えば５ｍｍ程度、さらに可動ピン８Ｂｐの下端面の溝８Ｂｖｐ１の幅Ｒを、例えば２〜３ｍｍ程度とすることが好ましい。このようにすることにより、基板母体１が、その厚さの公差のマイナス方向に薄く形成されているような場合でも、封止用の樹脂の漏れを可動ピン８Ｂｖｐにより塞ぎ止めることができるため、封止用の樹脂の漏れを確実に防止することができる。
ところで、本実施の形態１の成型金型８においては、上型８Ｂの成型面の各キャビティ８Ｂ１の外周の四隅近傍であって、基板母体１の外形よりも外れた箇所に、ブロックピン８Ｂｐが着脱自在の状態で設置されている。このブロックピン８Ｂｐは、断面で見ると、上型８Ｂのキャビティ８Ｂ１の外周の成型面からその成型面に対して直交する方向に若干突出されており、モールド工程時に、上型８Ｂのキャビティ８Ｂ１の外周部の成型面が基板母体１の主面（部品搭載面）外周に当たり、樹脂漏れを防げる程度に十分に基板母体１を変形させた後に、下型８Ａの下型キャビティ台８Ａ４を押し下げるようになっている。これにより、モールド工程時に上型８Ｂと下型８Ａとで基板母体１をクランプする時に、基板母体１に過剰な圧力が加わるのを抑制または防止できるので、基板母体１の潰れによる変形やクラック等を抑制または防止できる。キャビティ８Ｂ１の外周部の成形面による基板母体１の主面の変形量は、例えば３０μｍ〜４０μｍである。
ブロックピン８Ｂｐは、上型８Ｂに開口形成されたガイドホール８Ｂｐｈに挿入された状態でボルト８Ｂｐｂによって着脱自在の状態でしっかりとねじ止めされている。着脱自在としているのは、基板母体１の厚さに応じて、ブロックピン８Ｂｐの突出長さ（上型８Ｂの成型面から突出している長さ）Ｄを変えなければならないためと、メンテナンスや交換のためである。上型８Ｂの基板母体１と接触する成型面からのブロックピン８Ｂｐの突出長さＤは、基板母体１の変形量を適当に確保する観点から、設定される。例えば、基板母体１の厚さが０．３ｍｍである場合に、前記突出長さＤは、０．２７ｍｍとすることで、０．０３ｍｍの基板母体１の変形量を確保できる。また、ブロックピン８Ｂｐの全長Ｅは、例えば１５ｍｍ程度である。ブロックピン８Ｂｐの材料は、例えばＳＫＳ、ＳＫＨ等のような耐摩耗性の高い金属からなる。本実施の形態１では、ブロックピン８Ｂｐが上型８Ｂと同じ金属材料で構成されている。これにより、熱的な安定性を良好にすることができる。
また、ブロックピン８Ｂｐの平面（押圧面）形状は、例えば円形状とされている。ブロックピン８Ｂｐの平面形状を円形としたことにより、ガイドホール８Ｂｐｈやブロックピン８Ｂｐ自体の加工を容易にすることができ、コストを低減することもできる。また、ブロックピン８Ｂｐの強度を高め、潰れにくくすることができる。ブロックピン８Ｂｐの平面の直径Ｆは、例えば８〜１０ｍｍ程度である。また、ブロックピン８Ｂｐは、各キャビティ８Ｂ１毎に、上下左右対称になるように配置されている。これにより、各ブロックピン８Ｂｐから下型キャビティ台８Ａ４への押圧力を均等にすることができる。また、平面（押圧面）円形状のブロックピン８Ｂｐの場合、配置個数も各キャビティ８Ｂ１に対して４個程度が好ましい。これは、極端に多数のブロックピン８Ｂｐを配置しようとすると、上金型８Ｂに、多数のガイドホール８Ｂｐｈが形成されることにより、上型８Ｂの機械的強度を損ない、ねじれ等が生じ成型金型としての精度を損なう虞があること、上型８Ｂには、ヒータ８Ｂ４等のような他の構成要素もあるので、そのような他の構成要素に干渉しないようにすること、あまりブロックピン８Ｂｐが多いとブロックピン８Ｂｐの着地点の安定性を損なう虞があることを考慮したものである。なお、ヒータ８Ｂ４は上型８Ｂに配置されない場合もある。
ブロックピン８Ｂｐの変形例として図２８および図２９に示すように、平面（押圧面）の形状が長方形など、縦横比が１対１でない形状のものを用いても良い。この場合は、各キャビティ８Ｂ１毎に２箇所程度配置すれば良いので、部品点数を減らすことができ、コストを低減することができる。なお、図２８は上型８Ｂに下型８Ａの下型キャビティ台８Ａ４および基板母体１を重ねて示した成型面の平面図、図２９は図２８のブロックピン８Ｂｐとその周辺部の要部拡大平面図をそれぞれ示している。図２８の第１方向Ｘおよび第２方向Ｙも上記図１６および図１７の第１方向Ｘおよび第２方向Ｙと合うように示されている。また、図２９の断面は、図２７と寸法が異なるだけで他は同じなので省略する。
次に、上記成型金型８を用いたモールド工程の一例について説明する。
まず、上記のように基板母体１を成型金型８の下型キャビティ台８Ａ４上に位置合わせ良く載置した後、上型８Ｂを下降して下型８Ａと上型８Ｂとで基板母体１を挟み込むようにして保持する。図３０は、その様子を示した平面図であり、基板母体１や下型８Ａの様子を分かり易くするために上型８Ｂを透かして示している。この時、基板母体１のうち、クランプ力が作用する部分は、キャビティ８Ｂ１の外周辺の幅１ｍｍ程度の環状領域である。例えば１５１ｍｍ×６６ｍｍの長方形の基板母体１とすると、１４８ｍｍ×６０ｍｍ、幅０．８ｍｍでエアーベント、ゲート部を除いた面積は、約１０００ｍｍ2程度の領域となる。
また、図３１は、図３０のＹ１−Ｙ１線の断面図であって、基板母体１のクランプ時のブロックピン８Ｂｐに関する部分の様子を示している。また、本実施の形態１では、上記のようにモールド工程にあたり、基板母体１を下型８Ａの下型キャビティ台８Ａ４上に載置した後、上型８Ｂを下降すると、上型８Ｂのキャビティ８Ｂ１の外周辺部が基板母体１の主面（部品搭載面）外周に当たり、樹脂漏れを防げる程度に十分に基板母体１を変形させた後に、上型８Ｂのブロックピン８Ｂｐが下型キャビティ台８Ａ４を押し下げるようになっている。これにより、上型８Ｂと下型８Ａとで基板母体１をクランプする時に、基板母体１に過剰な圧力が加わるのを抑制または防止できるので、基板母体１の潰れによる変形やクラック等を抑制または防止できる。したがって、半導体装置の歩留まりを向上させることが可能となる。例えばクランプ時に基板母体１に４９０ＭＰａ（５００ｋｇ／ｃｍ２）の荷重を加えた場合、ブロックピン８Ｂｐ部分で、４２．１ＭＰａ（４３０ｋｇ／ｃｍ２）程度の荷重を吸収して、上型８Ｂに押さえ付けられる基板母体１の外周部分は、６８．６ＭＰａ（７０ｋｇ／ｃｍ２）程度にすることができる。すなわち、上型８Ｂの成型面が基板母体１に当たる箇所での圧力が、上記ブロックピン８Ｂｐ部分での圧力よりも小さくなっている。このため、下型キャビティ台８Ａ４下方の弾性体８Ａ５の弾性力を下げないで済むので、モールド工程時に基板母体１の主面上に樹脂が漏れてしまう問題も生じない。なお、基板母体１の品種が変わり、厚さが大幅に変わるときはブロックピン８Ｂｐをそれに応じた突出長さＤになるものに交換すれば良い。また、ここでは、ラミネートフィルム８Ｃを用いたモールド工程を例示しているので、上型８Ｂはラミネートフィルム８Ｃを介して基板母体１の外周を押圧し、ブロックピン８Ｂｐもラミネートフィルム８Ｃを介して下型キャビティ台８Ａ４を押し下げるようになっている。
また、図３２は図３０のＸ３−Ｘ３線の断面図、図３３は図３０のＹ２−Ｙ２線の断面図であって、それぞれ基板母体１のクランプ時のエアベント８Ｂｖ部分に関係する部分の様子を示している。本実施の形態１では、上記のようにモールド工程にあたり、上型８Ｂと下型８Ａとで基板母体１をクランプすると、エアベント８Ｂｖ側に突出している可動ピン８Ｂｖｐが基板母体１側から押され上方に移動する。これにより、可動ピン前部８Ｂｖ１、溝８Ｂｖｐ１および可動ピン後部８Ｂｖ２によるエアベント８Ｂｖを形成することができ、樹脂充填部（キャビティ８Ｂ１）の空気を外部に送り出すための流路を確保できる（ラミネートフィルム８Ｃを使用していてもエアベント８Ｂｖの流路を確保できる）ので、封止用の溶融樹脂をキャビティ８Ｂ１内に良好に充填することができる。一方、可動ピン８Ｂｖｐの上方の弾性体８Ｂｖｓの弾性力により可動ピン８Ｂｖｐが基板母体１の主面を適度に押さえ付ける。これにより、エアベント８Ｂｖの領域において基板母体１の主面上に樹脂が漏れてしまう問題も生じない。
次に、上記のように基板母体１を保持した後、ポッド８Ａ２内の溶融樹脂９Ｍを、プランジャ８Ａ３で溝８Ｂ２に押し出し、ゲート８Ｂ３を通じてキャビティ８Ｂ１内に注入する。図３４は、その様子を示した平面図であり、ここでも基板母体１や下型８Ａの様子を分かり易くするために上型８Ｂを透かして示している。矢印Ｍは溶融樹脂９Ｍの流れを、矢印ＡＲはキャビティ８Ｂ１中の空気の流れをそれぞれ示している。また、図３５は、図３４のＹ１−Ｙ１線の断面図であって、樹脂注入時のブロックピン８Ｂｐに関する部分の様子示している。上記のように基板母体１の主面外周は、適切な圧力で上型８Ｂにより押さえ付けられているので、潰れすぎやクラック等を生じることなく、また、樹脂漏れもなく、封止用の溶融樹脂９Ｍをキャビティ８Ｂ１内に充填できる。また、図３６は、図３４のＸ５−Ｘ５線の断面図であって、樹脂注入時のエアベント８Ｂｖ部分に関係する部分の様子を示している。ここでも、上記のようにエアベント８Ｂｖを良好に確保できるので、樹脂充填部（キャビティ８Ｂ１）の空気を外部に送り出すことができ、封止用の溶融樹脂９Ｍをキャビティ８Ｂ１内に良好に充填することができる。そして、これらにより、成型金型８による一括封止体９の外観不良の発生率を低減できるので、その外観検査を簡略化することができる。なお、図３４〜図３６では図面を見易くするため溶融樹脂９Ｍにハッチングを付す。
エアベント８Ｂｖは、キャビティ８Ｂ１に樹脂を充填した後、エアベント８Ｂｖから外部に漏出する樹脂の量を最小限に抑えられるように、十分に狭い高さあるいは幅を有する形状にするのが好ましい。例えば、エアベント８Ｂｖの高さを、樹脂に含まれるフィラーの粒径に応じて設定することにより、エアベント８Ｂｖから漏れ出る樹脂の量をコントロールすることができる。一例として、エアベント８Ｂｖの高さを、樹脂に含まれるフィラーの最大粒径の２倍以下、より好ましくはフィラーの最大粒径以下とすることにより、エアベント８Ｂｖから漏れ出る樹脂の量を十分に抑えることができる。
（実施の形態２）
本実施の形態２では、基板母体の厚さに応じて成型金型における基板母体へのクランプ圧力（保持圧力）を変える方法の一例を説明する。なお、本実施の形態２では、基板母体１や成型金型８については前記実施の形態１と同じなので、前記実施の形態１で用いた図を参照しながら説明を進める。
図３７は、本実施の形態２のモールド工程における成型金型８の基板母体１へのクランプ圧力を設定するためのシーケンスの一例を示している。
まず、基板母体１を成型金型８に収容する前に、これから樹脂成型を行おうとしている基板母体１の実際の厚さを測定する（工程１０１）。この厚さ測定では、例えば図１５の基板ローダ２３、基板整列部２４または搬入搬送部２５ａにおいて、基板母体１を平らにした状態で、基板母体１の主面の４〜１０箇所での基板母体１の厚さを機械的または光学的に測定する。続いて、上記測定結果から基板母体１の厚さの平均値を算出する（工程１０２）。
続いて、上記基板母体１の厚さの算出値を参照し、現状の成型金型８でのクランプ圧力に対して、補正する変化割合と、補正可能な値を、複数種類の補正パターンとして予め設定しておく。上記基板母体１の厚さの算出値と、各補正パターンとを比較し、基板母体１の算出値に最適な補正パターンがあるかどうかを検討する。図３７に記載のプロセスフローにおいては補正パターン１で対応すべきか否かについて判断する（工程１０３Ａ）。補正パターン１で対応すべき場合は、その場合のクランプ圧力の補正値を算出する（工程１０４Ａ）。また、補正パターン１で対応すべきでない場合、補正パターン２で対応すべきか否かについて判断する（工程１０３Ｂ）。補正パターン２で対応すべき場合は、その場合のクランプ圧力の補正値を算出する（工程１０４Ｂ）。さらに、補正パターン２で対応すべきでない場合、補正パターン３で対応すべきか否かについて判断する（工程１０３Ｃ）。補正パターン３で対応すべき場合は、その場合のクランプ圧力の補正値を算出する（工程１０４Ｃ）。さらに、補正パターン３で対応すべきでない場合は、補正できる値の範囲内に基板データの算出値が無いので、基板の厚さが成型金型で対応できる範囲外にある規格外の基板であるとして、不良品の扱いとして終了する。
続いて、クランプ圧力の補正値を算出した後、成形金型８の下型８Ａのクランプ圧力を補正した後（工程１０５）、成型金型８の実際のプレスサイクル動作に移行する（工程１０６）。この時、基板母体１の厚さに最適なクランプ圧力の補正値のデータを保存しておく（工程１０７）。これにより、そのデータを続くモールド工程で有効に活用することができる。
このように、本実施の形態２では、成型金型８での基板母体１のクランプ圧力を、基板母体１の厚さに応じて最適な値に設定することができる。例えば基板母体１の実測結果が予定値よりも厚い場合には、クランプ圧力を自動的に弱め、予定値よりも薄い場合にはクランプ力を自動的に強めることで、基板母体１に加わるクランプ圧力がほぼ一定になるように、すなわち、上型８Ｂで基板母体１を潰す量が一定になるように、補正をかけながらモールド工程を進めることができる。したがって、基板母体１にクラックや変形を生じることなく、また、樹脂漏れを生じることなく、モールド工程を進めることができるので、半導体装置の歩留まりを向上させることができる。また、モールド工程時にクラックや変形あるいは樹脂漏れが生じるたびに自動モールド装置の動作を止めて各種の設定を変更しなければならないのに対して、本実施の形態２によれば、基板母体１毎に成型金型８における最適なクランプ圧力を自動的に設定できるので、基板母体１の厚さの変動に起因するクラックや変形あるいは樹脂漏れを生じることなくモールド工程をスムーズに進めることができ、半導体装置の製造時間を短縮することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば前記実施の形態１、２では、ブロックピン８Ｂｐを上型８Ｂに設けた場合について説明したが、これに限定されるものではなく、上型８Ｂに設けたのと同じ要領でブロックピン８Ｂｐを下型８Ａに設けても良い。
また、前記実施の形態１、２では、上型８Ｂの可動ピン８Ｂｖｐがエアベント８Ｂｖ毎に設けられている場合について説明したが、これに限定されるものではなく、複数のエアベント８Ｂｖ毎に１つの可動ピン８Ｂｖｐを割り当てるような構成にすることもできる。
また、前記実施の形態１、２では、半導体装置の製造ラインに基板母体のような多層配線構造を有する基板が流れている場合について説明したが、これに限定されるものではなく、樹脂成形を行う基板として、リードフレームが流れている場合であっても適用できる。
また、前記実施お形態１、２では、ラミネートフィルムを用いたモールド工程について説明したが、これに限定されるものではなく、ラミネートフィルムを用いないモールド工程にも適用できる。
また、前記実施の形態２では、自動モールド装置で基板母体１の厚さを測定したが、これに限定されるものではなく、例えばチップ６の搭載前、チップ６の搭載後であってワイヤボンディング工程前、あるいはワイヤボンディング工程後であって自動モールド装置に搬入される前に基板母体１の厚さを測定しても良い。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＳＰ型の半導体装置の製造方法に適用した場合について説明したが、それに限定されるものではなく種々適用可能であり、例えばＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）等のような他のパッケージタイプの半導体装置の製造方法にも適用できる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態である半導体装置の製造方法で用いる配線基板母体の部品搭載面の全体平面図である。 図１の側面図である。 図１のＸ１−Ｘ１線の拡大断面図である。 本発明の一実施の形態である半導体装置の製造工程中の図１の配線基板母体の側面図である。 図４に続く半導体装置のモールド工程の説明図である。 図５に続く半導体装置のモールド工程の説明図である。 図６に続く半導体装置のモールド工程の説明図である。 図７に続く半導体装置のモールド工程の説明図である。 図８のモールド工程後の配線基板母体の部品搭載面側の全体平面図である。 図９に続く半導体装置の半田バンプ接続工程の説明図である。 図１０に続く半導体装置の半田バンプ接続工程の説明図である。 図１１に続く半導体装置の切断工程の説明図である。 本発明の一実施の形態である半導体装置の一例の斜視図である。 図１３の半導体装置の一部を破断して示した側面図である。 本発明の一実施の形態の半導体装置の製造方法で用いた自動モールド装置の一例の説明図である。 図１５の自動モールド装置の成型金型の下型の成型面の平面図である。 図１６の下型に配線基板母体を載置した時の様子を示す成型面の平面図である。 図１７のＹ１−Ｙ１線の断面図である。 図１７のＸ２−Ｘ２線の断面図である。 本発明の一実施の形態である半導体装置の製造工程で用いる成型金型の上型の成型面の平面図である。 図２０の上型に下型の下型キャビティ台および配線基板母体を重ねて示した成型面の平面図である。 図２１のＸ３−Ｘ３線の断面図である。 図２１のＹ２−Ｙ２線の断面図である。 図２０の領域Ｃの拡大平面図である。 図２１のＹ１−Ｙ１線の断面図である。 図２０、図２１、図２３および図２５のブロックピンとその周辺部の要部拡大平面図である。 図２６のＸ４−Ｘ４線の断面図である。 上型に下型の下型キャビティ台および配線基板母体を重ねて示した成型面の平面図である。 図２８のブロックピンとその周辺部の要部拡大平面図である。 本発明の一実施の形態である半導体装置の製造工程で用いる成型金型に配線基板母体を保持した時の様子を示す成型金型の平面図である。 図３０のＹ１−Ｙ１線の断面図である。 図３０のＸ３−Ｘ３線の断面図である。 図３０のＹ２−Ｙ２線の断面図である。 本発明の一実施の形態である半導体装置の製造工程で用いる成型金型に配線基板母体を保持した後、キャビティに溶融樹脂を注入した様子を示す成型金型の平面図である。 図３４のＹ１−Ｙ１線の断面図である。 図３４のＸ５−Ｘ５線の断面図である。 本発明の他の実施の形態である半導体装置のモールド工程における成型金型の配線基板母体へのクランプ圧力を設定するためのシーケンス図である。
符号の説明
１ 配線基板母体
１Ａ 配線基板
２ 絶縁基材
３ 配線層
３ａ〜３ｅ 導体パターン
４ ソルダレジスト
６ 半導体チップ
７ ボンディングワイヤ
８ 成型金型
８Ａ 下型（第１金型）
８Ａ１ ポッドホルダ
８Ａ２ ポッド
８Ａ３ プランジャ
８Ａ４ 下型キャビティ台
８Ａ４１ 段部
８Ａ５ 弾性体
８Ａ６ ベース体
８Ａ６１ 段部
８Ａ７ ガイドピン
８Ｂ 上型（第２金型）
８Ｂ１ キャビティ
８Ｂ２ 溝
８Ｂ３ ゲート
８Ｂ４ ヒータ
８Ｂｐ ブロックピン
８Ｂｐｈ ガイドホール
８Ｂｐｂ ボルト
８Ｂｖ エアベント
８Ｂｖ１ 可動ピン前部
８Ｂｖ２ 可動ピン後部
８Ｂｖｐ 可動ピン
８Ｂｖｐ１ 溝
８Ｂｖｓ 弾性体
８Ｂｒｐ リターンピン
８Ｃ ラミネートフィルム
９ 一括封止体
９Ａ 封止体
９Ｍ 溶融樹脂
１１ バンプ保持ツール
１２ 半田バンプ
１２Ａ バンプ電極
１４ ダイシングブレード
１６ 半導体装置
１７ 接着剤
２０ 自動モールド装置
２１ タブレット整列部
２２ タブレットパーツフィーダ
２３ 基板ローダ
２４ 基板整列部
２５ａ 搬入搬送部
２５ｂ 搬出搬送部
２６ ゲートブレイク部
２７ アンローダ
ＡＲ 製品領域
ＴＨ スルーホール
ＧＨ ガイドホール
ＢＰ ボンディングパッド

Claims (23)

  1. （ａ）基板を用意する工程、
    （ｂ）前記基板に半導体チップを搭載する工程、
    （ｃ）前記半導体チップが搭載された基板を樹脂成型用の成型金型の第１金型の成型面に載置する工程、
    （ｄ）前記基板を前記成型金型の前記第１金型と第２金型とで挟み込むように保持する工程、
    （ｅ）前記成型金型のキャビティに封止用樹脂を充填する工程を有し、
    前記成型金型の前記第１金型は、前記成型面に交差する方向に動作可能な弾性構造を備え、
    前記（ｄ）工程においては、前記成型金型の前記第２金型の成型面が前記基板に当たった後に、前記第１金型または前記第２金型の成型面であって、前記基板の外形よりも外れた箇所に設けられた突出部により前記第１金型を押し下げることを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、前記基板が多層配線基板であることを特徴とする半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、前記多層配線基板は、樹脂と金属箔との積層構成を有することを特徴とする半導体装置の製造方法。
  4. 請求項２記載の半導体装置の製造方法の前記（ｄ）工程において、前記第２金型の成型面が前記多層配線基板に当たる箇所での圧力は、前記突出部での圧力よりも小さいことを特徴とする半導体装置の製造方法。
  5. 請求項２記載の半導体装置の製造方法において、前記突出部の前記成型面に対する対向面の平面形状が円形状であることを特徴とする半導体装置の製造方法。
  6. 請求項２記載の半導体装置の製造方法において、前記突出部の突出長さは、前記多層配線基板の厚さと同等またはそれより長いことを特徴とする半導体装置の製造方法。
  7. 請求項２記載の半導体装置の製造方法において、前記成型金型は、前記キャビティに通じるエアベントと、前記エアベントに突出する可動ピンとを備え、前記可動ピンは弾性体により前記成型面に交差する方向に動作可能な状態で設けられ、前記可動ピンの前記多層配線基板の対向面には溝が設けられており、
    前記（ｄ）工程において、前記多層配線基板を前記第１金型と前記第２金型とで挟み込むように保持すると、前記可動ピンが前記多層配線基板から押圧される一方、前記可動ピンは前記弾性体の反発力により前記多層配線基板を押圧し、
    前記（ｅ）工程において、前記キャビティ内の空気を、前記エアベントおよび前記溝を通じて前記キャビティの外部に逃がすことを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、前記弾性体の弾性力は、前記成型金型の前記多層配線基板の保持力よりも小さいことを特徴とする半導体装置の製造方法。
  9. 請求項７記載の半導体装置の製造方法において、前記エアベントは複数設けられており、前記可動ピンは前記エアベント毎に設けられていることを特徴とする半導体装置の製造方法。
  10. 請求項２記載の半導体装置の製造方法において、前記多層配線基板の厚さを測定し、その測定値に応じて、前記（ｄ）工程の基板の保持圧力を調整することを特徴とする半導体装置の製造方法。
  11. （ａ）複数の製品領域を有する多層配線基板を用意する工程、
    （ｂ）前記多層配線基板の前記複数の製品領域の各々に半導体チップを搭載する工程、
    （ｃ）前記半導体チップが搭載された多層配線基板を樹脂成型用の成型金型の第１金型の成型面に載置する工程、
    （ｄ）前記多層配線基板を前記成型金型の前記第１金型と第２金型とで挟み込むように保持する工程、
    （ｅ）前記成型金型のキャビティに封止用樹脂を充填する工程を有し、
    前記成型金型の前記第１金型は、前記成型面に交差する方向に動作可能な弾性構造を備え、
    前記（ｄ）工程においては、前記成型金型の前記第２金型の成型面が前記多層配線基板に当たった後に、前記第１金型または前記第２金型の成型面であって、前記多層配線基板の外形よりも外れた箇所に設けられた突出部により前記第１金型を押し下げることを特徴とする半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、前記多層配線基板は、樹脂と金属箔との積層構成を有することを特徴とする半導体装置の製造方法。
  13. 請求項１１記載の半導体装置の製造方法の前記（ｄ）工程において、前記第２金型の成型面が前記多層配線基板に当たる箇所での圧力は、前記突出部での圧力よりも小さいことを特徴とする半導体装置の製造方法。
  14. 請求項１１記載の半導体装置の製造方法において、前記突出部の前記成型面に対する対向面の平面形状が円形状であることを特徴とする半導体装置の製造方法。
  15. 請求項１１記載の半導体装置の製造方法において、前記突出部の突出長さは、前記多層配線基板の厚さと同等またはそれより長いことを特徴とする半導体装置の製造方法。
  16. 請求項１１記載の半導体装置の製造方法において、前記成型金型は、前記キャビティに通じるエアベントと、前記エアベントに突出する可動ピンとを備え、前記可動ピンは弾性体により前記成型面に交差する方向に動作可能な状態で設けられ、前記可動ピンの前記多層配線基板の対向面には溝が設けられており、
    前記（ｄ）工程において、前記多層配線基板を前記第１金型と前記第２金型とで挟み込むように保持すると、前記可動ピンが前記多層配線基板から押圧される一方、前記可動ピンは前記弾性体の反発力により前記多層配線基板を押圧し、
    前記（ｅ）工程において、前記キャビティ内の空気を、前記エアベントおよび前記溝を通じて前記キャビティの外部に逃がすことを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、前記弾性体の弾性力は、前記成型金型の前記多層配線基板の保持力よりも小さいことを特徴とする半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法において、前記エアベントは複数設けられており、前記可動ピンは前記エアベント毎に設けられていることを特徴とする半導体装置の製造方法。
  19. 請求項１１記載の半導体装置の製造方法において、前記多層配線基板の厚さを測定し、その測定値に応じて、前記（ｄ）工程の前記多層配線基板の保持圧力を調整することを特徴とする半導体装置の製造方法。
  20. 請求項１１記載の半導体装置の製造方法において、前記封止用樹脂により形成される封止体は、前記複数の半導体チップを一括して封止するものであることを特徴とする半導体装置の製造方法。
  21. 請求項１１記載の半導体装置の製造方法において、
    前記（ｅ）工程後、
    （ｆ）前記多層配線基板にバンプ電極を形成する工程、
    （ｇ）前記（ｆ）工程後、前記封止用樹脂により形成された封止体および前記多層配線基板を前記複数の半導体チップ毎に切断する工程を有することを特徴とする半導体装置の製造方法。
  22. （ａ）複数の製品領域を有する多層配線基板を用意する工程、
    （ｂ）前記多層配線基板の前記複数の製品領域の各々に半導体チップを搭載する工程、
    （ｃ）前記半導体チップが搭載された多層配線基板を樹脂成型用の成型金型の第１金型の第１成型面に載置する工程、
    （ｄ）前記多層配線基板を前記成型金型の前記第１金型と第２金型とで挟み込むように保持する工程、
    （ｅ）前記成型金型のキャビティに封止用樹脂を充填する工程、
    （ｆ）前記多層配線基板にバンプ電極を形成する工程、
    （ｇ）前記（ｆ）工程後、前記封止用樹脂により形成された封止体および多層配線基板を前記複数の半導体チップ毎に切断する工程を有し、
    前記第１金型は、前記成型面に交差する方向に動作可能な弾性構造を備え、
    前記第２金型の第２成型面において、前記多層配線基板の外形よりも外れた位置には、前記第２成型面に対して交差する方向に突出する突出部が着脱自在の状態で設けられており、
    前記（ｄ）工程においては、前記成型金型の前記第２金型の第２成型面が前記多層配線基板に当たった後に、前記第２金型の前記第２成型面の突出部が前記第１金型を直接押圧し前記第１金型を押し下げることを特徴とする半導体装置の製造方法。
  23. 請求項２２記載の半導体装置の製造方法において、前記多層配線基板の厚さに応じて、前記突出部を交換する工程を有することを特徴とする半導体装置の製造方法。
JP2003334858A 2003-09-26 2003-09-26 半導体装置の製造方法 Expired - Lifetime JP4094515B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2003334858A JP4094515B2 (ja) 2003-09-26 2003-09-26 半導体装置の製造方法
TW093126872A TWI346986B (en) 2003-09-26 2004-09-06 Method of manufacturing a semiconductor device
US10/947,261 US7288440B2 (en) 2003-09-26 2004-09-23 Method of manufacturing a semiconductor device
KR1020040076740A KR20050030865A (ko) 2003-09-26 2004-09-24 반도체장치의 제조방법
CNB2004100117280A CN100437954C (zh) 2003-09-26 2004-09-24 制造半导体器件的方法
US11/926,331 US7445969B2 (en) 2003-09-26 2007-10-29 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003334858A JP4094515B2 (ja) 2003-09-26 2003-09-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005101407A JP2005101407A (ja) 2005-04-14
JP4094515B2 true JP4094515B2 (ja) 2008-06-04

Family

ID=34373183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003334858A Expired - Lifetime JP4094515B2 (ja) 2003-09-26 2003-09-26 半導体装置の製造方法

Country Status (5)

Country Link
US (2) US7288440B2 (ja)
JP (1) JP4094515B2 (ja)
KR (1) KR20050030865A (ja)
CN (1) CN100437954C (ja)
TW (1) TWI346986B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9331531B2 (en) 2012-10-17 2016-05-03 Eocycle Technologies Inc. Method of manufacturing a transverse flux electrical machine rotor
US9419486B2 (en) 2012-09-24 2016-08-16 Eocycle Technologies Inc. Housing less transverse flux electrical machine
US9722479B2 (en) 2012-08-03 2017-08-01 Eocycle Technologies Inc. Wind turbine comprising a transverse flux electrical machine

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243435A (ja) * 2002-02-14 2003-08-29 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004134591A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4647258B2 (ja) * 2004-07-29 2011-03-09 株式会社日立製作所 成形材料転写方法、基板構体
KR100784390B1 (ko) 2006-08-08 2007-12-11 삼성전자주식회사 반도체 패키지 제조 장치 및 패키지 제조 방법
US7525187B2 (en) * 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
KR101273591B1 (ko) * 2007-01-22 2013-06-11 삼성전자주식회사 사출성형장치
JP2008227131A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置及びその製造方法
JP4348643B2 (ja) * 2007-06-19 2009-10-21 株式会社デンソー 樹脂漏れ検出方法及び樹脂漏れ検出装置
KR100907326B1 (ko) * 2007-09-17 2009-07-13 미크론정공 주식회사 반도체 패키지 몰딩 장치
JP5655406B2 (ja) * 2010-07-20 2015-01-21 セントラル硝子株式会社 モール成形用金型および該金型を用いた装飾モール付きガラスの製造方法
JP5562874B2 (ja) * 2011-01-12 2014-07-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN102756454B (zh) * 2011-04-27 2016-03-09 松下知识产权经营株式会社 树脂密封成形品的制造方法
JP5892683B2 (ja) * 2011-05-31 2016-03-23 アピックヤマダ株式会社 樹脂封止方法
JP5878054B2 (ja) 2012-03-27 2016-03-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
KR101398016B1 (ko) 2012-08-08 2014-05-30 앰코 테크놀로지 코리아 주식회사 리드 프레임 패키지 및 그 제조 방법
IN2015MN00426A (ja) 2012-08-28 2015-09-04 Hatch Associates Pty Ltd
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
KR101482866B1 (ko) * 2013-07-23 2015-01-14 세메스 주식회사 반도체 소자 몰딩 장치
KR102376487B1 (ko) * 2015-02-12 2022-03-21 삼성전자주식회사 반도체 패키지의 제조 장치 및 그 제조 방법
JP6079925B1 (ja) * 2016-03-30 2017-02-15 第一精工株式会社 樹脂封止装置及び樹脂封止装置の異常検知方法
US10068822B2 (en) * 2016-09-30 2018-09-04 Nanya Technology Corporation Semiconductor package and method for forming the same
TWI629761B (zh) * 2017-10-27 2018-07-11 日月光半導體製造股份有限公司 基板結構及半導體封裝元件之製造方法
KR102337659B1 (ko) * 2018-02-21 2021-12-09 삼성전자주식회사 금형 검사 장치 및 금형 검사 방법
KR102545290B1 (ko) * 2018-08-29 2023-06-16 삼성전자주식회사 반도체 패키지 몰딩 장치
TWI711520B (zh) * 2019-09-11 2020-12-01 日商朝日科技股份有限公司 樹脂密封成形裝置及樹脂密封成形方法
CN111391217B (zh) * 2020-03-20 2021-11-30 东莞市艾尔玛塑件科技有限公司 自动脱模式热转印模具及设备
JP2023083988A (ja) * 2021-12-06 2023-06-16 アピックヤマダ株式会社 樹脂封止装置及び封止金型

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970002295B1 (ko) * 1993-02-23 1997-02-27 미쯔비시 덴끼 가부시끼가이샤 성형방법
DE19519901C2 (de) * 1995-05-31 1998-06-18 Richard Herbst Verfahren zum taktweisen Spritzgießen von Gegenständen aus Kunststoff und Halbzeug zur Verwendung bei diesem Verfahren
JP2991126B2 (ja) 1996-09-12 1999-12-20 日本電気株式会社 樹脂封止型半導体装置の製造装置及びその製造方法
JP3116913B2 (ja) 1998-07-31 2000-12-11 日本電気株式会社 半導体チップ樹脂封止用金型及びこれを用いた半導体チップ樹脂封止方法
JP3510554B2 (ja) 2000-02-10 2004-03-29 山形日本電気株式会社 樹脂モールド方法、モールド成形用金型及び配線基材
JP3394516B2 (ja) * 2000-10-06 2003-04-07 エヌイーシーセミコンダクターズ九州株式会社 樹脂封止金型
CA2350747C (en) * 2001-06-15 2005-08-16 Ibm Canada Limited-Ibm Canada Limitee Improved transfer molding of integrated circuit packages
JP3560585B2 (ja) * 2001-12-14 2004-09-02 松下電器産業株式会社 半導体装置の製造方法
JP4268389B2 (ja) * 2002-09-06 2009-05-27 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
DE102005043928B4 (de) * 2004-09-16 2011-08-18 Sharp Kk Optisches Halbleiterbauteil und Verfahren zu dessen Herstellung
JP4628125B2 (ja) * 2005-02-09 2011-02-09 日本プラスト株式会社 樹脂漏れ防止構造
US20060223227A1 (en) * 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9722479B2 (en) 2012-08-03 2017-08-01 Eocycle Technologies Inc. Wind turbine comprising a transverse flux electrical machine
US9755492B2 (en) 2012-08-03 2017-09-05 Eocycle Technologies Inc. Rotatable transverse flux electrical machine
US9419486B2 (en) 2012-09-24 2016-08-16 Eocycle Technologies Inc. Housing less transverse flux electrical machine
US9559560B2 (en) 2012-09-24 2017-01-31 Eocycle Technologies Inc. Transverse flux electrical machine stator phases assembly
US9559558B2 (en) 2012-09-24 2017-01-31 Eocycle Technologies Inc. Modular transverse flux electrical machine assembly
US9559559B2 (en) 2012-09-24 2017-01-31 Eocycle Technologies Inc. Transverse flux electrical machine stator with stator skew and assembly thereof
US9331531B2 (en) 2012-10-17 2016-05-03 Eocycle Technologies Inc. Method of manufacturing a transverse flux electrical machine rotor
US9876401B2 (en) 2012-10-17 2018-01-23 Eocycle Technologies Inc. Transverse flux electrical machine rotor

Also Published As

Publication number Publication date
KR20050030865A (ko) 2005-03-31
US7445969B2 (en) 2008-11-04
US20080057626A1 (en) 2008-03-06
TW200512850A (en) 2005-04-01
CN1601711A (zh) 2005-03-30
US20050070047A1 (en) 2005-03-31
JP2005101407A (ja) 2005-04-14
TWI346986B (en) 2011-08-11
CN100437954C (zh) 2008-11-26
US7288440B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP4094515B2 (ja) 半導体装置の製造方法
JP4243177B2 (ja) 半導体装置の製造方法
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US6670220B2 (en) Semiconductor device and manufacture method of that
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
TWI645465B (zh) 半導體裝置及其製造方法
EP0915505A1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
JPWO2006100765A1 (ja) 半導体装置の製造方法及び圧縮成形装置
JP5543084B2 (ja) 半導体装置の製造方法
JP2005150350A (ja) 半導体装置の製造方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP2015220235A (ja) 半導体装置
JP2010135501A (ja) 半導体装置の製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JP2007335445A (ja) 半導体装置の製造方法
JP2004172647A (ja) 半導体装置
KR101081735B1 (ko) 엘. 오. 씨(ｌｏｃ) 다이접착 장비를 이용한 플립 칩 패키지 제조방법 및 이에 의한 플립 칩 패키지
JP2014207471A (ja) 半導体装置の製造方法
JP2011044747A (ja) 半導体装置の製造方法
JP2012124537A (ja) 半導体装置
JP2010212607A (ja) 半導体装置の製造方法
JP2011044478A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080305

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4094515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term