TWI645465B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI645465B
TWI645465B TW105113231A TW105113231A TWI645465B TW I645465 B TWI645465 B TW I645465B TW 105113231 A TW105113231 A TW 105113231A TW 105113231 A TW105113231 A TW 105113231A TW I645465 B TWI645465 B TW I645465B
Authority
TW
Taiwan
Prior art keywords
cutting
lead frame
qfn
plating layer
cut
Prior art date
Application number
TW105113231A
Other languages
English (en)
Other versions
TW201709309A (zh
Inventor
傳藤勝則
片岡昌一
石橋幹司
Original Assignee
日商Ｔｏｗａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商Ｔｏｗａ股份有限公司 filed Critical 日商Ｔｏｗａ股份有限公司
Publication of TW201709309A publication Critical patent/TW201709309A/zh
Application granted granted Critical
Publication of TWI645465B publication Critical patent/TWI645465B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

使用比通常的旋轉刀(24)厚的旋轉刀(21)，切割QFN基板(1)的導線架(2)的聯結桿的全厚度中的既定厚度部分，以形成切割溝(22)。接著，藉由電鍍處理，形成鍍層(23)於導線架(2)的底面及切割溝(22)的表面。接著，使用通常厚度的旋轉刀(24)，將切割溝(22)中的導線架(2)的殘留厚度部分及封裝樹脂(8)的全厚度一起切斷。藉由將QFN基板(1)分成2階段以將聯結桿全部去除的方式進行切割，以製造QFN製品(26)。於QFN製品(26)中，能夠在引腳(5)的側面、及形成於引腳(5)側面的凹部(27)的表面上，安定地形成鍍層(23)。

Description

半導體裝置及其製造方法
本發明係有關於藉由將被切割物單片化而製造之被稱為QFN(四方形平面無引腳封裝，Quad Flat Non-leaded Package)的半導裝置及其製造方法。
將印刷電路基板及由導線架等構成的基板，假想地區分成格子狀的複數區域，在各個區域上分別安裝晶片狀元件(例如，半導體晶片)之後，將經樹脂封裝過的基板全體稱為封裝完成基板。藉由使用旋轉刀等的切割機構，將封裝完成基板切割，各個區域單位上的已切割物即成為製品。
在過去，係使用切割裝置，將封裝完成基板的既定區域，以旋轉刀等的切割機構切割。首先，將封裝完成基板承載於切割用治具上，切割用治具係安於切割用工作台上。接著，將封裝完成基板對準(定位)。藉由對準，以設定分割複數區域的假想切割線的位置。接著，使承載封裝完成基板的切割用工作台和切割裝置相對地移動。將切割水向封裝完成基板的切割位置噴射，同時藉由切割機構沿著設定於封裝完成基板上的切割線以切割封裝完成基板。藉由切割封裝完成基板，以製造分割的製品(半導體裝置)。
近年來，行動電話和個人電腦等電子機器朝小型化、多功能化進展，而加強要求能夠高密度構裝的構裝技術。作為高密度構裝技術之一，使用銅(Cu)及42合金(Fe-Ni)等金屬所構成的導線架所製造之稱為QFN的半導體裝置廣受矚目。將搭載於導線架的定區域(晶粒墊)的複數半導體晶片一起用樹脂封裝，藉由沿切割線切割以製造QFN。以下，將為了製造QFN而將搭載於導線架的複數半導體晶片一起樹脂封裝的封裝完成基板稱為QFN基板，將藉由分割QFN基板製造而得的製品稱為QFN製品。
QFN製品，是在製品外部沒有用於電性連接的引腳的無引腳型製品。由於製品外部沒有引腳，所以能減少製品的封裝面積。於被分割的QFN製品，晶粒墊的底面及各引腳的底面，原封不動地維持已經電鍍處理的當初狀態。但是，由旋轉刀切割的各引腳的側面，會成為露出沒有電鍍處理的原本金屬的狀態。在將QFN製品銲接連接在印刷電路基板(PCB)的情形下，銲接不容易附著在沒有電鍍處理的引腳的側面。因此，於車載領域等信賴性嚴格的用途中，會有銲接的構裝強度及信賴性的問題。
作為防止封裝的總成中的凹處累積殘骸之半導體元件封裝，「(省略)，具有半導體裝置及凹處；半導體裝置是被封裝於具有複數引腳的封裝本體中、且各引腳是具有露出於封裝外的部分的半導體裝置；凹處是各引腳的角的凹處、且各凹處具有大體上凹面的結構並藉由濕潤性材料而至少部分的被充填的凹處。」的半導體裝置封裝已被提出(例如，參照日本專利文件：特開2014-11457號公報的段落[0023]、第7、8圖)。
依據習知技術，在形成於導線架112的凹部130上充填濕潤性材料200或可去除的材料300。但是，由於形成於導線架112的的凹部130的寬度窄且深度淺，所以將濕潤性材料200或可去除的材料300均一地充填於凹部130是非常困難的技術。
本發明之目的為解決上述問題而提供半導體裝置及其製造方法，藉由在引腳的底面及側面所形成之凹部的表面上形成鍍層，而在構裝半導體裝置時，藉由銲接而增大其構裝強度。引腳是半導體所具有的與外部連接用端子。
為解決上述問題，本發明之半導體裝置，包括晶粒墊、與晶粒墊分開且配置於晶粒墊周圍的複數引腳、構裝於晶粒墊的頂面的功能元件，至少晶粒墊、複數引腳、功能元件，藉由封裝樹脂而被樹脂封裝。半導體裝置，更包括：凹部，於複數引腳的側面中厚度方向的一部分中，從晶粒墊的底面這一側而被形成；以及鍍層，形成於晶粒墊的底面、複數引腳的底面、及凹部中的前述引腳的表面；其中，複數引腳的側面中的厚度方向的殘留部分及前述封裝樹脂的側面是存在於同一面。
上述的半導體置中，鍍層可至少包含銲鍍層或金屬鍍層。
上述的半導體置中，半導體裝置是四方形平面無引腳封裝(QFN)。
上述的半導體置中，鍍層透過銲接而連接電路基板的外部端子，藉以將半導體裝置構裝於電路基板。
上述的半導體置中，鍍層可藉由電鍍而形成。
上述的半導體置中，鍍層可藉由無電解鍍而形成。
為解決上述問題，本發明之半導體裝置的製造方法，包括：準備導線架的步驟，前述導線架具有矩陣狀配置的晶粒墊、配置於前述晶粒墊周圍的複數引腳、及分別連結前述複數引腳的聯結桿；安裝功能元件於前述晶粒墊之頂面的步驟；形成被切割物的步驟，藉由至少將前述晶粒墊、前述複數引腳、前述聯結桿、及前述功能元件進行樹脂封裝，以形成包含前述導線架及封裝樹脂的前述被切割物；以及，使用切割機構切割前述被切割物的切割步驟；藉由切割且單片化前述被切割物，以製造複數個半導體裝置。前述切割步驟，包括：形成切割溝的步驟，使用具有第1厚度的圓板狀的第1旋轉刀，沿前述聯結桿，從前述晶粒墊的底面這一側，切割前述導線架的全厚度中的一部分，以形成切割溝；形成鍍層的步驟，藉由對前述被割物進行鍍處理，以至少於前述晶粒墊的底面、前述複數引腳的底面、及前述切割溝中的前述複數引腳的表面上形成前述鍍層；以及，一起切斷步驟，使用具有第2厚度的圓板狀的第2旋轉刀，沿著前述切割溝一起切斷前述導線架的全厚度中的殘留部分及前述封裝樹脂；其中，前述第2厚度小於前述第1厚度且大於前述聯結桿的寬度；藉由一起切斷前述導線架的全厚度中的殘留部分及前述封裝樹脂，以製造前述複數個半導體裝置。
上述的半導體置的製造方法中，於形成前述鍍層的步驟中，前述鍍層至少包含銲鍍層或金屬鍍層。
上述的半導體置的製造方法中，於形成前述切割溝的步驟中，至少在被包含於前述導線架的端部的構件的一部 分上，殘留有未形成前述切割溝的部分；於形成前述切割溝的步驟中，前述第1旋轉刀的外緣中從被切割物露出來的部分並未接觸前述導線架。
上述的半導體置的製造方法中，其特徵在於，在形成前述切割溝的步驟中，使用安裝在前述切割機構上的前述第1旋轉刀；以及，在前述一起切斷步驟中，使用安裝在前述切割機構上的前述第2旋轉刀。
上述的半導體置的製造方法中，可更包括：準備作為前述切割機構之第1切割機構及第2切割機構的步驟；安裝前述第1旋轉刀於前述第1切割機構的步驟；以及，安裝前述第2旋轉刀於前述第2切割機構的步驟。
上述的半導體置的製造方法中，前述半導體裝置可以是四方形平面無引腳封裝(QFN)。
上述的半導體置的製造方法中，於形成前述鍍層的步驟中，可使用電鍍。
上述的半導體置的製造方法中，於形成前述鍍層的步驟中，可使用無電解鍍。
依據本發明，藉著將具有矩陣形狀配置的晶粒墊、配置於晶粒墊周圍的複數引腳、及構裝於晶粒墊的頂面的功能元件之導線架進行樹脂封裝，形成包含導線架及封裝樹脂的被切割物。藉由將被切割物分2階段切割以製造半導體裝置。於第1階段的切割中，藉由切割複數引腳的全厚度中的一部分，以形成切割溝。於半導體裝置中，藉由形成切割溝而在複數引腳的側面形成凹部，且在引腳的底面及引腳的側面所形成的凹部的表面上形 成鍍層。在將半導體裝置構裝於電路基板時，藉由在引腳的側面的一部分所形成的鍍層上進行銲接連接，能使引腳和銲接的連接面積變大。因此，能夠增大半導體裝置的構裝強度(透過銲接的半導體裝置及電路基板間的銲接連接的接合強度)。
本發明的上述及其他目的、特徵、面向及優點，從所附圖式關連而可理解的本發明，在以下詳細的相關說明中是相當地明確的。
1‧‧‧QFN基板(被切割物)
2‧‧‧導線架
3‧‧‧半導體晶片(功能元件)
4‧‧‧晶粒墊
4a‧‧‧底面
5‧‧‧引腳
5a‧‧‧底面
5b‧‧‧側面
5c‧‧‧突出面
5d‧‧‧突出側面
6‧‧‧聯結桿
7‧‧‧接合線
8‧‧‧封裝樹脂
9、10‧‧‧切割線
11‧‧‧區域
12‧‧‧切割用工作台
13‧‧‧切割用治具
14‧‧‧金屬板
15‧‧‧樹脂片
16‧‧‧突起部
17‧‧‧吸附孔
18‧‧‧空間
19、20‧‧‧切割溝
21‧‧‧旋轉刀(第1旋轉刀)
22‧‧‧切割溝
23‧‧‧鍍層
24‧‧‧旋轉刀(第2旋轉刀)
25‧‧‧切割跡
26‧‧‧QFN製品(半導體裝置)
27‧‧‧凹部
28‧‧‧印刷電路基板(電路基板)
29‧‧‧第1墊(外部端子)
30‧‧‧第2墊(外部端子)
31A‧‧‧錫膏
31B‧‧‧硬化後的銲接
32a~32d‧‧‧端材部分(端部的構件)
33a、33b‧‧‧區域
34A、34B‧‧‧切割裝置
35‧‧‧前級
36‧‧‧移動機構
37‧‧‧旋轉機構
38‧‧‧主軸(切割機構、第1切割機構、第2切割機構)
39‧‧‧檢查用工作台
40‧‧‧電鍍處理裝置
41‧‧‧切割完成的QFN基板
A‧‧‧接收部
B‧‧‧切割部
C‧‧‧傳送部
CTL‧‧‧控制部
第1A圖顯示依本發明的製造方法而被切割的QFN基板的平面圖；第1B圖顯示沿A-A線的剖面圖。
第2A圖顯示當切割第1A、1B圖所示的QFN基板時所使用的切割用治具的平面圖；第2B圖顯示沿B-B線的剖面圖。
第3A~3D圖顯示依據本發明的製造方法切割QFN基板的過程的概要剖面圖。
第4A圖顯示第1A、1B圖所示QFN基板被分割而被製造而得的QFN製品的下面圖；第4B圖顯示其主要部分剖面圖；第4C圖是第4B圖所示引腳部分的放大圖。
第5A圖顯示將QFN製品構裝於印刷電路基板前的狀態的概要剖面圖；第5B圖顯示將QFN製品構裝於印刷電路基板後的狀態的概要剖面圖。
第6A、6B圖是將切割溝形成於QFN基板上的狀態分別顯示的平面圖。
第7A、7B圖是將切割溝形成於具有由複數區塊所構成的 封裝樹脂的QFN基板上的狀態分別顯示的平面圖。
第8圖顯示製造本發明的半導體裝置時所使用的切割裝置的結構的平面圖。
如第3A~3D圖所示，使用比通常的旋轉刀24厚的旋轉刀21，於QFN基板1具有的導線架2的聯結桿6，切割全厚度中的既定厚度部分而形成切割溝22。接著，藉由電鍍處理，在導線架2的底面及切割溝22中的導線架2的表面形成鍍層23。接著，使用具有通常厚度的旋轉刀24，將QFN基板1的聯結桿6中殘留的厚度部分及封裝樹脂8的全厚度部分一起切斷。藉由將QFN基板1分成2階段以將聯結桿6全部去除的方式切割而製造QFN製品26。於QFN製品26中，在引腳5的底面及形成在引腳5的側面的凹部27的表面，能安定地形成鍍層23。
[實施例1]
參照第1A~5B圖，說明本發明相關的半導體裝置的實施例1。本說明書中的任一圖式，係為了易於暸解而以適當省略或是誇飾的方式描繪。相同的結構要素以相同的符號標示以適當的免於贅述。
如第1A圖所示，QFN基板1是最後被切割而被單片化的被切割物。QFN基板1具有導線架2。導線架2上，分別搭載半導體晶片(功能元件)3的半導體晶片搭載部(晶粒墊)4，係配置成矩陣。導線架2由銅(Cu)及42合金(Fe-Ni)等金屬構成。導線架2的表面上，大多預先形成有無鉛的金屬鍍層或無鉛銲鍍層(未圖示)。各個晶粒墊4的周圍配置有複數引腳 5，成為與外部連接用端子。於第1A圖顯示，被連接至半導體晶片3的電極(未圖示)的引腳5，4個分別配置於晶粒墊4的周圍的各邊。配置於各個晶粒墊4的周圍的複數引腳5，於導線架2中係與聯結桿6相連接，聯結桿6是格子狀配置的金屬框。聯結桿6是具有0.2mm程度之寬度的格子狀配置的金屬框。
於通常使用的QFN基板中，導線架的表面大多形成有無鉛的鍍層，但是於實施例1中則顯示在導線架2的表面沒有形成無鉛的鍍層的實施樣態。
如第1B圖所示，各晶粒墊4的頂面分別搭載半導體晶片3。於導線架2中，將搭載半導體晶片3這一側的面、及沒有搭載半導體晶片3這一側的面，分別稱為頂面和底面(於QFN基板1中亦同)。設置於各半導體晶片3的複數電極(未圖示)，透過由金線或銅線構成的接合線7，電性連接配置於晶粒墊4的周圍的各個引腳5。導線架2的晶粒墊4所搭載的全部半導體晶片3及接合線7，藉由封裝樹脂8而一起被樹脂封裝。QFN基板1是包含導線架2及封裝樹脂8的被切割物。
於第1A圖顯示，沿縱方向(在圖的上下方向)配置4個、沿橫方向(在圖的左右方向)配置3個，合計配置12個晶粒墊4的導線架2。如第1A圖所示，於QFN基板1，在沿縱方向延伸的聯結桿6的中心線上，設定沿縱方向延伸的複數切割線9。同樣地，在沿橫方向延伸的聯結桿6的中心線上，設定沿橫方向延伸的複數切割線10。複數切割線9和複數切割線10，是在QFN基板1上假想設定的格子狀切割線。
如第1B圖所示，切割線9及切割線10中的QFN 基板1的切割部的結構，是在金屬構成的聯結桿6上已形成封裝樹脂8的多層結構體(2層結構體)。因此，藉由切割聯結桿6及封裝樹脂8所積層的多層結構體，將QFN基板1單片化。藉由複數切割線9及複數切割線10所包圍的複數區域11，分別對應於各個被單片化的QFN製品。
如第2A、2B圖所示，切割用工作台12是為了於切割裝置將QFN基板1切割以單片化的工作台。在切割用工作台12，安裝有對應於製品的切割用治具13。切割用治具13具有金屬板14及固定於金屬板14上樹脂片15。樹脂片15，被要求有為了緩和機械衝擊的適度的柔軟性。樹脂片15，理想上例如由矽酮系樹脂及氟系樹脂等所形成。為了減少切割裝置的使用成本，切割用工作台12對複數的製品是共通的，切割用治具13則對應於製品的尺寸及數量而替換。當生產量多時，相較於使用黏著片的場合，使用切割用治具13能抑制使用成本。
在切割用治具13的樹脂片15，設置複數台地狀的突起部16，以將QFN基板1中的複數區域11分別吸附而保持。於第2A圖，沿著縱方向6個、沿著橫方向3個，合計設置18個突起部16。在切割用治具13，設置有從複數突起部16的表面將樹脂片15及金屬板14貫通的複數吸附孔17。複數吸附孔17，分別連結設置於切割用工作台12的空間18。切割用工台12的空間18，連接設置於外部的吸引機構(未圖示)。QFN基板1中的複數區域11藉由分別對應的吸附孔17而被吸附於切割用治具13。
如第2A圖所示，例如，以對應於沿著第1A、1B圖所示QFN基板1的縱方向延伸的切割線9的方式，設置沿 著縱方向延伸的複數切割溝19。同樣地，以對應於沿著橫方向延伸的切割線10的方式，設置沿著橫方向延伸的複數切割溝20。複數切割溝19沿樹脂片15(切割用治具13)的縱方向延伸，且沿著橫方向並排而形成。複數切割溝20沿樹脂片15(切割用治具13)的橫方向延伸，且沿著縱方向並排而形成。
如第2B圖所示，將QFN基板1中的導線架2一側的面(底面)向上，QFN基板1搭載於切割用工作台12上。於QFN基板1已搭載於切割用工作台12的狀態中，QFN基板1的各區域11分別被搭載於被固定在切割用工作台12上的切割用治具13的突起部16上。因此，沿QFN基板1的縱方向延伸的複數切割線9，被配置於沿著切割用治具13的縱方向延伸的複數切割溝19之上。同樣地，沿QFN基板1的橫方向延伸的複數切割線10，被配置於沿著切割用治具13的橫方向延伸的複數切割溝20之上。在已將QFN基板1搭載於切割用工作台12的既定位置的狀態下，藉由設置在切割用治具13的各吸附孔17，將QFN基板1的各區域11分別吸附。藉由切割用治具13分別吸附各區域11，將QFN基板1固定於切割用工作台12。
參照第3A~3D圖，說明藉由本發明的製造方法，將QFN基板1切割以單片化的步驟。首先，如第3A圖所示，於切割裝置中，將QFN基板1有導線架2的一側的面向上，將QFN基板1搭載於設置在切割裝置的切割用工作台12(參照第2B圖)。切割用工作台12上安裝有切割用治具13。設定於QFN基板1的切割線，配置於已形成在切割用治具13上的切割溝上。在此狀態下，將QFN基板1吸附固定於切割用工作台12。
接著，如第3B圖所示，使用設置於切割機構(未圖示)的旋轉刀21，切割QFN基板1的導線架2的全厚度中的既定厚度部分。例如，讓旋轉刀21以30,000~40,000rpm的程度，保持高速旋轉。於QFN基板1的外側，讓旋轉刀21的下端下降，直至QFN基板1的導線架2的既定深度位置。藉由使旋轉刀21在X方向移動，使旋轉刀21對準沿QFN基板1的縱方向延伸的切割線9的位置。在此階段，旋轉刀21尚未與QFN基板1接觸。
接著，使用移動機構(未圖示)，使搭載於切割用工作台12(參照第2B圖)的QFN基板1在Y方向移動。藉此，高速旋轉的旋轉刀21和QFN基板1接觸。藉由高速旋轉的旋轉刀21，沿著在QFN基板1的縱方向延伸的切割線9，切割導線架2的全厚度中的既定厚度部分。藉此，沿著在QFN基板1的縱方向延伸的切割線9，形成切割溝22。理想上，藉由沿著已設定於QFN基板1的切割線對導線架2的全厚度中的1/2~2/3程度的厚度部分進行切割，而形成切割溝22。
如後所述，於QFN基板1，對導線架2的金屬露出部分施行電鍍處理。因此，為使導線架2全體導電，需要在導線架2保留一定的厚度部分。於切割導線架2的步驟中，使用比通常使用的旋轉刀厚度厚的旋轉刀21，以形成切割溝22。例如，於切割裝置，若在使用通常0.3mm厚度的旋轉刀的情形下，理想上是使用具有0.4~0.5mm程度厚度的旋轉刀21。換言之，理想上是使切割溝22的寬度大於通常切割的寬度。
於第3A~3D圖中，首先，沿著在QFN基板1的縱方向延伸的複數切割線9，在導線架2形成複數切割溝22。接 著，讓QFN基板1旋轉90度，沿著在QFN基板1的橫方向延伸的複數切割線10，在導線架2形成複數切割溝22。藉此，於QFN基板1的導線架2，形成切割成格子狀的切割溝22。
接著，如第3C圖所示，從切割裝置取出QFN基板1。例如，使用電鍍處理裝置，對QFN基板1施行電鍍處理。藉此，於QFN基板1的導線架2，在金屬露出的部分(露出部)形成鍍層23。具體上，於QFN基板1，鍍層23形成在晶粒墊4的底面、各引腳5的底面、及沿複數切割線所形成的複數切割溝22的表面。於第3A~3D圖，由於將QFN基板1有導線架2的一側的面(底面)向上，所以晶粒墊4的底面及各引腳5的底面朝上。
作為電鍍處理，理想上是施加無鉛的銲鍍處理。例如，施加錫-銅系、錫-銀系、錫-鉍(Bi)系等的銲鍍處理。包含於導線架2的格子狀的聯結桿6，沒有全厚度切割而保留一定的厚度部分。因為導線架2藉著格子狀的聯結桿6而全面連接，所以能夠於導線架2的全面中的露出部分施行電鍍處理。於本實施例中，藉由此步驟在導線架2的露出部分形成鍍層23。因此，於準備導線架2的步驟中，可以不預先形成無鉛的鍍層。然並非限定於此，亦可以在導線架2預先形成無鉛的金屬鍍層或銲鍍層。
接著，如第3D圖所示，將完成電鍍處理的QFN基板1再度置入切割裝置。於切割裝置中，將QFN基板1搭載於切割用工作台12(參照第2B圖)。使用設置於切割裝置(未圖示)的旋轉刀24，將QFN基板1的導線架2的殘留的厚度部分和封裝樹脂8的全厚度部分一起切斷。例如，使旋轉刀24以30,000~40,000rpm的程度保持高速旋轉。於QFN基板1的外側， 使旋轉刀24下端下降，直到入QFN基板1的封裝樹脂8的頂面(於第3A~3D圖中的下側的面)更下方的位置。藉由使旋轉刀24在X方向移動，使旋轉刀24對準沿QFN基板1的縱方向延伸的切割溝22的位置。在此階段，旋轉刀24並未接觸QFN基板1。
接著，使用移動機構(未圖示)，使搭載於切割用工作台12的QFN基板1在Y方向移動。藉此，高速旋轉的旋轉刀24和QFN基板1接觸。藉由高速旋轉的旋轉刀24，沿著在QFN基板1的縱方向延伸的切割溝22，將導線架2的殘留的厚度部分和封裝樹脂8的全厚度部分一起切斷。藉此，沿著QFN基板1的縱方向，形成已被切除相當於QFN基板1的全厚度部分之切割跡25。
接著，沿著在QFN基板1的縱方向延伸的複數切割溝22，形成複數切割跡25。接著，讓QFN基板1旋轉90度，沿著在QFN基板1的橫方向延伸的複數切割溝22，形成複數切割跡25。藉此，於QFN基板1形成切割成格子狀的切割跡25。藉由複數切割跡25所包圍的區域相當於QFN製品。
於本實施例中，使用厚度不同的2種旋轉刀21、24，分成2階段切割QFN基板1。旋轉刀24是具有通常厚度的旋轉刀，旋轉刀21是具有厚度比旋轉刀24厚的旋轉刀。旋轉刀24的厚度小於切割溝22的寬度，但大於聯結桿6的寬度。因此，即便使用旋轉刀24沿著切割溝22切割QFN基板1，已形成在切割溝22的側面的鍍層23不會被旋轉刀24切去。此外，聯結桿6全部被去除。因此，QFN製品26的各引腳5，在各引腳5的側面，具有已形成有鍍層23的凹部27之結構。 於QFN製品26中，引腳5的底面及引腳5的側面所形成的凹部27的表面具有連續的鍍層23。
如第4A~4C圖所示，藉由切割以單片化QFN基板1，而製造QFN製品26。使用厚度大於聯結桿6的寬度的旋轉刀24，對QFN基板1進行切割。由於旋轉刀24的厚度大於聯結桿6的寬度，所以藉由旋轉刀24將聯結桿6的全寬度切除。QFN基板1的切割完成後，聯結桿6全部被去除。因此，如第4A、4B圖所示，已單片化的QFN製品26的各引腳5，分別從聯結桿6分離而成為電性獨立的端子。是電性獨立的端子之各引腳5，透過接合線7而分別連接形成於半導體晶片3的電極(未圖示)。QFN製品26，當從平面視之時，是在製品的外部沒有電性連接用引腳的無引腳型製品。
如第4C圖所示，於QFN製品26中，各引腳5的側面分別形成有凹部27。各引腳5具有金屬構成的底面5a、側面5b、突出面5c、和突出側面5d。引腳5的底面5a、側面5b和突出面5c連續地形成有鍍層23。於引腳5的突出側面5d沒有鍍層23形成而露出原本的金屬。引腳5的突出側面5d和封裝樹脂8的側面是存在於同一面(第4C圖中的垂直面)。
於本實施例中，由於在QFN製品26的引腳5的底面5a、側面5b、突出面5c連續地形成鍍層23，所以用以外部電性連接用端子的引腳5中的鍍層形成區域變大。因此，能提昇QFN製品26銲接連接時的銲接濕潤性。由於銲接濕潤性提昇，所以使銲接銲點的形狀良好，能夠在將QFN製品26構裝於印刷電路基板時的構裝強度予以增大。
如第5A圖所示，QFN製品26，例如藉由銲接而連接印刷電路基板(PCB)28等而被使用。QFN製品26，將封裝樹脂8之側向上、晶粒墊4之側向下，而構裝於印刷電路基板28。在印刷電路基板28，於對應QFN製品26的晶粒墊4的位置形成有第1墊(作為散熱部而作用的外部端子)29。於對應各引腳5的位置分別形成有第2墊(外部端子)30。第1墊29和第2墊30之上，藉由網版印刷而塗佈有錫膏31A。
如第5B圖所示，於QFN製品26的晶粒墊4在第1墊29上、QFN製品26的各引腳5在第2墊30上分別對準的狀態下，QFN製品26被承載於印刷電路基板28上。在此狀態下，將印刷電路基板28和QFN製品26放入回流銲爐進行熱處理。藉由錫膏31A因熱而熔解，使晶粒墊4和第1墊29連接、且使各引腳5和第2墊30連接。藉由錫膏31A冷卻硬化後的銲接31B，QFN製品26被構裝於印刷電路基板28。
於QFN製品26，引腳5的底面5a、側面5b、突出面5c形成有鍍層23(參照第4C圖)。塗佈於印刷電路基板28的第2墊30上的錫膏31A，其和形成於QFN製品26的引腳5的鍍層23的接觸面積會增加。因此，藉由硬化後的銲接31B增加接觸面積，所以能夠加大構裝強度。此外，由於錫膏31A在引腳5的側面5b逐漸上升，所以提昇銲接濕潤性。因此，銲點的形狀良好，所以能夠提昇銲接連接的信賴性。此外，能夠延長銲接連接的壽命。此外，即使是在如車載用途等環境嚴苛的情況下(例如，高溫、低溫、高濕度、振動等)，不易發生銲接不良的情形，而提昇QFN製品26的信賴性。
依據本實施例，首先使用切割裝置，切割QFN基板1的導線架2的全厚度中的既定厚度。使用厚度比通常的旋轉刀24厚的旋轉刀21，在導線架2形成切割溝22。接著，使用電鍍處理裝置，藉由對QFN基板1施加電鍍處理，在導線架2的底面和切割溝22的表面形成鍍層23。接著，使用再度切割裝置，將QFN基板1的導線架2的殘留厚度部分和封裝樹脂8的全厚度部分一起切斷。藉由使用具有通常厚度的旋轉刀24將QFN基板1單片化，而製造QFN製品26。藉由所述簡單之製造方法，於QFN製品26中，能夠安定地在引腳5的底面及形成於引腳5的側面的凹部27的表面上形成鍍層23。
依據本實施例，於QFN製品26中，在引腳5的底面及形成於引腳5的側面的凹部27的表面上，能藉由相同的步驟安定地形成鍍層23。因此，在成為QFN製品26的電極的引腳5上，能夠增大形成於其上的鍍層形成區域的面積。當將QFN製品26構裝於印刷電路基板28上時，能夠增大QFN製品26的引腳5和錫膏31A接觸的鍍層形成區域。因此，連接引腳5和硬化後的銲接31B的連接面積變大，所以能夠加大QFN製品26的構裝強度。
依據本實施例，於QFN製品26中，在引腳5的底面及形成於引腳5的側面的凹部27的表面上，能藉由相同的步驟安定地形成鍍層23。當將QFN製品26構裝於印刷電路基板28上時，由於錫膏31A在引腳5的側面上逐漸上升，所以能夠提昇銲接濕潤性。由於銲點的形狀良好，所以能夠提昇銲接連接的信賴性。此外，能夠延長銲接連接的壽命。此外，即 使是在如車載用途等環境嚴苛的情況下，不易發生銲接不良的情形，而提昇QFN製品26的信賴性。
依據本實施例，使用切割裝置，藉由以2階段切割QFN基板1而製造QFN製品26。當切割QFN基板1時，能夠使用相同的切割用治具13進行切割。由於沒有採取使用黏著膠帶以進行切割的方法，能夠抑制處理QFN基板1的數量愈多則材料成本愈多的情形。藉由減少材料成本，而可以減少QFN製品26的製造成本。
[實施例2]
參照第6A、6B、7A、7B圖，分別說明在QFN基板1的電鍍處理方法。如第6A、6B圖所示的QFN基板1，是以沿縱方向9個、沿橫方向3個的方式而配晶粒墊4的QFN基板1。於第6A、6B、7A、7B圖一同省略關於引腳的圖示。
第6A圖，例如，以平面視之，在形成封裝樹脂8的區域(圖中以虛線包圍的區域)的部分，形成有切割溝22(圖中以實線表示的部分)。因此，包含於導線架2的端材部分32a、32b、32c、32d(圖中以網點嚙合所表示的部分)，沒有形成切割溝22。在此情形下，於QFN基板1的內側中的各個切斷線(實際上被切割的部分)的一方的端，設定旋轉刀21為向下切割的狀態，使用旋轉刀21開始切割導線架2。換言之，旋轉刀21的外緣在導線架2的上面所進入的部分，則成為貢獻於導線架2切割的狀態，而使用旋轉刀21開始切割導線架2。沿著向導線架2的縱方向延伸的切割線9以及向導線架2的橫方向延伸的切割線10，設定旋轉刀21為向下切割的狀態而切割導線架2。藉此，分別沿 著導線架2的縱方向及橫方向，分別形成複數條切割溝22。
在開始切割導線2的時點中的旋轉刀21的位置，以如下述的方式進行設定。完成切割導線架2的旋轉刀21的外緣，在比包含導線架2的上面的面更上方所露出的部分(露出部分)係位於導線架2的外側(外部)，以此方式而設定旋轉刀21的位置。在從各切割線的一方的端直到另一方的端形成切割溝22的過程中，旋轉刀21的露出部分並沒有接觸導線架2。換言之，旋轉刀21的露出部分對於切割導線架2完全沒貢獻。因此，依據本實施例，相較於將旋轉刀21設定成為向上切割的狀態而切割導線架2的情形，能防止毛刺的產生。換言之，依據本實施例，相較於旋轉刀21的露出部分對於切割導線架2有貢獻的情形，能夠防止毛刺的產生。
電鍍法是在電解溶液中設置2個電極(陽極、陰極)且在此2個電極間施加電壓，以在陰極形成金屬膜(鍍層)。於第6A圖，導線架2的端材部分32a、32b、32c、32d沒有形成切割溝22。因此，於電鍍法中，陰極側的端子的夾具能夠安定地抓住導線架2的端材部分32a、32b、32c、32d中的任何端材部分。此外，由於陰極側的端子夾具能夠完全地抓住導線架2的端材部分32a、32b、32c、32d的4個位置，所以能夠使流通於導線架2的電流分佈平均。因此，對於抑制鍍層23的膜厚不平均，能夠達成效果。
第6B圖，是僅在導線架2的一方的長邊的端材部分32a(圖中以網點嚙合表示的部分)形成切割溝22的情形。於此情形下，如實施例1所示，於QFN基板1的外側，在使旋 轉刀21的下端下降至導線架2的既定的深度位置的狀態下，開始切割導線架2。在開始切割導線架2的時點中的旋轉刀21的位置，係設定為如第6A圖所示情形下之相同的位置。於第6B圖所示的情形下，由於切割已成為向下切割狀態的旋轉刀21切割導線架2，所以能得到防止毛刺產生的效果。
如第7A圖所示QFN基板1，是在導線架2上形成有分割成3個區塊的封裝樹脂8a、8b、8c的QFN基板。在開始切割導線架2的時點中的旋轉刀21的位置，係設定為如第6A圖所示情形下之相同的位置。由於用已成為向下切割狀態的旋轉刀21切割導線架2，所以能得到防止毛刺產生的效果。此外，同樣地如同第6A、6B圖所示情形，以平面視之，在封裝樹脂8a、8b、8c形成的區域(圖中以虛線包圍的區域)的部分，形成有切割溝22(圖中以實線表示的部分)。因此，包含於導線架2的端材部分32a、32b、32c、32d、以及封裝樹脂8a和8b之間的區域33a、以及封裝樹脂8b和8c之間的區域33b沒有切割溝22形成。由於設置封裝樹脂間的區域33a、33b，所以能將流通於導線架2的電流分佈更平均而能抑制鍍層23的膜厚的不平均。
第7B圖和第6B圖同樣地，僅顯示於導線架2的一方的長邊的端材部分32a(圖中以網點嚙合表示的部分)形成切割溝22的情形。在開始切割導線架2的時點中的旋轉刀21的位置，係設定為如第6A圖所示情形下之相同的位置。和第6B圖所示的情形相同，由於用已成為向下切割狀態的旋轉刀21切割導線架2，所以能得到防止毛刺產生的效果。
又，於第6A、6B、7A、7B圖，係設定為在包含 於導線架2的全部端材部分32a、32b、32c、32d、或一部分的端材部分32a上沒有形成切割溝22。然而並非限定於此，亦可在包含於導線架2的全部端材部分32a、32b、32c、32d形成切割溝22。於此情形下，由於在導線架2的厚度方向中的一部分有殘留，所以導線架2的全部部分係電性導通。因此，能夠對導線架2進行電鍍處理。
[實施例3]
關於製造本發明之半導體裝置時所使用的切割裝置，將參照第8圖進行說明。如第8圖所示，切割裝置34A，例如是將是被切割物之QFN基板1單片化成複數個QFN製品26的裝置。切割裝置34A具有分別作為構成元件的接收部A、切割部B及傳送部C。各構成元件(接收部A、切割部B、傳送部C)對於其他的構成元件是可裝卸且可更換。
接收部A設有前置級35。從是先前步驟的裝置之樹脂封裝置，接收QFN基板1。QFN基板1，其封裝樹脂8的側向下而設置於前置級35。接收部A設有用以設定控制切割裝置34A的動作及切割條件等的控制部CTL。
第8圖所示的切割裝置34A是單切工作台(single cut table)方式的切割裝置。因此，切割部B設有1個切割用工作台12。切割用工作台12藉由移動機構36可在圖的Y方向移動，且藉由旋轉機構37可於θ方向轉動。切割用工作台12安裝有切割用治具13(參照第2A、2B圖)，切割用治具13上載置吸附QFN基板1。
切割部B設有作為切割機構的主軸38。切割裝置 34A是設有1個主軸38的單主軸結構的切割裝置。主軸38可獨立地於X方向和Z方向移動。於切割裝置34A中，主軸38上安裝有旋轉刀21(參照第3B圖)。旋轉刀21的厚度比通常使用的旋轉刀的厚度厚。於主軸38，為了抑制高速旋轉的旋轉刀21產生的摩擦熱，設置有噴射切割水的切割水用噴嘴(未圖示)。藉著使切割用工作台12和主軸38作相對移動，切割QFN基板1的導線架2(參照第3B圖)的全厚度中的既定厚部分。旋轉刀21藉由在包含Y方向和Z方向的面內旋轉而切割QFN基板1。
傳送部C設有檢查用工作台39。檢查用工作台39上載置有已被切割導線架2的既定厚度部分的QFN基板1。於切割裝置34A，藉由檢查用相機(未圖示)檢查切割溝22(參照第3B圖)的狀態。已檢查過的QFN基板1被送往下個步驟(例如電鍍處理裝置40)。
於電鍍處理裝置40中，QFN基板1被電鍍處理。藉此，在QFN基板1的導線架2的底面及切割溝22的表面形成鍍層23(參照第3C圖)。經過電鍍處理的QFN基板1被送往下個步驟(例如切割裝置34B)。
切割裝置34B是和切割裝置34A完全相同結構的裝置。切割裝置34B和切割裝置34A的不同，只是安裝在主軸38的旋轉刀的厚度不同。除此之外的結構和動作相同所以省略其說明。
於切割裝置34B的切割部B，切割用工作台12上載置吸附有已切割過導線架2的既定厚度部分的QFN基板1。於切割裝置34B，在主軸38上安裝具有通常厚度的旋轉刀 24(參照第3D圖)。藉由使切割用工作台12和主軸38相對地移動，一起切斷QFN基板1的導線架2的殘留厚度部分及封裝樹脂8的全厚度部分。藉由將QFN基板1分成2階段切割，以製造QFN製品26(參照第3D圖)。
於切割裝置34B的傳送部C，在檢查用工作台39上載置有切割QFN基板1而被單片化的複數QFN製品26所成的集合體，亦即載置有切割完成的QFN基板41。複數QFN製品26藉由檢查用相機(未圖示)以辨別良品和不良品。良品被收容於托盤(未圖示)。
於本實施例，首先使用切割裝置34A在QFN基板1的導線架2上形成切割溝22。接著，使用切割裝置34B將QFN基板1切割而單片化。亦即，藉由使用2台切割裝置34A、34B製造QFN製品26。然並非限定於此，亦能使用1台切割裝置製造QFN製品26。在此情形下，將安裝於主軸38的旋轉刀，分開使用具有通常厚度的旋轉刀24、及比通常厚度厚的旋轉刀21。藉此，能使用1台切割裝置將QFN基板1單片化以製造QFN製品。
於本實施例中，已說明以單切工作台方式的單主軸結構的製造裝置34A、34B。然並非限定於此，在以單切工作台方式的單主軸結構的切割裝置、及以雙切工作台方式的雙主軸結構的切割裝置，均能適用本發明。於雙主軸結構的切割裝置中，可在1個主軸上安裝旋轉刀21，在另一個主軸上安裝旋轉刀24。
作為切割裝裝置，將切割裝置34A和切割裝置34B和電鍍處理裝置40分別模組化，可以用此3個模組能夠相互裝卸之方式而構成。依此構成的結構，第一，能在具有分別相當於 切割裝置34A及切割裝置34B的2個模組(切割模組)的1台切割裝置上，於事後追加相當於電鍍處理裝置40的模組(鍍模組)。第二，在製造1台切割裝置時，能夠選擇在2個切割模組之間配置1個鍍模組的結構、及在位於切割裝置的1個切斷模組的附近配置1個鍍模組的結構。能夠選擇配置1個鍍模組的位置，對於切割裝置，在事後追加1個鍍模組的場合中是相同的。
以2個切割模組及1個鍍模組能互相裝卸的方式所成的結構，能得到依序執行對於QFN基板1形成切割溝22、形成鍍層23、單片化的QFN製品26之各個步驟的1台切割裝置。此切割裝置理想上具有與2個切割模組和1個鍍模組共通的1個搬運機構。此搬運機構執行，例如原材料之QFN基板1的搬運、附有切割溝22之QFN基板1(中間品)的搬運、製品之QFN製品26的搬運的各動作。
於各實施例中，首先，沿著向QFN基板1的縱方向延伸的複數切割線9，在導線架2形成複數切割溝22；接著，沿著向QFN基板1的橫方向延伸的複數切割線10，在導線架2形成複數切割溝22。然並非限定於此，亦可以首先沿著向QFN基板1的橫方向延伸的複數切割線10，在導線架2形成複數切割溝22；接著沿著向QFN基板1的縱方向延伸的複數切割線9，在導線架2形成複數切割溝22。
於各實施例中，作為被切割物，已顯示切割具有縱方向和橫方向的矩形形狀的QFN基板1的情形。然並非限定於此，本發明亦適用於切割具有正方形形狀的QFN基板的情形。
於各實施例中，藉由切割QFN基板1的導線架2 的全厚度中的既定厚度部分而於導線架2形成切割溝22，藉由施加電鍍處理而於導線架2的底面及切割溝22形成鍍層23。然並非限定於此，也能夠藉由切割QFN基板1的導線架2的全厚度部分及封裝樹脂8的一部分而於QFN基板1形成切割溝22、及藉由施加無電解鍍處理而在導線架2的底面及導線架2的切割溝22的側面形成鍍層23。
作為功能元件，除了IC(積體電路)、電晶體、二極體等之半導體元件之外，也包含感測器、濾波器、致動器、振盪器。1個晶粒墊也可搭載複數個功能元件。
已經說明關於本發明的實施樣態，此次所揭示的實施樣態之全部的要點是例示，並非用以限制本發明。本發明的範圍係如請求項的範圍所示，且包含與請求項範圍的均等意義及範圍內的全部變化。

Claims (7)

  1. 一種半導體裝置的製造方法，包括：準備導線架的步驟，前述導線架具有矩陣狀配置的晶粒墊、配置於前述晶粒墊周圍的複數引腳、及分別連結前述複數引腳的聯結桿；安裝功能元件於前述晶粒墊之頂面的步驟；形成被切割物的步驟，藉由至少將前述晶粒墊、前述複數引腳、前述聯結桿、及前述功能元件進行樹脂封裝，以形成包含前述導線架及封裝樹脂的前述被切割物；以及使用切割機構切割前述被切割物的切割步驟；藉由切割且單片化前述被切割物，以製造複數個半導體裝置；前述切割步驟，包括：形成切割溝的步驟，使用具有第1厚度的圓板狀的第1旋轉刀，沿前述聯結桿，從前述晶粒墊的底面這一側，切割前述導線架的全厚度中的一部分，以形成切割溝；形成鍍層的步驟，藉由對前述被切割物進行鍍處理，以至少於前述晶粒墊的底面、前述複數引腳的底面、及前述切割溝中的前述複數引腳中藉由前述第1旋轉刀進行切削而形成的凹部的表面上形成前述鍍層；以及一起切斷步驟，在形成前述鍍層之後，使用具有第2厚度的圓板狀的第2旋轉刀，沿著前述切割溝一起切斷前述導線架的全厚度中的殘留部分及前述封裝樹脂；其中，前述第2厚度小於前述第1厚度且大於前述聯結桿的寬度； 藉由一起切斷前述導線架的全厚度中的殘留部分及前述封裝樹脂，以製造前述複數個半導體裝置；其中，更包括構裝步驟，將形成於前述凹部的表面上的前述鍍層透過銲接而連接電路基板的外部端子，藉以將前述半導體裝置構裝於前述電路基板；於形成前述切割溝的步驟中，以完成切割前述導線架並在比前述導線架的上面更上方所露出之前述第1旋轉刀的外緣部係位於前述導線架的外側的位置的方式，設定前述第1旋轉刀在開始切割前述導線架之時間點的位置；於形成前述切割溝的步驟中，至少在被包含於前述導線架的端部的構件的一部分上，殘留有未形成前述切割溝的部分；於形成前述切割溝的步驟中，前述第1旋轉刀的外緣中從被切割物露出來的部分並未接觸前述導線架。
  2. 如申請專利範圍第1項所述之半導體裝置的製造方法，其中，於形成前述鍍層的步驟中，前述鍍層至少包含銲鍍層或金屬鍍層。
  3. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中，於形成前述切割溝的步驟中，使用安裝在前述切割機構上的前述第1旋轉刀；以及於前述一起切斷步驟中，使用安裝在前述切割機構上的前述第2旋轉刀。
  4. 如申請專利範圍第1或2項所述之半導體裝置的製造方 法，其中，更包括準備作為前述切割機構之第1切割機構及第2切割機構的步驟；安裝前述第1旋轉刀於前述第1切割機構的步驟；以及安裝前述第2旋轉刀於前述第2切割機構的步驟。
  5. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中，前述半導體裝置是四方形平面無引腳封裝(QFN)。
  6. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中，於形成前述鍍層的步驟中，使用電鍍。
  7. 如申請專利範圍第1或2項所述之半導體裝置的製造方法，其中，於形成前述鍍層的步驟中，使用無電解鍍。
TW105113231A 2015-05-18 2016-04-28 半導體裝置及其製造方法 TWI645465B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015100675A JP2016219520A (ja) 2015-05-18 2015-05-18 半導体装置及びその製造方法
JP2015-100675 2015-05-18

Publications (2)

Publication Number Publication Date
TW201709309A TW201709309A (zh) 2017-03-01
TWI645465B true TWI645465B (zh) 2018-12-21

Family

ID=57359351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105113231A TWI645465B (zh) 2015-05-18 2016-04-28 半導體裝置及其製造方法

Country Status (4)

Country Link
JP (1) JP2016219520A (zh)
KR (1) KR101803183B1 (zh)
CN (1) CN106169443A (zh)
TW (1) TWI645465B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP6927634B2 (ja) * 2017-09-20 2021-09-01 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7033445B2 (ja) * 2017-12-05 2022-03-10 エイブリック株式会社 半導体装置およびその製造方法
CN108198790B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108198797B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198804B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的堆叠封装结构及其制造工艺
CN108109972B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108198761B (zh) * 2017-12-29 2020-06-09 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
CN108206170B (zh) * 2017-12-29 2020-03-06 江苏长电科技股份有限公司 具有引脚侧壁爬锡功能的半导体封装结构及其制造工艺
JP7051508B2 (ja) * 2018-03-16 2022-04-11 ローム株式会社 半導体装置および半導体装置の製造方法
CN109243988A (zh) * 2018-09-14 2019-01-18 上海凯虹科技电子有限公司 封装体及其封装方法
CN113614893A (zh) * 2019-03-08 2021-11-05 硅尼克斯公司 具有侧壁镀层的半导体封装
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法
JP7326115B2 (ja) * 2019-09-26 2023-08-15 ローム株式会社 端子、半導体装置、およびこれらの製造方法
CN112713090B (zh) * 2019-10-24 2023-01-24 珠海格力电器股份有限公司 一种qfn器件的制备方法及qfn器件
CN111163595A (zh) * 2020-01-03 2020-05-15 珠海格力电器股份有限公司 一种芯片封装方法
JP7451455B2 (ja) * 2021-03-19 2024-03-18 株式会社東芝 半導体装置
CN113192852B (zh) * 2021-04-29 2023-12-15 长沙新雷半导体科技有限公司 一种芯片的封装方法
CN116246986A (zh) * 2023-05-10 2023-06-09 南京睿芯峰电子科技有限公司 具有外露引线框架的封装件及其制作方法
CN117133746B (zh) * 2023-10-26 2024-01-30 成都电科星拓科技有限公司 用于双面焊接的方形扁平无引脚封装芯片结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200610124A (en) * 2004-09-03 2006-03-16 Advanced Semiconductor Eng Lead frame and matrix of lead frame type package
TW200939416A (en) * 2008-03-14 2009-09-16 Advanced Semiconductor Eng Semiconductor package and process thereof and surface-mounted semiconductor package
TW201241970A (en) * 2011-04-08 2012-10-16 Advanced Semiconductor Eng Semiconductor package with recesses in the edged leadas

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3877405B2 (ja) * 1997-12-16 2007-02-07 三洋電機株式会社 半導体装置の製造方法
JP2001185651A (ja) * 1999-12-27 2001-07-06 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP4141340B2 (ja) * 2003-07-16 2008-08-27 三洋電機株式会社 半導体装置の製造方法
JP2006286694A (ja) * 2005-03-31 2006-10-19 Murata Mfg Co Ltd ダイシング装置およびダイシング方法
JP5259978B2 (ja) * 2006-10-04 2013-08-07 ローム株式会社 半導体装置の製造方法
JP4872683B2 (ja) * 2007-01-29 2012-02-08 株式会社デンソー モールドパッケージの製造方法
KR20090113463A (ko) * 2008-04-28 2009-11-02 한미반도체 주식회사 반도체 제조장비의 인라인 쏘잉 시스템
JP5215980B2 (ja) * 2009-10-30 2013-06-19 株式会社三井ハイテック 半導体装置の製造方法
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
JP5795277B2 (ja) * 2012-03-22 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2014007287A (ja) * 2012-06-25 2014-01-16 Renesas Electronics Corp 半導体装置の製造方法
KR101464605B1 (ko) * 2012-12-07 2014-11-24 시그네틱스 주식회사 솔더 접합 능력을 향상하는 큐. 에프. 엔 반도체 패키지 및 그의 제조방법
JP6218511B2 (ja) * 2013-09-02 2017-10-25 Ｔｏｗａ株式会社 切断装置及び切断方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200610124A (en) * 2004-09-03 2006-03-16 Advanced Semiconductor Eng Lead frame and matrix of lead frame type package
TW200939416A (en) * 2008-03-14 2009-09-16 Advanced Semiconductor Eng Semiconductor package and process thereof and surface-mounted semiconductor package
TW201241970A (en) * 2011-04-08 2012-10-16 Advanced Semiconductor Eng Semiconductor package with recesses in the edged leadas

Also Published As

Publication number Publication date
TW201709309A (zh) 2017-03-01
JP2016219520A (ja) 2016-12-22
KR20160135656A (ko) 2016-11-28
KR101803183B1 (ko) 2017-12-28
CN106169443A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
TWI645465B (zh) 半導體裝置及其製造方法
US8541261B2 (en) Method for manufacturing a package-on-package type semiconductor device
JP2008258411A (ja) 半導体装置および半導体装置の製造方法
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
JP5149881B2 (ja) 半導体装置の製造方法
TWI627689B (zh) 半導體裝置
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2012230981A (ja) 半導体装置及びその製造方法
TWI833739B (zh) 半導體封裝及製造其之方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP6525643B2 (ja) 製造装置及び製造方法
JP2011211159A (ja) 半導体装置の製造方法
JP2006294832A (ja) 半導体装置の製造方法
JP3569386B2 (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
US11452210B2 (en) Wiring substrate and electronic device
JP2017183511A (ja) 半導体装置の製造方法
JP2011165793A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2008153491A (ja) 半導体装置の製造方法
WO2006106564A1 (ja) 半導体装置の実装方法および半導体装置
JP5587464B2 (ja) 半導体装置の製造方法
JP2015015362A (ja) 半導体装置の製造方法
JP2004172647A (ja) 半導体装置