JP6827495B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6827495B2
JP6827495B2 JP2019092689A JP2019092689A JP6827495B2 JP 6827495 B2 JP6827495 B2 JP 6827495B2 JP 2019092689 A JP2019092689 A JP 2019092689A JP 2019092689 A JP2019092689 A JP 2019092689A JP 6827495 B2 JP6827495 B2 JP 6827495B2
Authority
JP
Japan
Prior art keywords
lead frame
groove
manufacturing
resin material
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019092689A
Other languages
English (en)
Other versions
JP2020188186A (ja
Inventor
善夏 黄
善夏 黄
高橋　和宏
和宏 高橋
幹司 石橋
幹司 石橋
早織 礒野
早織 礒野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Towa Corp
Original Assignee
Towa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Towa Corp filed Critical Towa Corp
Priority to JP2019092689A priority Critical patent/JP6827495B2/ja
Priority to KR1020200051468A priority patent/KR102397616B1/ko
Priority to CN202010379970.2A priority patent/CN111952204A/zh
Priority to TW109115523A priority patent/TWI743778B/zh
Publication of JP2020188186A publication Critical patent/JP2020188186A/ja
Application granted granted Critical
Publication of JP6827495B2 publication Critical patent/JP6827495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H01L23/5254—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本明細書は、半導体装置の製造方法に関する。
半導体装置は年々大容量化されており、リード端子の数も増加傾向にある。このような背景の下、ＳＯＮ（Small Outlined Non-leaded Package）タイプおよびＱＦＮ（Quad Flat Non-leaded Package）タイプなど、いわゆるノンリードタイプの半導体装置が開発および製造されている（特許文献１参照）。
特開２０１１−７７２７８号公報
特許文献１に開示された半導体装置の製造方法では、リードの表面をメッキ膜によって被覆した後に、樹脂封止が行なわれる。封止に用いられている樹脂材のうち、メッキ膜に接している部分にレーザ光を照射して樹脂材を部分的に除去することにより、リードの表面を被覆しているメッキ膜を外部に露出させている。当該製造方法では、メッキ膜に接している樹脂材をレーザ光照射にて除去する際にメッキ膜に損傷などが発生しやすく、メッキ膜としての機能、ひいては半導体装置としての品質が低下する可能性がある。
本明細書は、レーザ光照射にて樹脂材を除去する工程を含む半導体装置の製造方法において、上記のような従来手法に比べてメッキ膜ひいては半導体装置としての高い品質を得ることが可能な半導体装置の製造方法を開示することを目的とする。
本明細書に開示された半導体装置の製造方法は、溝部が形成されたリードフレームに半導体チップがボンディングされた状態で、上記リードフレーム及び上記半導体チップを樹脂材により封止する樹脂封止工程と、上記溝部内の上記樹脂材にレーザ光を照射して上記溝部内の上記樹脂材を除去するレーザ光照射工程と、上記溝部内の上記樹脂材を除去した後に上記リードフレームにメッキ処理を行なうメッキ工程と、上記メッキ処理が行なわれた上記リードフレームを上記溝部に沿って切断する切断工程と、を含む。
上記構成を備えた製造方法によれば、メッキ膜ひいては半導体装置としての高い品質を得ることが可能となる。
準備工程において準備されるリードフレームと、複数の半導体チップとを示す平面図である。 図１中のＩＩ−ＩＩ線に沿った矢視断面図であり、溝部が形成されたリードフレーム（ダイパッド）上に半導体チップがボンディングされた状態を示している。 樹脂封止工程が行なわれた状態を示す断面図である。 レーザ光照射工程を行なう前に保護フィルムが除去された状態を示す断面図である。 レーザ光照射工程を行なっている様子を示す断面図である。 メッキ工程が行なわれた後の様子を示す断面図である。 切断工程を行なっている様子を示す断面図である。 実施の形態の製造方法によって得られた半導体装置を示す斜視図である。 実施の形態の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。 （Ａ）〜（Ｅ）は、比較例１における半導体装置の製造方法の各工程を示す断面図である。 比較例１における半導体装置の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。 （Ａ）〜（Ｆ）は、比較例２における半導体装置の製造方法の各工程を示す断面図である。
実施の形態について、以下、図面を参照しながら説明する。以下の説明において同一の部品および相当部品には同一の参照番号を付し、重複する説明は繰り返さない場合がある。実施の形態の半導体装置の製造方法は、準備工程、樹脂封止工程、レーザ光照射工程、メッキ工程、および切断工程を含む。以下順に説明する。
（準備工程）
図１は、準備工程において準備されるリードフレーム１と、複数の半導体チップ６とを示す平面図である。リードフレーム１は、銅などの金属からなる。リードフレーム１は、行列状に配列された複数のダイパッド２と、各ダイパッド２の周囲（四方）に配置された複数のリード３と、各ダイパッド２の四方に配置された複数のリード３を取り囲むタイバー４と、を含む。図１には、各ダイパッド２上に半導体チップ６が配置されている状態が示されている。
タイバー４は、リードフレーム１において格子状に形成されている。リードフレーム１には、タイバー４に沿って延びる溝部５が予め形成されている。溝部５は、リードフレーム１における半導体チップ６が搭載される側とは反対側の表面に形成されており（図２参照）、溝部５の延在方向に対して直交する方向において溝幅Ｗ１を有している。溝幅Ｗ１は、例えば０．４０ｍｍ〜０．５０ｍｍである。溝部５は、リードフレーム１を貫通するものではなく、例えば、リードフレーム１の厚みの半分の溝深さを有し、リードフレーム１をエッチング（ウェットエッチング）することにより形成可能である。なお、溝部５の溝幅Ｗ１及び溝深さは、後工程で変形等の不具合が生じない程度の強度を確保すること、後工程で良好な外観検査が行えること、完成品である半導体装置の良好な実装強度などを考慮して、設定すればよい。
図２は、図１中のＩＩ−ＩＩ線に沿った矢視断面図であり、溝部５が形成されたリードフレーム１（ダイパッド２）上に半導体チップ６がボンディングされた状態を示している。図２に示すように、各半導体チップ６に設けられた複数の電極はボンディングワイヤ７を介してリード３（図１）に電気的に接続される。なお便宜上、図１にはボンディングワイヤ７を図示していない。
（樹脂封止工程）
図３は、樹脂封止工程が行なわれた状態を示す断面図である。樹脂封止工程においては、半導体チップ６がボンディングされた状態で、リードフレーム１及び半導体チップ６を樹脂材９により封止する。図２および図３に示すように、樹脂封止工程の前に、リードフレーム１の溝部５側に保護フィルム８（例えばポリイミド樹脂テープ）を貼り付けて、保護フィルム８を貼り付けた上で樹脂封止を行なうとよい。
半導体装置の製造方法は、樹脂封止工程と次述するレーザ光照射工程との間に、樹脂材９におけるリードフレーム１の溝部５とは反対側の表面９ａ（図３）に、レーザ光Ｌ１を照射することによるレーザマーキングを行なう工程をさらに含んでいてもよい。パルスレーザを用いて、走査光学系により走査することにより、型番やシリアルＮｏなどの任意の情報を印字可能である。
図４に示すように、次述するレーザ光照射工程を行なう前に保護フィルム８がリードフレーム１から剥がされる。保護フィルム８の除去により、リードフレーム１の溝部５内に形成されている樹脂材９（９ｂ）が露出する。なお、保護フィルム８は、図３を参照しながら説明したレーザマーキングを行なう工程の前に、リードフレーム１から剥がしてもよい。
（レーザ光照射工程）
図５に示すように、レーザ光照射工程においては、溝部５内の樹脂材９にレーザ光Ｌ２を照射して溝部５内の樹脂材９（９ｂ）を除去する。レーザ光Ｌ２としては、パルスレーザとして、レーザ光発振装置にＹＡＧレーザやＹＶＯ４レーザ又はこれらから発せられたレーザ光を第２高調波発生（ＳＨＧ：Second Harmonic Generation）材料により波長変換するグリーンレーザを利用可能である。また、走査光学系により走査することにより、レーザ光Ｌ２の照射領域を変化させることができる。
樹脂材９の材質や樹脂材９（９ｂ）のサイズ（溝部５の溝幅Ｗ１等）に応じて、樹脂材９（９ｂ）を効率よく除去できるように、レーザ光Ｌ２の波長、出力、レーザ径、照射時間などが最適化される。レーザ光Ｌ２の発振装置としては、レーザマーキング（図３）にて用いたものと同じものを利用してもよい。
（メッキ工程）
図６に示すように、溝部５内の樹脂材９（９ｂ）を除去した後に、リードフレーム１にメッキ処理を行なう。リードフレーム１のダイパッド２、リードフレーム１のタイバー４の表面、および溝部５の表面にメッキ層１０が形成される。ここで、メッキ層１０の材料としては、実装に用いられるはんだ材料に応じて、はんだ濡れ性が良好な材料を選定することができる。例えば、Ｓｎ（錫）系のはんだを用いる場合には、錫（Ｓｎ）、錫−銅合金（Ｓｎ−Ｃｕ）、錫−銀合金（Ｓｎ−Ａｇ）、錫−ビスマス（Ｓｎ−Ｂｉ）などを用いることができ、リードフレーム１側の下地にＮｉを用いた積層体のメッキ層１０とすることもできる。
メッキ工程においては、リードフレーム１に所定の洗浄処理を行なってからメッキ処理を行なうとよい。メッキ工程の前処理のリードフレーム１の表面処理として、洗浄処理に加え、酸化膜の除去、表面活性化などのための処理を行なってもよい。溝部５内の樹脂材９（９ｂ）はレーザ光の照射を受けて改質（例えば炭化）していることがあり、溝部５内に多少の樹脂材９（９ｂ）が残存した場合であっても、改質した樹脂材９（９ｂ）はメッキ処理を行なう前の洗浄処理等の表面処理によって溝部５内から除去できる。
図３を参照しながら説明したレーザマーキングを行なう工程は、樹脂封止工程とレーザ光照射工程との間に行なうことに代えてまたは加えて、上述のレーザ光照射工程と当該メッキ工程との間に行なってもよい。
（切断工程）
図７に示すように、メッキ処理が行なわれたリードフレーム１を溝部５に沿って切断する。この切断工程では、幅Ｗ２を有するブレード１２を用いてリードフレーム１および樹脂材９の全厚さ部分を切断する。幅Ｗ２は、溝部５の溝幅Ｗ１（図１，図２）よりも小さい値である。
この切断工程ではレーザ光を用いてリードフレーム１を切断してもよい。レーザ光の発振装置としては、レーザマーキング（図３）にて用いたものと同じものを利用してもよいし、レーザ光照射工程において樹脂材９（９ｂ）の除去に用いたものと同じものを利用してもよい。レーザ光の発振装置としては、レーザマーキング（図３）にて用いたものと、レーザ光照射工程において樹脂材９（９ｂ）の除去に用いたものと、この切断工程で用いるものとを共通化して、１台の装置でこれらの各工程を行なうようにすることも可能である。ただし、リードフレーム１の材料に応じて、リードフレーム１が吸収しやすい波長のレーザ光を用いることが好ましい。
切断工程の実施により、複数の半導体装置１１が得られる。図８に示すように、半導体装置１１は、平面視した場合に製品の外部に電気的接続用のリードが突出していないＱＦＮタイプのノンリード型の製品である。
図９に示すように、半導体装置１１においては、各リード３の側部（片部）に段差が形成されており、リード３の側面３ａにおいてはメッキ層１０が形成されておらず元の金属が露出している。半導体装置１１は例えば、樹脂材９の側を上にリード３の側を下にして、プリント基板に実装される。プリント基板には、リード３に対応する位置にランド１３が形成されており、はんだ１４を介してリード３とランド１３とが接続される。
（作用及び効果）
冒頭で述べたとおり、特許文献１に開示された半導体装置の製造方法では、リードの表面をメッキ膜によって被覆した後に、樹脂封止が行なわれる。封止に用いられている樹脂材のうち、メッキ膜に接している部分にレーザ光を照射して樹脂材を部分的に除去することにより、リードの表面を被覆しているメッキ膜を外部に露出させている。当該製造方法では、メッキ膜に接している樹脂材をレーザ光照射にて除去する際にメッキ膜に損傷などが発生しやすく、メッキ膜としての機能、ひいては半導体装置としての品質が低下する可能性がある。なお特許文献１に記載の発明では、請求項７及び８等の記載から、リードフレームにレーザ光照射を行う前にリードフレームの表面がメッキ膜により被覆されていることが必須であることは明らかであり、メッキ膜が被覆されない状態でレーザ照射を行なうような改変は特許文献１からは得られない。
これに対して実施の形態の製造方法では、溝部５内の樹脂材９にレーザ光Ｌ２を照射して溝部５内の樹脂材９を除去し、溝部５内の樹脂材９を除去した後にリードフレーム１にメッキ処理を行なう。メッキ層１０は、レーザ光Ｌ２の照射に起因した損傷を受けることがない。したがって実施の形態の製造方法では、上記従来手法に比べてメッキ層１０ひいては半導体装置１１としての高い品質を得ることが可能である。
レーザ光Ｌ２の発振装置としては、レーザマーキング（図３）にて用いたものと同じものを利用してもよい。溝部５内の樹脂材９を除去するために、既存ないし現有のレーザマーキング装置を用いることにより、新規に設備を導入しなくても済むなど、設備投資に要するコストの低減を図ることが可能となる。実施の形態の製造方法から得られるその他の作用及び効果について、以下の比較例１，２と対比しながらさらに説明する。
（比較例１）
図１０（Ａ）〜図１０（Ｅ）は、比較例１における半導体装置の製造方法を示している。図１０（Ａ）〜図１０（Ｃ）は、実施の形態における図２〜図４にそれぞれ対応している。
図１０（Ａ）に示すように、リードフレーム２１のタイバー２４には予め溝部２３が形成されている。溝部２３の溝幅は、実施の形態における溝幅Ｗ１よりも狭く設定される。リードフレーム２１の表面に、保護フィルム２２が貼り付けられる。この状態で樹脂封止が行なわれ、図１０（Ｂ）に示すように樹脂材２５が形成される。その後、図１０（Ｃ）に示すように保護フィルム２２がリードフレーム２１から剥がされる。
図１０（Ｄ）に示すように、メッキ層２６が形成される。その後、図１０（Ｅ）に示すように、ブレード２７を用いてリードフレーム２１および樹脂材２５の全厚さ部分を切断する。ブレード２７の幅は、溝部２３の溝幅よりも大きい値である。以上の工程により、図１１に示す半導体装置２８が得られる。図１１は、実施の形態における図９に対応している。
半導体装置２８においては、メッキ層２６の形成後、ブレード２７によってリードフレーム２１（タイバー２４）の全厚さ部分が切断されるという、いわゆるフルカットが実施されるため、切断面の全体がタイバー２４（リード）の側面２３ａにおいて露出する。プリント基板などへの実装後にも、露出された金属がそのまま露出されることとなる。
比較例１の場合には、図９に示す実施の形態の場合に比べて、リードのうちのはんだ１４に接触する面積が小さい。したがって比較例１（図１１）の場合の実装強度は、実施の形態の場合に比べて小さくなりやすい。これは、外観検査時の検出力の低下の原因にもなり、外観検査の困難性に繋がり得る。
（比較例２）
図１２（Ａ）〜図１２（Ｆ）は、比較例２における半導体装置の製造方法を示している。図１２（Ａ）〜図１２（Ｃ）は、比較例１における図１０（Ａ）〜図１０（Ｃ）とそれぞれ同一である。
図１２（Ｄ）に示すように、比較例２においてはブレード２９ａを用いたいわゆるハーフカットが実施される。ブレード２９ａによって、溝部２３が存在していた位置に、溝部２３よりも大きな溝部２３ｂ（図１２（Ｅ）を参照）が形成される。この溝部２３ｂは、溝部２３よりも幅広であり、タイバー２４の厚みの約半分の深さを有する。
その後、図１２（Ｅ）に示すようにメッキ層２６が形成される。図１２（Ｆ）に示すように、ブレード２９ｂを用いてリードフレーム２１および樹脂材２５の全厚さ部分を切断する。ブレード２７の幅は、溝部２３ｂの溝幅よりも小さい値である。以上の工程によれば、比較例１の場合とは異なり、リードの側面における金属の露出を小さくすることができ、実装強度および外観検査の容易性も得られる。
しかしながら、比較例２の場合には、２種類のブレード２９ａ，２９ｂを使用するため、製造費用の増加に繋がりやすい。ブレード２９ａ，２９ｂを用いた２段階の切断が行なわれるため、カットバリ除去のための工数や、メッキ工程でのエッチング処理工数の増加が懸念される。ダイシング装置の生産能力の減少も懸念される。
また比較例２の場合には、ブレード２９ａによるハーフカットを実施する際に、カット深さのバラつきの管理をする必要がある。カット深さが過剰であるとリードフレーム２１が分断されてしまい電気メッキ処理を行なうことができなくなり、カット深さが不足していると、メッキ層２６がリードの側面２６ａに適切に形成されにくくなる。
比較例２の場合には、ブレード２９ａ，２９ｂの相対的なカット位置の誤差等にも十分に配慮する必要がある。例えば、ブレード２９ａにより、設定値よりも図１２（Ｄ）における紙面左側の位置にてハーフカットが行なわれ、ブレード２９ｂにより、設定値よりも図１２（Ｆ）における紙面右側の位置にてハーフカットが行なわれたとする。この場合には、リードの側面２６ａに形成されたメッキ層２６がブレード２９ｂによるダイシングの際に削り取られてしまう可能性が生じる。
上述の実施の形態の製造方法によればこれらの懸念がない。すなわち、ハーフカットを実施する代わりに、溝部５をタイバー４に予め形成しておく。この溝部５は、例えばハーフカットによって形成される溝部２３ｂに相当するサイズを有する。溝部５内に形成された樹脂材９（９ｂ）はレーザ光の照射により除去される。その後、メッキ層１０が形成されるため、レーザ光の照射によるメッキ層１０の損傷も生じない。メッキ処理後は、比較例２と同様な手法によりブレード１２（図７）を用いて個片化が行なわれる。
リード３において露出面積の小さい側面３ａを形成するために、ブレード２９ａを用いたハーフカットを行なわないため、加工精度の高い側面３ａひいてはリード３を確保できる。ブレード２９ａを用いたハーフカットを行なわないため、ハーフカットによるカット深さの影響を受けずに済むため、精度の高い均一なリード３（側面３ａ）を有する半導体装置１１を製品全体において得られることができる。ブレード１２による最終的なフルカット時においても、ハーフカットによるカット位置の影響を受けないため、個片化での歩留まりを比較例２の場合に比べて改善可能である。
以上、実施の形態について説明したが、上記の開示内容はすべての点で例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１，２１ リードフレーム、２ ダイパッド、３ リード、３ａ，２３ａ，２６ａ 側面、４，２４ タイバー、５，２３，２３ｂ 溝部、６ 半導体チップ、７ ボンディングワイヤ、８，２２ 保護フィルム、９，２５ 樹脂材、９ａ 表面、１０，２６ メッキ層、１１，２８ 半導体装置、１２，２７，２９ａ，２９ｂ ブレード、１３ ランド、１４ はんだ、Ｌ１，Ｌ２ レーザ光、Ｗ１ 溝幅、Ｗ２ 幅。

Claims (8)

  1. 溝部が形成されたリードフレームに半導体チップがボンディングされた状態で、前記リードフレーム及び前記半導体チップを樹脂材により封止する樹脂封止工程を含み、前記溝部は、前記リードフレームにおける前記半導体チップが搭載される側とは反対側の表面に形成されたものであり、さらに、
    前記リードフレームにおける前記半導体チップが搭載される側とは反対側から前記溝部内の前記樹脂材にレーザ光を照射して前記溝部内の前記樹脂材を除去するレーザ光照射工程と、
    前記溝部内の前記樹脂材を除去した後に前記リードフレームにメッキ処理を行なうメッキ工程と、
    前記メッキ処理が行なわれた前記リードフレームを前記溝部に沿って切断する切断工程と、を含む、半導体装置の製造方法。
  2. 前記樹脂封止工程と前記レーザ光照射工程との間に、又は、前記レーザ光照射工程と前記メッキ工程との間に、前記樹脂材における前記リードフレームの前記溝部とは反対側の表面にレーザマーキングを行なう工程をさらに含む、請求項１に記載の半導体装置の製造方法。
  3. 前記メッキ工程においては、前記リードフレームに洗浄処理を行なってから前記メッキ処理を行なう、
    請求項１又は２に記載の半導体装置の製造方法。
  4. 前記溝部が前記リードフレームをエッチングすることにより形成されている、
    請求項１から３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記樹脂封止工程の前に、前記リードフレームの前記溝部側に保護フィルムを貼り付ける工程と、
    前記レーザ光照射工程の前に、前記保護フィルムを前記リードフレームから剥がす工程と、をさらに含む、請求項１から４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記切断工程では、ブレード又はレーザ光を用いて前記リードフレームを切断する、
    請求項１から５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記リードフレームの前記溝部の反対側が前記樹脂材により封止されている、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
  8. 前記切断工程では、前記半導体チップを封止している前記樹脂材及び前記リードフレームの厚さ方向全体を切断する、請求項１から７のいずれか１項に記載の半導体装置の製造方法。
JP2019092689A 2019-05-16 2019-05-16 半導体装置の製造方法 Active JP6827495B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019092689A JP6827495B2 (ja) 2019-05-16 2019-05-16 半導体装置の製造方法
KR1020200051468A KR102397616B1 (ko) 2019-05-16 2020-04-28 반도체 장치의 제조 방법
CN202010379970.2A CN111952204A (zh) 2019-05-16 2020-05-08 半导体装置的制造方法
TW109115523A TWI743778B (zh) 2019-05-16 2020-05-11 半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019092689A JP6827495B2 (ja) 2019-05-16 2019-05-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020188186A JP2020188186A (ja) 2020-11-19
JP6827495B2 true JP6827495B2 (ja) 2021-02-10

Family

ID=73222502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019092689A Active JP6827495B2 (ja) 2019-05-16 2019-05-16 半導体装置の製造方法

Country Status (4)

Country Link
JP (1) JP6827495B2 (ja)
KR (1) KR102397616B1 (ja)
CN (1) CN111952204A (ja)
TW (1) TWI743778B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023039266A (ja) * 2021-09-08 2023-03-20 Ｔｏｗａ株式会社 半導体装置の製造方法およびリードフレーム
JP2023047750A (ja) * 2021-09-27 2023-04-06 Ｔｏｗａ株式会社 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2962586B2 (ja) * 1991-03-05 1999-10-12 新光電気工業株式会社 半導体装置とその製造方法及びこれに用いる接合体
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
JP2012054293A (ja) * 2010-08-31 2012-03-15 Hitachi Chem Co Ltd 半導体装置の製造方法
JP2014138075A (ja) * 2013-01-16 2014-07-28 Hitachi Metals Ltd リードフレームおよびその製造方法
JP2014187308A (ja) * 2013-03-25 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
CN104685615B (zh) * 2014-03-27 2018-12-21 瑞萨电子株式会社 半导体器件的制造方法及半导体器件
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2020188186A (ja) 2020-11-19
CN111952204A (zh) 2020-11-17
KR20200132698A (ko) 2020-11-25
KR102397616B1 (ko) 2022-05-13
TW202044420A (zh) 2020-12-01
TWI743778B (zh) 2021-10-21

Similar Documents

Publication Publication Date Title
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100720607B1 (ko) 반도체장치
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
JP6827495B2 (ja) 半導体装置の製造方法
US20200273813A1 (en) Semiconductor packages including roughening features
JP2018200994A (ja) リードフレーム及びその製造方法
WO2023047720A1 (ja) 半導体装置およびその製造方法
TWI802479B (zh) 半導體裝置的製造方法以及引線框架
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
WO2023112395A1 (ja) レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
JP2969054B2 (ja) 半導体装置の製造方法及び半導体装置
TWI842386B (zh) 加工品的製造方法、半導體裝置的製造方法、及加工品的製造裝置
JP2001144035A (ja) 半導体装置の製造方法および半導体装置
JPH08236574A (ja) 半導体装置の組立方法
JP2023132232A (ja) リードフレームおよびリードフレームの製造方法
JPH06334090A (ja) 樹脂封止型半導体装置のリード構造およびその製造方法
JP2002289757A (ja) 電子部品のリード切断方法
JP2014236039A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6827495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250