WO2023188587A1 - 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置 - Google Patents

加工品の製造方法、半導体装置の製造方法、および加工品の製造装置 Download PDF

Info

Publication number
WO2023188587A1
WO2023188587A1 PCT/JP2022/046171 JP2022046171W WO2023188587A1 WO 2023188587 A1 WO2023188587 A1 WO 2023188587A1 JP 2022046171 W JP2022046171 W JP 2022046171W WO 2023188587 A1 WO2023188587 A1 WO 2023188587A1
Authority
WO
WIPO (PCT)
Prior art keywords
surface layer
groove
manufacturing
workpiece
cutting
Prior art date
Application number
PCT/JP2022/046171
Other languages
English (en)
French (fr)
Inventor
周邦 花坂
直己 藤原
雄大 高森
圭一 中村
幹司 石橋
Original Assignee
Ｔｏｗａ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ｔｏｗａ株式会社 filed Critical Ｔｏｗａ株式会社
Priority to KR1020247026492A priority Critical patent/KR20240132490A/ko
Priority to CN202280091674.XA priority patent/CN118696413A/zh
Publication of WO2023188587A1 publication Critical patent/WO2023188587A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Definitions

  • Patent Document 1 when preparing a workpiece, there are cases where a workpiece is prepared in which a groove (recessed part) is formed in advance along the position where it is to be finally cut. . Due to the presence of the groove, for example, the plating film provided on the inner surface of the groove presents a concave space that is recessed inward after the lead frame is cut (in Patent Document 1, after the lead frame is singulated). A bonding material such as solder is guided into this concave space. For example, when mounting a semiconductor device on a substrate or the like, it becomes possible to bond solder well to both the lower and side surfaces of the leads, improving connection reliability.
  • a method for manufacturing a workpiece according to the present disclosure includes a preparation step of preparing a workpiece including at least a lead frame in which a groove is formed in advance along a position to be cut, and before cutting the workpiece, a surface layer removal step of partially removing a surface layer portion forming the groove of the workpiece; and the workpiece from which the surface layer portion is partially removed before cutting the workpiece.
  • an uncut region located between the cut region and the open end of the groove, and in the surface layer removal step at least a part of the uncut region is removed.
  • a processed product manufacturing apparatus based on the present disclosure is a processed product manufacturing apparatus that performs processing on a workpiece that includes at least a lead frame in which a groove is formed in advance along a position to be cut, a surface layer removal unit that partially removes a surface layer portion of the workpiece forming the groove portion when the workpiece is not cut; , a plating processing unit that performs plating processing on the workpiece from which the surface layer portion has been partially removed, and in a state before the surface layer removal unit partially removes the surface layer portion, the surface layer portion includes a cutting region to be removed by cutting the workpiece, and a non-cutting region located between the cutting region and the open end of the groove, and the surface layer removal removing at least a portion of the uncut region.
  • FIG. 13 is a sectional view corresponding to FIG. 12 and illustrating a surface layer removal process regarding a second modification of the embodiment.
  • FIG. 13 is a sectional view corresponding to FIG. 12 and illustrating a surface layer removal process regarding a third modification of the embodiment. It is a figure which shows the manufacturing method of a processed product, and the manufacturing method of a semiconductor device using the same, regarding the 4th modification of embodiment. It is a figure which shows the manufacturing method of a processed product, and the manufacturing method of a semiconductor device using the same regarding the 5th modification of embodiment.
  • FIG. 1 is a diagram showing a processed product manufacturing apparatus 20.
  • the machined product manufacturing apparatus 20 processes a workpiece 22 held on a stage 21 . Grooves are previously formed in the workpiece 22 along the positions to be cut.
  • the groove portion is a groove portion with a bottom, and is sometimes referred to as a bottomed groove.
  • a groove 5 is formed in the lead frame 1, and the workpiece manufacturing apparatus 20 can function as a semiconductor device manufacturing apparatus. .
  • the following description will be based on an example in which the processed product manufacturing apparatus 20 is a semiconductor device manufacturing apparatus.
  • the emission section 23, the scanning section 24, and the control section 25 can function as a "surface layer removal section.”
  • the surface layer removal section is a surface layer portion (in the lead frame 1) forming a groove (groove 5 in the lead frame 1 (see FIG. 4)) of the workpiece 22 in a state where the workpiece 22 is not cut.
  • the surface layer portion 3c) is partially removed.
  • the surface layer portion 3c of the lead frame 1 is partially removed by laser irradiation from the surface layer removal section.
  • the plating processing unit 26 performs a plating process on the workpiece 22 (lead frame 1) from which the surface layer portion 3c has been partially removed while the workpiece 22 (lead frame 1) is not cut.
  • FIG. 2 is a diagram showing a method for manufacturing a processed product and a method for manufacturing a semiconductor device using the same.
  • the method for manufacturing a semiconductor device includes a preparation step ST10, a resin sealing step ST12, a resin removal step ST13, a surface layer removal step ST14, a plating step ST15, and a cutting step ST16.
  • the preparation step ST10 includes a groove forming step ST11.
  • FIG. 3 does not represent the cross-sectional structure of the lead frame 1, for convenience of illustration, hatching lines extending in an oblique direction are added to the portions forming the lead frame 1. Two types of hatching lines are used here, and the differences will be explained later. 3 to 5 illustrate a length direction S, a width direction W, and a height direction H for convenience of explanation, and in the following description, these directions will be referred to as appropriate. These directions are also appropriately illustrated in the drawings from FIG. 6 onwards.
  • the lead frame 1 has a substantially plate-like shape that extends along both the length direction S and the width direction W.
  • the lead frame 1 has a front surface 1a located on the side on which the semiconductor chip 6 (FIG. 6) is mounted, and a back surface 1b located on the opposite side to the front surface 1a, and is made of metal such as copper.
  • Lead frame 1 includes a plurality of die pads 2, a plurality of lead parts 3, and a plurality of tie bars 4.
  • the die pad 2 and the thick portion 3a are provided with hatching lines extending from the upper right side to the lower left side in the paper of FIG.
  • the thin wall portion 3b of the lead portion 3 and the tie bar 4 are provided with hatching lines extending from the upper left side to the lower right side in the paper of FIG.
  • the above-mentioned positive side surface of the tie bar 4 and the above-mentioned positive side surface of the thin-walled portion 3b of the lead portion 3 are recessed relative to the above-mentioned positive-side surface of the thick-walled portion 3a of the lead portion 3.
  • the wires extend along the height direction H and the width direction W on the back surface 1b (FIG. 3) side of the tie bar 4, and the wires extend in the height direction H and the length direction S.
  • a lattice-shaped groove portion 5 is formed extending along the groove.
  • the groove portion 5 does not penetrate through the lead frame 1 in the height direction H direction, but has a groove depth that is half the depth of the lead frame 1 (thick wall portion 3a), and the lead frame 1 is etched (wet etching). It can be formed by
  • the groove width is, for example, 0.30 mm to 0.50 mm.
  • the groove width and groove depth must be determined to ensure sufficient strength to prevent problems such as deformation in post-processing, to allow good appearance inspection in post-processing, and to ensure good mounting strength of the finished semiconductor device. Just take it into account and set it up.
  • FIG. 6 is a cross-sectional view showing a state in which the semiconductor chip 6 is bonded onto the lead frame 1 (die pad 2) prepared in the preparation process. As shown in FIG. 6, a plurality of electrodes provided on each semiconductor chip 6 are electrically connected to the lead portion 3 (thick portion 3a) via the bonding wire 7.
  • the protective film 8 is peeled off from the lead frame 1 before the resin removal step described below is performed. By removing the protective film 8, the resin material 9 (9b) formed in the groove 5 of the lead frame 1 is exposed. Note that the protective film 8 may be peeled off from the lead frame 1 before the laser marking process described with reference to FIG. 7.
  • the pulse width it is possible to use a laser that generates a pulse width of nanoseconds, picoseconds, etc. Further, by controlling the emission section 23 and the scanning section 24 by the control section 25 (FIG. 1), the processing conditions by the laser beam L2 can be changed. Depending on the material of the resin material 9 (9b) and the size of the resin material 9 (9b) (groove width of the groove portion 5, etc.), the wavelength and output of the laser beam L2 are adjusted so that the resin material 9 (9b) can be removed efficiently. , laser focusing diameter, irradiation time, etc. are optimized.
  • FIG. 10 is a cross-sectional view showing the surface layer removal process being performed.
  • FIG. 11 is a plan view for explaining the range in which the surface layer removal process is performed.
  • the surface layer removal process is performed using a laser, for example.
  • a short pulse less than picosecond oscillator.
  • the surface layer removal step may be performed by other grinding means or other polishing means.
  • the plated lead frame 1 is cut along the groove 5. As shown in FIG. In this cutting process, the entire thickness of the lead frame 1 and the resin material 9 is cut using the blade 12.
  • semiconductor devices 11 As shown in FIG. 15, the semiconductor device 11 is a QFN (Quad Flat Non-leaded Package) type non-lead product in which electrical connection leads do not protrude outward from the product when viewed from above. be.
  • QFN Quad Flat Non-leaded Package
  • the height H1 of the surface of the cutting area 3m is equal to the height H2 of the surface 3q of the boundary portion 3t, or at least a part of the cutting area 3m
  • the height H1 of the surface is higher than the height H2 of the surface 3q of the boundary portion 3t. In the latter case, the height of the surface 3q of the boundary portion 3t is lower than the surface of at least a portion of the cutting area 3m.
  • FIG. 21 is a cross-sectional view corresponding to FIG. 12 for explaining the surface layer removal process regarding the third modification of the embodiment.
  • the surface shape 3r of the non-cutting region 3n that is, the side portion 5b of the groove portion 5
  • the surface shape 3r of the non-cutting region 3n may extend substantially parallel to the depth direction of the groove portion 5 (direction perpendicular to the back surface 1b).

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

加工品の製造方法は、切断されるべき位置に沿って予め溝部（５）が形成されたリードフレームを少なくとも含む加工対象物（１）を準備する準備工程と、加工対象物（１）を切断する前に、加工対象物（１）のうちの溝部（５）を形成している表層部分（３ｃ）を部分的に除去する表層除去工程と、加工対象物（１）を切断する前に、表層部分（３ｃ）が部分的に除去された加工対象物（１）にメッキ処理を施すメッキ工程と、を含み、表層除去工程が実施される前の状態において、表層部分（３ｃ）は、加工対象物（１）が切断されることにより除去されることとなる切断領域（３ｍ）と、切断領域（３ｍ）と溝部（５）の開口端（５ｃ）との間に位置する非切断領域（３ｎ）と、を含み、表層除去工程においては、非切断領域（３ｎ）の少なくとも一部を除去する。これにより、より高い接続信頼性を得ることが可能な加工品の製造方法が得られる。

Description

加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
　本明細書は、加工品の製造方法、半導体装置の製造方法、および加工品の製造装置に関する。
　特開２０１１－７７２７８号公報（特許文献１）に開示されているように、リードフレームといった加工対象物においては、加工対象物のそれ単独に対して、または、加工対象物と樹脂などの他の部材とが互いに一体化されたものに対して、様々な加工処理が施され、これにより加工品（たとえば完成品）が得られる。特許文献１に開示された加工対象物（リードフレーム）は、所定の工程を経た後に加工対象物の表面にメッキ処理が施され、個片化され、基板などに実装される。
特開２０１１－７７２７８号公報
　特許文献１に開示されているように、加工対象物を準備する際に、最終的に切断されるべき位置に沿って予め溝部（凹状部）が形成された加工対象物を準備する場合がある。溝部の存在によって、たとえば、溝部の内表面上に設けられたメッキ膜は、リードフレームの切断後（特許文献１においては個片化の後）に、内側に窪む凹状空間を呈する。はんだ等の接合材は、この凹状空間内に誘導され入り込む。たとえば、半導体装置を基板等に実装する際に、リードの下面および側面の両方に良好にはんだを接合させることが可能となり、接続信頼性が向上する。
　ここで、加工対象物が準備段階で準備された状態においては、溝部の内表面がたとえば凹面状に湾曲した表面形状を呈している場合がある。加工対象物が準備段階で準備されたそのままの状態においては、溝部の内表面が、はんだ等の誘導や接合等の後工程における処理に適した表面形状を有していない場合がある。はんだ等を利用する際の接続信頼性の向上のためには、たとえば上記凹状空間は広く設けられ、溝部の内表面はより広い接合面積を有していることが好ましい。
　本明細書は、上記の実情に鑑みて開示されるものであって、切断されるべき位置に沿って予め溝部が形成された加工対象物を用いて加工品を製造する場合に、従来手法に比べてより高い接続信頼性を得ることが可能な加工品の製造方法、半導体装置の製造方法、および加工品の製造装置を開示することを目的とする。
　本開示に基づく加工品の製造方法は、切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物を準備する準備工程と、前記加工対象物を切断する前に、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去工程と、前記加工対象物を切断する前に、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ工程と、を含み、前記表層除去工程が実施される前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、前記表層除去工程においては、前記非切断領域の少なくとも一部を除去する。
　本開示に基づく半導体装置の製造方法は、上記の加工品の製造方法を使用するものであって、前記リードフレームに半導体チップがボンディングされた状態で、前記リードフレームおよび前記半導体チップを樹脂材により封止する樹脂封止工程と、前記溝部内の前記樹脂材を除去する樹脂除去工程と、前記リードフレームを、前記溝部に沿って切断する切断工程と、を含み、前記加工品の製造方法としては、前記表層除去工程および前記メッキ工程が、前記樹脂除去工程と前記切断工程との間に行われるか、前記表層除去工程および前記メッキ工程が、前記樹脂封止工程よりも前の段階で行われるか、または、前記表層除去工程が前記樹脂封止工程よりも前の段階で行われ、前記メッキ工程が前記樹脂除去工程と前記切断工程との間に行われる。
　本開示に基づく加工品の製造装置は、切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物に対して加工を実施する、加工品の製造装置であって、前記加工対象物が切断されていない状態で、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去部と、前記加工対象物が切断されていない状態で、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ処理部と、を備え、前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、前記表層除去部は、前記非切断領域の少なくとも一部を除去する。
　上記開示によれば、切断されるべき位置に沿って予め溝部が形成された加工対象物を用いて加工品を製造する場合に、従来手法に比べてより高い接続信頼性を得ることが可能な加工品の製造方法、半導体装置の製造方法、および加工品の製造装置を得ることができる。
加工品の製造装置２０を示す図である。 加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。 準備工程において準備されたリードフレーム１の裏面１ｂ側から見た構成を示す平面図である。 図３中のＩＶ－ＩＶ線に沿った矢視断面図である。 準備工程において準備されたリードフレーム１の一部（リード部３、タイバー４および溝部５）の裏面１ｂ側から見た構成を示す斜視図である。 準備工程において準備されたリードフレーム１（ダイパッド２）上に、半導体チップ６がボンディングされた状態を示す断面図である。 樹脂封止工程が行なわれた状態を示す断面図である。 樹脂除去工程を行なう前に保護フィルムが除去された状態を示す断面図である。 樹脂除去工程を行なっている様子を示す断面図である。 表層除去工程を行なっている様子を示す断面図である。 表層除去工程を行なう範囲を説明するための平面図である。 図１０の一部を拡大して示す断面図であり、表層除去工程が行なわれた後の様子を示している。 メッキ工程が行なわれた後の様子を示す断面図である。 切断工程を行なっている様子を示す断面図である。 実施の形態の製造方法によって得られた半導体装置を示す斜視図である。 実施の形態の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。 比較例の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。 図１２に対応し、実施の形態に関する作用及び効果を説明するための断面図である。 図１２に対応し、実施の形態の第１変形例に関する表層除去工程を説明するための断面図である。 図１２に対応し、実施の形態の第２変形例に関する表層除去工程を説明するための断面図である。 図１２に対応し、実施の形態の第３変形例に関する表層除去工程を説明するための断面図である。 実施の形態の第４変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。 実施の形態の第５変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。
　実施の形態について、以下、図面を参照しながら説明する。以下の説明において同一の部品および相当部品には同一の参照番号を付し、重複する説明は繰り返さない場合がある。以下、加工品の製造方法（または半導体装置の製造方法）で使用される加工品の製造装置２０およびリードフレーム１の構成についてまず説明し、その後、加工品の製造方法（または半導体装置の製造方法）について説明する。
　［加工品の製造装置２０］
　図１は、加工品の製造装置２０を示す図である。加工品の製造装置２０はステージ２１上に保持された加工対象物２２に対して加工を実施する。加工対象物２２には、切断されるべき位置に沿って予め溝部が形成されている。ここで、溝部は、底がある溝部分であり、有底溝ということがある。加工対象物２２が後述するリードフレーム１である場合、リードフレーム１には溝部５（図５等参照）が形成され、加工品の製造装置２０は、半導体装置の製造装置として機能することができる。以下の説明では、加工品の製造装置２０が半導体装置の製造装置である場合の例に基づいて説明を行なう。
　加工品の製造装置２０は、出射部２３、走査部２４、制御部２５、およびメッキ処理部２６を備える。制御部２５は、所定の加工条件に従って、出射部２３および走査部２４を制御する。出射部２３はレーザ光を生成して出射する。出射部２３から出射されたレーザ光は走査部２４へ伝送され、走査部２４は、たとえばレンズおよびスキャナミラーなどを利用してレーザ光Ｌを加工対象物２２に向けて照射する。走査部２４は、加工対象物２２とレーザ光Ｌのビームスポットとの相対位置を変化させることにより、加工対象物２２上でレーザ光Ｌを所定の走査方向に沿って走査する。これにより、加工対象物２２の一部が除去される。
　詳細は後述するが、出射部２３、走査部２４および制御部２５は、「表層除去部」として機能することができる。表層除去部は、加工対象物２２が切断されていない状態で、加工対象物２２のうちの溝部（リードフレーム１における溝部５（図４参照））を形成している表層部分（リードフレーム１における表層部分３ｃ）を部分的に除去する。
　図４を参照して後述するが、リードフレーム１における表層部分３ｃが、表層除去部からのレーザ照射によって部分的に除去される。メッキ処理部２６は、加工対象物２２（リードフレーム１）が切断されていない状態で、表層部分３ｃが部分的に除去された加工対象物２２（リードフレーム１）にメッキ処理を施す。
　［半導体装置の製造方法］
　図２は、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。図１に示す加工品の製造装置２０を使用して、半導体装置の製造方法を実施することができる。半導体装置の製造方法は、準備工程ＳＴ１０、樹脂封止工程ＳＴ１２、樹脂除去工程ＳＴ１３、表層除去工程ＳＴ１４、メッキ工程ＳＴ１５、および切断工程ＳＴ１６を備える。準備工程ＳＴ１０は溝部形成工程ＳＴ１１を有する。
　（加工品の製造方法）
　準備工程ＳＴ１０、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５は、加工品の製造方法を構成することができる。すなわち、半導体装置の製造方法は加工品の製造方法を含み得る。以下、各工程について順に説明する。
　［リードフレーム１（準備工程ＳＴ１０）］
　図３は、準備工程において準備されたリードフレーム１の裏面１ｂ側から見た構成を示す平面図である。図４は、図３中のＩＶ－ＩＶ線に沿った矢視断面図である。図５は、準備工程において準備されたリードフレーム１の一部（リード部３、タイバー４および溝部５）の裏面１ｂ側から見た構成を示す斜視図である。
　図３は、リードフレーム１の断面構成を表しているものではないが、図示上の便宜のため、リードフレーム１を構成している部分に、斜め方向に延びるハッチング線を付与している。ここでは２種類のハッチング線を使用しており、その違いについては後述する。図３～図５には、説明上の便宜のため、長さ方向Ｓ、幅方向Ｗ、および高さ方向Ｈを図示しており、以下の説明では、これらの方向を適宜参照する。これらの方向は、図６以降の図面にも同様に適宜図示している。
　図３に示すように、リードフレーム１は、長さ方向Ｓおよび幅方向Ｗの双方に沿って延びる、略板状の形状を有する。リードフレーム１は、半導体チップ６（図６）が搭載される側に位置する表面１ａと、表面１ａの反対側に位置する裏面１ｂとを有し、銅などの金属から構成される。リードフレーム１は、複数のダイパッド２、複数のリード部３、および、複数のタイバー４を含む。
　（ダイパッド２、リード部３、タイバー４）
　複数のダイパッド２は、長さ方向Ｓおよび幅方向Ｗの双方に間隔を空けて配列されている。ダイパッド２の表面１ａ上に、半導体チップ６が搭載される（図６参照）。複数のダイパッド２の各々の周囲（四方）に、複数のリード部３が矩形状に並んで配置されている。複数のダイパッド２の各々を取り囲むように、複数のタイバー４が格子状に配置されている。１つのタイバー４の両側に、複数のリード部３が設けられており、複数のリード部３は、タイバー４の延在方向に沿って間隔をあけて並んでいる。複数のリード部３の各々は、厚肉部３ａと薄肉部３ｂとを有する（図３，図５）。リード部３においては、厚肉部３ａが薄肉部３ｂを介してタイバー４に連結している。高さ方向Ｈにおいて、ダイパッド２および厚肉部３ａは、薄肉部３ｂよりも大きな高さ寸法（すなわち厚み）を有する。
　ダイパッド２および厚肉部３ａには、図３の紙面右上側から左下側に向かって延びるハッチング線を付与している。リード部３の薄肉部３ｂおよびタイバー４に、図３の紙面左上側から右下側に向かって延びるハッチング線を付与している。
　（溝部５）
　図５を参照して、ここで、タイバー４、リード部３の厚肉部３ａおよび薄肉部３ｂについて、図５に示す「高さ方向Ｈの負側」に位置する表面に着目すると、これらの表面の高さ位置は同じである。一方で、図５に示す「高さ方向Ｈの正側」に位置する表面に着目すると、タイバー４の表面の高さ位置およびリード部３の薄肉部３ｂの表面の高さ位置よりも、リード部３の厚肉部３ａの表面の高さ位置は、高い。
　つまり、タイバー４の上記正側の表面およびリード部３の薄肉部３ｂの上記正側の表面は、リード部３の厚肉部３ａの上記正側の表面に対して凹んだ形状を呈しており、この構造により、リードフレーム１においては、タイバー４の裏面１ｂ（図３）側に、高さ方向Ｈおよび幅方向Ｗに沿って延在する、および、高さ方向Ｈおよび長さ方向Ｓに沿って延在する、格子状の溝部５が形成されている。
　溝部５は、リードフレーム１を高さ方向Ｈ方向に貫通するものではなく、例えば、リードフレーム１（厚肉部３ａ）の半分の溝深さを有し、リードフレーム１をエッチング（ウェットエッチング）することにより形成可能である。溝幅は例えば０．３０ｍｍ～０．５０ｍｍである。溝幅及び溝深さは、後工程で変形等の不具合が生じない程度の強度を確保すること、後工程で良好な外観検査が行えること、完成品である半導体装置の良好な実装強度などを考慮して、設定すればよい。
　図４に示すように、溝部５は、空間であり、溝部５の底部５ａと、溝部５の側部５ｂと、溝部５の開口端５ｃとによって規定される。溝部５の開口端５ｃとは、リードフレーム１の裏面１ｂのうち、溝部５を形成している内縁部分であり、直線状に延びている（図５）。溝部５の底部５ａは、おおむね平坦面の形状を有している。溝部５の側部５ｂは、溝部５の底部５ａに近づくほど溝部５の開口端５ｃよりも幅方向の中央寄りに位置するように湾曲している。
　図４～図５（特に図４）に示すように、リードフレーム１は、溝部５を形成している表層部分３ｃを有する。図４では、表層部分３ｃは破線を用いて表現されている。リードフレーム１の表層部分３ｃとは、リードフレーム１のうち、リードフレーム１の外表面から所定深さまでの範囲に規定される部分であって、溝部５を形成する部分である。表層部分３ｃの表面形状が、空間としての溝部５を形成（区画）している。図４の断面形状に示すように、表層部分３ｃは所定厚みを有し、ここではＵ字状またはＣ字状の形状を呈して延在している。なおここで言う「所定深さまでの範囲」および「所定厚み」とは、表層部分３ｃが、幅方向Ｗにおいて一定の（均一な）厚みを有しているという構成に限定しているものではない。溝部５を形成するものでさえあれば、表層部分３ｃは、幅方向Ｗにおいて任意の厚さを有し得るものであり、幅方向Ｗにおいて異なる厚みを有していてもよい。
　詳細は後述するが、リードフレーム１は切断工程ＳＴ１６を実施することによって個片化される（図１４参照）。表層部分３ｃは、リードフレーム１が切断されることにより除去されることとなる切断領域３ｍと、切断領域３ｍと溝部５の開口端５ｃとの間に位置する非切断領域３ｎと、を含んでいる。図４には、切断工程ＳＴ１６によって用いられるブレード１２が二点鎖線を用いて仮想的に図示されている。
　切断領域３ｍは、ブレード１２を示す二点鎖線の枠の内側に位置し、非切断領域３ｎは、ブレード１２を示す二点鎖線の枠の外側に位置する。表層部分３ｃは、切断領域３ｍと非切断領域３ｎとの間に境界部分３ｔを含んでいる。境界部分３ｔの表面３ｑは、ブレード１２を示す二点鎖線上に位置している。なお、二点鎖線の枠の幅および位置は、いずれも模式的に記載しており、切断によって実際に除去される範囲はブレード１２の幅よりも幅広となる。
　切断領域３ｍの表面形状３ｐが、溝部５の底部５ａに対応している。非切断領域３ｎの表面形状３ｒは、溝部５の側部５ｂに対応している。非切断領域３ｎの表面形状３ｒの上端部分３ｓが、溝部５の開口端５ｃに対応している。図４に示す例では、溝部５の側部５ｂのすべてが非切断領域３ｎの表面形状３ｒに含まれている。非切断領域３ｎの表面形状３ｒの下端部分に、溝部５の底部５ａ（平坦面）が含まれていてもよい（換言すると、溝部５の底部５ａの一部が、非切断領域３ｎに含まれていてもよい）。
　（樹脂封止工程）
　図６は、準備工程において準備されたリードフレーム１（ダイパッド２）上に、半導体チップ６がボンディングされた状態を示す断面図である。図６に示すように、各半導体チップ６に設けられた複数の電極が、ボンディングワイヤ７を介してリード部３（厚肉部３ａ）に電気的に接続される。
　図７は、樹脂封止工程が行なわれた状態を示す断面図である。樹脂封止工程においては、半導体チップ６がボンディングされた状態で、リードフレーム１及び半導体チップ６を樹脂材９により封止する。樹脂封止工程の前に、リードフレーム１の溝部５の側に、保護フィルム８（例えばポリイミド樹脂テープ）を貼り付けて、保護フィルム８を貼り付けた上で樹脂封止を行なうとよい。
　半導体装置の製造方法は、樹脂封止工程から、後述する切断工程までの間のどこかに、リードフレーム１の溝部５とは反対側の表面９ａ（図７）に、レーザ光Ｌ１を照射することによるレーザマーキングを行なう工程をさらに含んでいてもよい。パルスレーザを用いて走査光学系により走査することにより、型番やシリアルＮｏなどの任意の情報を印字可能である。
　図８に示すように、次述する樹脂除去工程を行なう前に、保護フィルム８がリードフレーム１から剥がされる。保護フィルム８の除去により、リードフレーム１の溝部５内に形成されている樹脂材９（９ｂ）が露出する。なお、保護フィルム８は、図７を参照しながら説明したレーザマーキングを行なう工程の前にリードフレーム１から剥がしてもよい。
　（樹脂除去工程）
　図９は、樹脂除去工程を行なっている様子を示す断面図である。樹脂除去工程においては、溝部５内の樹脂材９（９ｂ）にレーザ光Ｌ２を照射し、レーザ光Ｌ２が長さ方向Ｓに沿って走査される。これにより、溝部５内の樹脂材が除去される。レーザ光Ｌ２としては、パルスレーザとして、たとえば、赤外レーザグリーンレーザ、もしくは、紫外レーザなどを利用可能である。
　パルス幅に関しては、ナノ秒やピコ秒などのパルス幅を発生するレーザを利用可能である。また、制御部２５（図１）によって出射部２３および走査部２４を制御することにより、レーザ光Ｌ２による加工条件を変化させることができる。樹脂材９（９ｂ）の材質や樹脂材９（９ｂ）のサイズ（溝部５の溝幅等）に応じて、樹脂材９（９ｂ）を効率よく除去できるように、レーザ光Ｌ２の波長、出力、レーザ集光径、照射時間などが最適化される。
　（表層除去工程）
　図１０は、表層除去工程を行なっている様子を示す断面図である。図１１は、表層除去工程を行なう範囲を説明するための平面図である。表層除去工程においては、リードフレーム１を切断する前に（換言すると、切断工程が行われる前に）、リードフレーム１のうちの溝部５を形成している表層部分３ｃを部分的に除去する。表層除去工程は、たとえばレーザを用いて行われる。リードフレーム１の材料（銅など）への高効率加工および熱影響抑制のため、短パルス（ピコ秒未満）の発振器を用いるとよい。表層除去工程は、他の研削手段または他の研磨手段などによって行われてもよい。
　図１０を参照して、表層除去工程が実施される前の状態において、リードフレーム１の表層部分３ｃは、リードフレーム１が切断されることにより除去されることとなる切断領域３ｍと、切断領域３ｍと溝部５の開口端５ｃとの間に位置する非切断領域３ｎと、を含んでいる。表層除去工程が実施される前の状態において、非切断領域３ｎの表面形状３ｒは、溝部５の底部５ａに近づくほど溝部５の開口端５ｃよりも溝幅方向の中央寄りに位置するように湾曲している。なお、図１０には、切断工程ＳＴ１６によって用いられるブレード１２の側壁部分のみが二点鎖線を用いて仮想的に図示されている。
　表層除去工程においては、少なくとも非切断領域３ｎに向けてレーザ光Ｌ３を照射し、レーザ光Ｌ３が長さ方向Ｓに沿って走査される（図１１参照）。これにより、非切断領域３ｎの少なくとも一部が除去される。たとえば、表層部分３ｃから３０μｍ～４０μｍの深さ分を除去するとよい。レーザ光Ｌ３として、たとえばピコ秒パルスのレーザなどの短パルスレーザを用いるとよい。
　図１２は、図１０の一部を拡大して示す断面図であり、表層除去工程が行なわれた後の様子を示している。図１０、図１２に示す例では、非切断領域３ｎにおける高さ方向の中央部分よりもやや下方側（溝部５の底部５ａ寄り）の部分が除去されている。さらに、切断領域３ｍの幅方向における両側部分も、わずかに除去されている。すなわち、ここでの表層除去工程においては、非切断領域３ｎの少なくとも一部に加え、切断領域３ｍのうちの非切断領域３ｎ寄りの部分も除去している。
　表層除去工程が実施された後であって、且つ、リードフレーム１が切断される前の状態においては、リードフレーム１の表層部分３ｃは、切断領域３ｍと非切断領域３ｎとの間に境界部分３ｔを含んでいる。溝部５の深さ方向における表層部分３ｃの表面の位置を「高さ」と定義した場合、表層除去工程が実施された後であって、且つ、リードフレーム１が切断される前の状態において、切断領域３ｍの表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２と等しい、又は、切断領域３ｍのうちの少なくとも一部の表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２よりも高い（境界部分３ｔの表面３ｑの高さ位置は、切断領域３ｍのうちの少なくとも一部の表面よりも低い高さ位置にある）。
　（メッキ工程）
　図１３は、メッキ工程が行なわれた後の様子を示す断面図である。表層除去工程の実施後、リードフレーム１を切断する前に、表層部分３ｃが部分的に除去されたリードフレーム１にメッキ処理を行なう。リードフレーム１のダイパッド２の表面、リードフレーム１のタイバー４の表面、リード部３の薄肉部３ｂの表面、および表層部分３ｃのうちの表層除去工程が実施された表面に、メッキ層１０が形成される。メッキ層１０の形成によって、加工品の製造方法としては完了し、この時点のメッキ層１０が形成されたリードフレーム１が「加工品」を構成することになる。
　メッキ層１０の材料としては、実装に用いられるはんだ材料に応じて、はんだ濡れ性が良好な材料を選定することができる。例えば、Ｓｎ（錫）系のはんだを用いる場合には、錫（Ｓｎ）、錫－銅合金（Ｓｎ－Ｃｕ）、錫－銀合金（Ｓｎ－Ａｇ）、錫－ビスマス（Ｓｎ－Ｂｉ）などを用いることができる。
　メッキ工程においては、リードフレーム１に所定の洗浄処理を行なってからメッキ処理を行なうとよい。メッキ工程の前処理のリードフレーム１の表面処理として、洗浄処理に加え、酸化膜の除去、表面活性化などのための処理を行なってもよい。溝部５内の樹脂材９はレーザ光の照射を受けて改質（例えば炭化）していることがあり、多少の樹脂材９が残存した場合であっても、改質した樹脂材９はメッキ処理を行なう前の洗浄処理等の表面処理によって溝部５内から除去できる。
　（切断工程）
　図１４に示すように、メッキ処理が行なわれたリードフレーム１を溝部５に沿って切断する。この切断工程では、ブレード１２を用いてリードフレーム１および樹脂材９の全厚さ部分を切断する。切断工程の実施により、複数の単位樹脂成形品としての半導体装置１１が得られる。図１５に示すように、半導体装置１１は、平面視した場合に製品の外方に向けて電気的接続用のリードが突出していないＱＦＮ（Quad　Flat　Non-leaded　Package）タイプのノンリード型の製品である。
　図１６は、半導体装置１１が実施されている様子を示す断面図である。図１６に示すように、半導体装置１１においては、各リード部３の側部（片部）に段差が形成されており、リード部３の側面３ｄにおいては、メッキ層１０が形成されておらず元の金属が露出している。半導体装置１１は例えば、樹脂材９の側を上にしてリード部３の側を下にして、プリント基板に実装される。プリント基板には、リード部３に対応する位置にランド１３が形成されており、はんだ１４を介してリード部３とランド１３とが接続される。
　この際、リードフレーム１の表層部分３ｃ（図１２）のうちの表層除去工程が実施された部分の内側（凹所）に、はんだ１４が溜まることで、はんだ１４の濡れ性が向上し、より良好なはんだ接合構造を得ることが可能になる。表層除去工程の実施によって、上記の凹所部分の接合面積（表面積）が大きくなっており、さらに、はんだ１４を誘導可能な凹所部分の体積も大きくなっている。
　図１７は、比較例の製造方法によって得られた半導体装置が実装されている様子を示す断面図である。比較例の場合には、表層除去工程が実施されていないため、上記凹所に対応する部分の接合面積（表面積）および体積がともに小さい。これに対して上記の実施の形態（図１６）によれば、切断されるべき位置に沿って予め溝部が形成された加工対象物を用いて加工品を製造する場合に、従来手法に比べてより高い接続信頼性を得ることが可能となっている。また、表層除去工程の実施によって、上記の凹所部分の高さＨＳもより高くすることができ、はんだ１４を検査するための自動検査機を用いた検査もより容易となり、より高い精度の結果を得ることも可能となる。
　リードフレーム１の溝部５がウェットエッチングによって形成されている場合には、非切断領域３ｎの表面形状３ｒは、溝部５の底部５ａに近づくほど溝部５の開口端５ｃよりも溝幅方向の中央寄りに位置するように湾曲しやすくなる。ウェットエッチングを行った場合に、上記のような非切断領域３ｎの表面形状３ｒに表層除去工程を実施することにより、上記効果を得ることが可能である。
　図１８に示すように、上述の実施の形態においては、溝部５の深さ方向における表層部分３ｃの表面の位置を「高さ」と定義した場合、表層除去工程が実施された後であって、且つ、リードフレーム１が切断される前の状態において、切断領域３ｍの表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２と等しい、又は、切断領域３ｍのうちの少なくとも一部の表面の高さＨ１は、境界部分３ｔの表面３ｑの高さＨ２よりも高い。後者の場合、境界部分３ｔの表面３ｑの高さ位置は、切断領域３ｍのうちの少なくとも一部の表面よりも低い高さ位置にある。当該構成によれば、ブレード１２を用いて切断を行う際に、切断領域３ｍにおける高さＨ１の部分に先にブレード１２が接触する。この時点で、ブレード１２の幅方向における両側の下方には隙間３ｗ（図１８）が形成されている。その後、境界部分３ｔにおける高さＨ２の部分（境界部分３ｔの表面３ｑ）にブレード１２が接触することとなる。このように、ブレード１２の両端部でリードフレーム１の厚みが薄くなるため、境界部分３ｔにおいてバリが発生することを小さくすることができる。
　［第１変形例］
　図１９は、図１２に対応し、実施の形態の第１変形例に関する表層除去工程を説明するための断面図である。上述の例（図１８等）では、非切断領域３ｎの少なくとも一部に加えて、切断領域３ｍの端部（図１８に示す隙間３ｗに相当する部分）も除去される。このような構成は必須ではなく、図１９に示すように、切断領域３ｍが平らになっていて溝部５の側部５ｂが切断領域３ｍに含まれない場合には、切断領域３ｍについては表層除去工程で除去しないようにしてもよい。はんだの誘導や接合に寄与する上記の凹所を形成するという目的は、非切断領域３ｎのみに表層除去工程を実施し、切断領域３ｍに表層除去工程を実施しないことによっても達成し得るものであり、切断領域３ｍに表層除去工程を実施しない分、製造時間の短縮化が図れる。
　［第２変形例］
　図２０は、図１２に対応し、実施の形態の第２変形例に関する表層除去工程を説明するための断面図である。表層除去工程が実施された後であって且つリードフレーム１が切断される前の状態において、切断領域３ｍの表面と非切断領域３ｎの表面とが相互に接続している部分（すなわち、境界部分３ｔの表面）は、平坦面の形状を呈しており、かつ、平坦面は、溝部５の深さ方向（裏面１ｂに対して直交する方向）に対して、略直交していてもよい。当該構成によっても、境界部分３ｔにおいてバリが発生することを小さくすることができる。
　図２１は、図１２に対応し、実施の形態の第３変形例に関する表層除去工程を説明するための断面図である。図２１に示すように、表層除去工程が実施された後であって且つリードフレーム１が切断される前の状態において、非切断領域３ｎの表面形状３ｒ（すなわち、溝部５の側部５ｂ）が、溝部５の深さ方向（裏面１ｂに対して直交する方向）に対して、略平行になるように延びていてもよい。図２１に示す程度にまで表層除去工程を実施することによって、はんだの誘導や接合に寄与する凹所を十分に形成することが可能となる。また、凹所が深くなることによって、半導体装置の実装時に、実装側面のはんだ濡れ高さが確保され、自動検査機を用いた検査がより容易となる。
　また、図２０を参照して述べた場合と同様に、図２１に示すように、切断領域３ｍの表面と非切断領域３ｎの表面とが相互に接続している部分（すなわち、境界部分３ｔの表面）は、平坦面の形状を呈しており、かつ、平坦面は、溝部５の深さ方向（裏面１ｂに対して直交する方向）に対して、略直交していてもよい。図２１に示す構成においては、非切断領域３ｎの表面形状３ｒ（すなわち、溝部５の側部５ｂ）と、切断領域３ｍの表面形状３ｐ（すなわち、溝部５の底部５ａ）とが、たがいに直交している。このような構成であっても、境界部分３ｔにおいてバリが発生することを小さくすることができる。
　［第４変形例］
　上述の通り、加工品の製造方法は、準備工程ＳＴ１０、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５は、加工品の製造方法を構成することができる。上述の実施の形態の場合（図２）には、表層除去工程ＳＴ１４およびメッキ工程ＳＴ１５が、樹脂除去工程ＳＴ１３と切断工程ＳＴ１６との間に行われる。
　図２２は、実施の形態の第４変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。図２２に示すように、加工品の製造方法に関するこれらの各工程（準備工程ＳＴ１０、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５）を実施した後に、樹脂封止工程ＳＴ１２、樹脂除去工程ＳＴ１３、および切断工程ＳＴ１６を実施してもよい。図２２に示す例では、表層除去工程ＳＴ１４、およびメッキ工程ＳＴ１５が、樹脂封止工程ＳＴ１２よりも前の段階で行われる。この場合のメッキ工程では、たとえば、Ｐａｌｌａｄｉｕｍ　Ｐｒｅ　Ｐｌａｔｅｄメッキ（例えば、Ｎｉ／Ｐｄ／Ａｕメッキ）や全面Ｐｄメッキなどを用いることが可能である。
　実施主体としては、たとえばリードフレームメーカがメッキ工程ＳＴ１５までを行い、半導体装置メーカーが樹脂封止工程ＳＴ１２以降のすべてを行うことが可能である。あるいは、リードフレームメーカが表層除去工程ＳＴ１４までを行い、メッキ工程ＳＴ１５以降を半導体装置メーカーが行ってもよい。
　［第５変形例］
　図２３は、実施の形態の第５変形例に関する、加工品の製造方法、およびそれを使用する半導体装置の製造方法を示す図である。図２３に示すように、加工品の製造方法に関するこれらの各工程は、連続して行われなくてもよい。準備工程ＳＴ１０を実施した後に、表層除去工程ＳＴ１４、樹脂封止工程ＳＴ１２、樹脂除去工程ＳＴ１３、メッキ工程ＳＴ１５および切断工程ＳＴ１６を順に実施してもよい。図２３に示す例では、表層除去工程ＳＴ１４が樹脂封止工程ＳＴ１２よりも前の段階で行われ、メッキ工程ＳＴ１５が樹脂除去工程ＳＴ１３と切断工程ＳＴ１６との間に行われる。
　実施主体としては、たとえばリードフレームメーカが準備工程ＳＴ１０までを行い、半導体装置メーカーが表層除去工程ＳＴ１４以降のすべてを行うことが可能である。あるいは、リードフレームメーカが表層除去工程ＳＴ１４までを行い、それ以降を半導体装置メーカーが行ってもよい。
　以上、実施の形態について説明したが、上記の開示内容はすべての点で例示であって制限的なものではない。本発明の技術的範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　リードフレーム（加工対象物）、１ａ，３ｑ，９ａ　表面、１ｂ　裏面、２　ダイパッド、３　リード部、３ａ　厚肉部、３ｂ　薄肉部、３ｃ　表層部分、３ｄ　側面、３ｍ　切断領域、３ｎ　非切断領域、３ｐ，３ｒ　表面形状、３ｓ　上端部分、３ｔ　境界部分、３ｗ　隙間、４　タイバー、５　溝部、５ａ　底部、５ｂ　側部、５ｃ　開口端、６　半導体チップ、７　ボンディングワイヤ、８　保護フィルム、９　樹脂材、１０　メッキ層、１１　半導体装置、１２　ブレード、１３　ランド、１４　はんだ、２０　加工品の製造装置、２１　ステージ、２２　加工対象物、２３　出射部、２４　走査部、２５　制御部、２６　メッキ処理部、Ｈ１，Ｈ２，ＨＳ　高さ、Ｌ，Ｌ１，Ｌ２，Ｌ３　レーザ光、ＳＴ１０　準備工程、ＳＴ１１　溝部形成工程、ＳＴ１２　樹脂封止工程、ＳＴ１３　樹脂除去工程、ＳＴ１４　表層除去工程、ＳＴ１５　メッキ工程、ＳＴ１６　切断工程。

Claims (9)

  1. 　加工品の製造方法であって、
    　切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物を準備する準備工程と、
    　前記加工対象物を切断する前に、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去工程と、
    　前記加工対象物を切断する前に、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ工程と、を含み、
    　前記表層除去工程が実施される前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、
    　前記表層除去工程においては、前記非切断領域の少なくとも一部を除去する、
    加工品の製造方法。
  2. 　前記表層除去工程においては、前記非切断領域の前記少なくとも一部に加え、前記切断領域のうちの前記非切断領域寄りの部分も除去する、
    請求項１に記載の加工品の製造方法。
  3. 　前記表層除去工程が実施される前の状態において、前記非切断領域の表面形状は、前記溝部の底部に近づくほど前記溝部の前記開口端よりも溝幅方向の中央寄りに位置するように湾曲している、
    請求項１または２に記載の加工品の製造方法。
  4. 　前記表層除去工程が実施された後であって且つ前記加工対象物が切断される前の状態において、前記表層部分は、前記切断領域と前記非切断領域との間に境界部分を含んでおり、
    　前記溝部の深さ方向における前記表層部分の表面の位置を高さと定義した場合、
    　前記表層除去工程が実施された後であって且つ前記加工対象物が切断される前の状態において、前記切断領域のうちの少なくとも一部の表面の高さは、前記境界部分の表面の高さよりも高い、
    請求項１から３のいずれか１項に記載の加工品の製造方法。
  5. 　前記表層除去工程が実施された後であって且つ前記加工対象物が切断される前の状態において、前記切断領域の表面と前記非切断領域の表面とが相互に接続している部分は、平坦面の形状を呈しており、
    　前記平坦面は、前記溝部の深さ方向に対して略直交している、
    請求項１から４のいずれか１項に記載の加工品の製造方法。
  6. 　前記表層除去工程は、レーザを用いて行われる、
    請求項１から５のいずれか１項に記載の加工品の製造方法。
  7. 　前記準備工程において準備された前記加工対象物は、ウェットエッチングによって形成された前記溝部を有している、
    請求項１から６のいずれか１項に記載の加工品の製造方法。
  8. 　請求項１から７のいずれか１項に記載の加工品の製造方法を使用する、半導体装置の製造方法であって、
    　前記リードフレームに半導体チップがボンディングされた状態で、前記リードフレームおよび前記半導体チップを樹脂材により封止する樹脂封止工程と、
    　前記溝部内の前記樹脂材を除去する樹脂除去工程と、
    　前記リードフレームを、前記溝部に沿って切断する切断工程と、を含み、
    　前記加工品の製造方法としては、
    　　前記表層除去工程および前記メッキ工程が、前記樹脂除去工程と前記切断工程との間に行われるか、
    　　前記表層除去工程および前記メッキ工程が、前記樹脂封止工程よりも前の段階で行われるか、または、
    　　前記表層除去工程が前記樹脂封止工程よりも前の段階で行われ、前記メッキ工程が前記樹脂除去工程と前記切断工程との間に行われる、
    半導体装置の製造方法。
  9. 　切断されるべき位置に沿って予め溝部が形成されたリードフレームを少なくとも含む加工対象物に対して加工を実施する、加工品の製造装置であって、
    　前記加工対象物が切断されていない状態で、前記加工対象物のうちの前記溝部を形成している表層部分を部分的に除去する表層除去部と、
    　前記加工対象物が切断されていない状態で、前記表層部分が部分的に除去された前記加工対象物にメッキ処理を施すメッキ処理部と、を備え、
    　前記表層除去部が前記表層部分を部分的に除去する前の状態において、前記表層部分は、前記加工対象物が切断されることにより除去されることとなる切断領域と、前記切断領域と前記溝部の開口端との間に位置する非切断領域と、を含んでおり、
    　前記表層除去部は、前記非切断領域の少なくとも一部を除去する、
    加工品の製造装置。
PCT/JP2022/046171 2022-03-28 2022-12-15 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置 WO2023188587A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020247026492A KR20240132490A (ko) 2022-03-28 2022-12-15 가공품의 제조 방법, 반도체 장치의 제조 방법, 및 가공품의 제조 장치
CN202280091674.XA CN118696413A (zh) 2022-03-28 2022-12-15 加工品的制造方法、半导体装置的制造方法、及加工品的制造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022051327A JP2023144386A (ja) 2022-03-28 2022-03-28 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP2022-051327 2022-03-28

Publications (1)

Publication Number Publication Date
WO2023188587A1 true WO2023188587A1 (ja) 2023-10-05

Family

ID=88200034

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/046171 WO2023188587A1 (ja) 2022-03-28 2022-12-15 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置

Country Status (5)

Country Link
JP (1) JP2023144386A (ja)
KR (1) KR20240132490A (ja)
CN (1) CN118696413A (ja)
TW (1) TWI842386B (ja)
WO (1) WO2023188587A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2021061266A (ja) * 2019-10-02 2021-04-15 大口マテリアル株式会社 リードフレーム
JP2021125611A (ja) * 2020-02-06 2021-08-30 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US20210299791A1 (en) * 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Method of forming package structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077278A (ja) 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP6827495B2 (ja) * 2019-05-16 2021-02-10 Ｔｏｗａ株式会社 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008186891A (ja) * 2007-01-29 2008-08-14 Denso Corp モールドパッケージおよびその製造方法ならびにモールドパッケージの実装構造
WO2015145651A1 (ja) * 2014-03-27 2015-10-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2021061266A (ja) * 2019-10-02 2021-04-15 大口マテリアル株式会社 リードフレーム
JP2021125611A (ja) * 2020-02-06 2021-08-30 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
US20210299791A1 (en) * 2020-03-27 2021-09-30 Integrated Silicon Solution Inc. Method of forming package structure

Also Published As

Publication number Publication date
KR20240132490A (ko) 2024-09-03
JP2023144386A (ja) 2023-10-11
TWI842386B (zh) 2024-05-11
TW202339132A (zh) 2023-10-01
CN118696413A (zh) 2024-09-24

Similar Documents

Publication Publication Date Title
EP1209706A2 (en) Method for fabricating chip type solid electrolytic capacitor and apparatus for performing the same method
KR102397616B1 (ko) 반도체 장치의 제조 방법
WO2023188587A1 (ja) 加工品の製造方法、半導体装置の製造方法、および加工品の製造装置
JP3459154B2 (ja) 半導体装置およびレーザスクライビング法
WO2023112395A1 (ja) レーザ加工装置、レーザ加工方法、および半導体装置の製造方法
WO2023047720A1 (ja) 半導体装置およびその製造方法
WO2023037682A1 (ja) 半導体装置の製造方法およびリードフレーム
JP2969054B2 (ja) 半導体装置の製造方法及び半導体装置
JPH04157761A (ja) タイバー切断方法
JP2002280512A (ja) リードフレームの製造方法
JPH08236574A (ja) 半導体装置の組立方法
JPH06334090A (ja) 樹脂封止型半導体装置のリード構造およびその製造方法
JP2002289757A (ja) 電子部品のリード切断方法
JP2022177326A (ja) 半導体素子、および半導体素子の製造方法
CN116741737A (zh) 引线框架及引线框架的制造方法
JPH077113A (ja) リードフレームの製造方法及びリードフレーム
JP2001093921A (ja) 半導体装置の製造方法
JPH06295966A (ja) 金属板の加工方法及びリードフレームの加工方法並びにリードフレーム
JPH06302738A (ja) 金属板の加工方法及びリードフレームの加工方法並びに金属板及びリードフレーム
JPH03238842A (ja) 半導体装置の製造方法
JPH10209311A (ja) 樹脂パッケージ型電子装置の標印方法およびこの方法によって標印された樹脂パッケージ型電子装置
JPH04221845A (ja) リードフレームの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22935715

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20247026492

Country of ref document: KR

Kind code of ref document: A