JPH08236574A - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JPH08236574A JPH08236574A JP7057908A JP5790895A JPH08236574A JP H08236574 A JPH08236574 A JP H08236574A JP 7057908 A JP7057908 A JP 7057908A JP 5790895 A JP5790895 A JP 5790895A JP H08236574 A JPH08236574 A JP H08236574A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor chip
- excimer laser
- semiconductor device
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85009—Pre-treatment of the connector or the bonding area
- H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Drying Of Semiconductors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 半導体チップ電極の面積を縮小した場合で
も、ボンディングの接合強度を十分なものに保ち、信頼
性の高い接合が得られる半導体装置の組立方法を提供す
る。 【構成】 マスク１１を用いることにより、ワイヤーボ
ンディング以前の工程においてエキシマレーザビーム２
１の照射を、半導体チップ１における電極２の電極面に
対してのみ選択的に行う。電極２上の酸化膜および有機
物はエキシマレーザビームのエネルギーを吸収して分解
し、電極面から飛散する（アブレーション）。電極２の
新生面（Ａｌ）が電極表面に露出するため、ワイヤーボ
ンディング工程において電極面とワイヤーとの接合強度
が向上する。
も、ボンディングの接合強度を十分なものに保ち、信頼
性の高い接合が得られる半導体装置の組立方法を提供す
る。 【構成】 マスク１１を用いることにより、ワイヤーボ
ンディング以前の工程においてエキシマレーザビーム２
１の照射を、半導体チップ１における電極２の電極面に
対してのみ選択的に行う。電極２上の酸化膜および有機
物はエキシマレーザビームのエネルギーを吸収して分解
し、電極面から飛散する（アブレーション）。電極２の
新生面（Ａｌ）が電極表面に露出するため、ワイヤーボ
ンディング工程において電極面とワイヤーとの接合強度
が向上する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の組立て方
法に関する。
法に関する。
【０００２】
【従来の技術】半導体チップの電極（半導体チップ電
極）と外部電極を接続する方法として、ワイヤーボンデ
ィング、ＴＡＢ（Tape Automated Bonding）、フリップ
チップ、導電性樹脂接着法等の方法が知られている。半
導体チップ電極は通常、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−
Ｃｕ合金等からなり、その表面には数百Åの厚さの酸化
膜が成形されている。また、電極表面に数十Å〜数百Å
の有機物が付着していることもある。
極）と外部電極を接続する方法として、ワイヤーボンデ
ィング、ＴＡＢ（Tape Automated Bonding）、フリップ
チップ、導電性樹脂接着法等の方法が知られている。半
導体チップ電極は通常、Ａｌ−Ｓｉ合金、Ａｌ−Ｓｉ−
Ｃｕ合金等からなり、その表面には数百Åの厚さの酸化
膜が成形されている。また、電極表面に数十Å〜数百Å
の有機物が付着していることもある。
【０００３】近年、半導体チップは、ウエーハプロセス
ルールの縮小化に伴い、より多くの機能を１チップ中に
作り込む傾向にあり、パッド（電極）数も増加してお
り、パッドピッチおよびパッドサイズの縮小化が必須と
なっており、このため電極の接続面積も縮小することが
必要となる。
ルールの縮小化に伴い、より多くの機能を１チップ中に
作り込む傾向にあり、パッド（電極）数も増加してお
り、パッドピッチおよびパッドサイズの縮小化が必須と
なっており、このため電極の接続面積も縮小することが
必要となる。
【０００４】
【発明が解決しようとする課題】ところが、上記従来の
電極接続技術すなわちボンディング方法ではいずれも、
半導体チップ電極の表面を清浄にしてから接続するとい
う手順は採られていない。このため、接続面積を縮小し
た電極を接続した場合、例えばワイヤーボンディングで
は、接続ワイヤーとパッド（電極）の接合強度が低下
し、ＴＡＢではバンプとパッドの接合強度が低下し、こ
れらの接続方法において不着が発生するおそれがあっ
た。
電極接続技術すなわちボンディング方法ではいずれも、
半導体チップ電極の表面を清浄にしてから接続するとい
う手順は採られていない。このため、接続面積を縮小し
た電極を接続した場合、例えばワイヤーボンディングで
は、接続ワイヤーとパッド（電極）の接合強度が低下
し、ＴＡＢではバンプとパッドの接合強度が低下し、こ
れらの接続方法において不着が発生するおそれがあっ
た。
【０００５】本発明は、上記従来の問題点に鑑みなされ
たもので、その第一の目的は、半導体チップのパッド
（電極）面積が小さくなった場合でも、ボンディングの
接合強度を十分なものに保ち、信頼性の高い接合が得ら
れる半導体装置の組立方法を、簡便な構成で提供するこ
とにある。
たもので、その第一の目的は、半導体チップのパッド
（電極）面積が小さくなった場合でも、ボンディングの
接合強度を十分なものに保ち、信頼性の高い接合が得ら
れる半導体装置の組立方法を、簡便な構成で提供するこ
とにある。
【０００６】本発明の第二の目的は、ボンディング終了
後の半導体装置の周囲を樹脂で封止する場合において、
この半導体装置と樹脂との密着性を高めて封止すること
ができる方法を、簡便な構成で提供することにある。
後の半導体装置の周囲を樹脂で封止する場合において、
この半導体装置と樹脂との密着性を高めて封止すること
ができる方法を、簡便な構成で提供することにある。
【０００７】
【課題を解決するための手段】本発明の半導体装置の組
立方法は、半導体チップ電極と外部電極を接続するボ
ンディング工程、またはボンディング後の半導体装置
を樹脂で封止するパッケージング工程を改良したもので
ある。
立方法は、半導体チップ電極と外部電極を接続するボ
ンディング工程、またはボンディング後の半導体装置
を樹脂で封止するパッケージング工程を改良したもので
ある。
【０００８】すなわち、ではボンディングを行う以前
に、半導体チップ電極上の不純物（主に酸化膜および有
機物）にエキシマレーザビームを照射し、光化学反応に
よりこの不純物を分解して電極面から飛散・除去し、電
極面に新生面を露出させることによって、電極面とボン
ディング用のワイヤー等との接合強度を向上させること
を骨子としている。
に、半導体チップ電極上の不純物（主に酸化膜および有
機物）にエキシマレーザビームを照射し、光化学反応に
よりこの不純物を分解して電極面から飛散・除去し、電
極面に新生面を露出させることによって、電極面とボン
ディング用のワイヤー等との接合強度を向上させること
を骨子としている。
【０００９】または、樹脂で封止される各種部分の表
面にエキシマレーザビームを照射して該照射面を改質
し、該照射面と封止用樹脂との濡れ性の向上、従って該
照射面と封止用樹脂との密着性を向上させることを骨子
としている。
面にエキシマレーザビームを照射して該照射面を改質
し、該照射面と封止用樹脂との濡れ性の向上、従って該
照射面と封止用樹脂との密着性を向上させることを骨子
としている。
【００１０】請求項１に記載の半導体装置の組立方法
は、外部電極と接続する電極（パッド）を有する半導体
チップと、これを搭載するアイランドと、前記半導体チ
ップ電極と外部電極を電気的に接続するためのインナー
リードと、外部端子としてのアウターリードとを有する
半導体装置を組み立てるに際し、前記半導体チップ電極
とインナーリードをワイヤーボンディングにより接続す
る方法において、ワイヤーボンディング以前の工程で、
半導体チップ電極の電極面にエキシマレーザを照射する
ことを特徴とする。
は、外部電極と接続する電極（パッド）を有する半導体
チップと、これを搭載するアイランドと、前記半導体チ
ップ電極と外部電極を電気的に接続するためのインナー
リードと、外部端子としてのアウターリードとを有する
半導体装置を組み立てるに際し、前記半導体チップ電極
とインナーリードをワイヤーボンディングにより接続す
る方法において、ワイヤーボンディング以前の工程で、
半導体チップ電極の電極面にエキシマレーザを照射する
ことを特徴とする。
【００１１】請求項２に記載の半導体装置の組立方法
は、半導体チップ電極と外部電極とをＴＡＢ、フリップ
チップまたは導電性樹脂接着法により接続する方法にお
いて、ＴＡＢによる接続の場合はバンプ形成以前の工程
で、フリップチップによる接続の場合は金属ボール形成
以前の工程で、導電性樹脂接着法による接続の場合は導
電性樹脂と半導体チップ電極との接続以前の工程で、そ
れぞれ半導体チップ電極の電極面にエキシマレーザを照
射することを特徴とする。
は、半導体チップ電極と外部電極とをＴＡＢ、フリップ
チップまたは導電性樹脂接着法により接続する方法にお
いて、ＴＡＢによる接続の場合はバンプ形成以前の工程
で、フリップチップによる接続の場合は金属ボール形成
以前の工程で、導電性樹脂接着法による接続の場合は導
電性樹脂と半導体チップ電極との接続以前の工程で、そ
れぞれ半導体チップ電極の電極面にエキシマレーザを照
射することを特徴とする。
【００１２】請求項３に記載の半導体装置の組立方法
は、ワイヤーボンディング工程を経て得られる半導体装
置を組み立てるに際し、ワイヤーボンディング以前の工
程で、半導体チップ電極の電極面と、インナーリードの
ボンディング箇所の周辺とに、同時にエキシマレーザを
照射することを特徴とする。
は、ワイヤーボンディング工程を経て得られる半導体装
置を組み立てるに際し、ワイヤーボンディング以前の工
程で、半導体チップ電極の電極面と、インナーリードの
ボンディング箇所の周辺とに、同時にエキシマレーザを
照射することを特徴とする。
【００１３】請求項４に記載の半導体装置の組立方法
は、半導体装置の半導体チップ電極と外部電極とを請求
項１，２または３に記載の方法で接続した後、この半導
体装置の周囲を樹脂により封止する方法において、該封
止以前の工程で、樹脂に接する半導体チップの表面また
は裏面と、アイランド表面と、インナーリード表面と、
アウターリード表面とに、それぞれエキシマレーザを照
射することを特徴とする。
は、半導体装置の半導体チップ電極と外部電極とを請求
項１，２または３に記載の方法で接続した後、この半導
体装置の周囲を樹脂により封止する方法において、該封
止以前の工程で、樹脂に接する半導体チップの表面また
は裏面と、アイランド表面と、インナーリード表面と、
アウターリード表面とに、それぞれエキシマレーザを照
射することを特徴とする。
【００１４】請求項５に記載の半導体装置の組立方法
は、請求項１，２，３または４において前記エキシマレ
ーザの照射を、マスクを用いることにより前記半導体チ
ップ電極の電極面、インナーリードのボンディング箇所
の周辺、前記樹脂に接する半導体チップの表面または裏
面、アイランド表面、インナーリード表面、アウターリ
ード表面のうち、照射が必要な部分にのみ選択的に行う
ことを特徴とする。すなわち、上に列挙した面のうち、
例えば半導体チップ電極の電極面にのみエキシマレーザ
を照射するときには、マスクを用いることにより、該電
極面のみにエキシマレーザを照射するものである。
は、請求項１，２，３または４において前記エキシマレ
ーザの照射を、マスクを用いることにより前記半導体チ
ップ電極の電極面、インナーリードのボンディング箇所
の周辺、前記樹脂に接する半導体チップの表面または裏
面、アイランド表面、インナーリード表面、アウターリ
ード表面のうち、照射が必要な部分にのみ選択的に行う
ことを特徴とする。すなわち、上に列挙した面のうち、
例えば半導体チップ電極の電極面にのみエキシマレーザ
を照射するときには、マスクを用いることにより、該電
極面のみにエキシマレーザを照射するものである。
【００１５】
【作用】請求項１，２に記載の組立方法においては、半
導体チップ電極上にエキシマレーザを照射することによ
り、この電極表面に形成されている酸化膜および有機物
が瞬時に、光化学反応により分解して電極面から飛散
（アブレーション現象）し、除去される。
導体チップ電極上にエキシマレーザを照射することによ
り、この電極表面に形成されている酸化膜および有機物
が瞬時に、光化学反応により分解して電極面から飛散
（アブレーション現象）し、除去される。
【００１６】請求項３に記載の組立方法においては、半
導体チップ電極上の接合強度を低下させる原因となる、
インナーリード側のボンディング箇所に付着している不
純物が、エキシマレーザの照射により、請求項１と同様
の作用で除去される。
導体チップ電極上の接合強度を低下させる原因となる、
インナーリード側のボンディング箇所に付着している不
純物が、エキシマレーザの照射により、請求項１と同様
の作用で除去される。
【００１７】請求項４に記載の組立方法においては、モ
ールド樹脂等により半導体チップの周囲を封止する際
に、エキシマレーザが照射されたそれぞれの表面が改質
されて半導体チップの表面または裏面と樹脂との濡れ
性、アイランド表面と樹脂との濡れ性、インナーリード
表面と樹脂との濡れ性、およびアウターリード表面と樹
脂との濡れ性が、それぞれ向上するので、半導体チップ
表面または裏面と樹脂との密着性、アイランド表面と樹
脂との密着性、インナーリード表面と樹脂との密着性、
およびアウターリード表面と樹脂との密着性がそれぞれ
向上する。
ールド樹脂等により半導体チップの周囲を封止する際
に、エキシマレーザが照射されたそれぞれの表面が改質
されて半導体チップの表面または裏面と樹脂との濡れ
性、アイランド表面と樹脂との濡れ性、インナーリード
表面と樹脂との濡れ性、およびアウターリード表面と樹
脂との濡れ性が、それぞれ向上するので、半導体チップ
表面または裏面と樹脂との密着性、アイランド表面と樹
脂との密着性、インナーリード表面と樹脂との密着性、
およびアウターリード表面と樹脂との密着性がそれぞれ
向上する。
【００１８】請求項５に記載の組立方法においては、エ
キシマレーザ照射を選択的に行うので、半導体チップ等
に与える悪影響が最小限に抑えられる。
キシマレーザ照射を選択的に行うので、半導体チップ等
に与える悪影響が最小限に抑えられる。
【００１９】
【実施例】次に、本発明の実施例を、図面を基に説明す
る。 実施例１（請求項１，２，５に対応） 図１は本発明によるエキシマレーザビームの照射要領を
示す斜視図、図２は図１のＡ−Ａ線による断面図、図３
は図２に示すビーム照射による作用を示す説明断面図で
ある。図１に示すマスク１１を用いることにより、ボン
ディング以前の工程においてエキシマレーザビーム２１
の照射を、半導体チップ１における電極２の電極面に対
してのみ選択的に行う。エキシマレーザビーム２１の照
射を図１のように、すなわち図２に示すように行うと、
電極２上の酸化膜３１および有機物３２は、エキシマレ
ーザビーム２１のエネルギーを吸収して分子間の結合が
切断され、分解による生成物４１は図３に示すように飛
散する（アブレーション）。これにより電極２の新生面
２ａが電極表面に露出する。
る。 実施例１（請求項１，２，５に対応） 図１は本発明によるエキシマレーザビームの照射要領を
示す斜視図、図２は図１のＡ−Ａ線による断面図、図３
は図２に示すビーム照射による作用を示す説明断面図で
ある。図１に示すマスク１１を用いることにより、ボン
ディング以前の工程においてエキシマレーザビーム２１
の照射を、半導体チップ１における電極２の電極面に対
してのみ選択的に行う。エキシマレーザビーム２１の照
射を図１のように、すなわち図２に示すように行うと、
電極２上の酸化膜３１および有機物３２は、エキシマレ
ーザビーム２１のエネルギーを吸収して分子間の結合が
切断され、分解による生成物４１は図３に示すように飛
散する（アブレーション）。これにより電極２の新生面
２ａが電極表面に露出する。
【００２０】このアブレーション現象は瞬間的に発生さ
せることができるので、エキシマレーザ照射部の周辺
に、該エキシマレーザ照射による熱影響を与えることは
ない。また、エキシマレーザを１パルス照射したときの
加工深さはサブμｍオーダであり、酸化膜および有機物
（層）の除去深さは、照射するエキシマレーザのショッ
ト数により制御することができる。
せることができるので、エキシマレーザ照射部の周辺
に、該エキシマレーザ照射による熱影響を与えることは
ない。また、エキシマレーザを１パルス照射したときの
加工深さはサブμｍオーダであり、酸化膜および有機物
（層）の除去深さは、照射するエキシマレーザのショッ
ト数により制御することができる。
【００２１】電極２上の酸化膜および有機物を取り除
き、電極表面に（Ａｌの）新生面を露出させることによ
り、例えばワイヤーボンディングを行う場合のＡｕボー
ル・電極間の接合強度の低下、あるいはＡｌワイヤー・
電極間の接合強度の低下を防止することが可能となり、
ボンディング不着等の不良が低減できる。電極２上にバ
ンプを形成する場合等にも、同様の効果が得られる。
き、電極表面に（Ａｌの）新生面を露出させることによ
り、例えばワイヤーボンディングを行う場合のＡｕボー
ル・電極間の接合強度の低下、あるいはＡｌワイヤー・
電極間の接合強度の低下を防止することが可能となり、
ボンディング不着等の不良が低減できる。電極２上にバ
ンプを形成する場合等にも、同様の効果が得られる。
【００２２】図１の方法によれば、電極２にのみ選択的
にエキシマレーザを照射することができるが、マスク１
１を使用せずに半導体チップ１の全面にエキシマレーザ
を照射してもよい。また、インナーリードボンディング
部にも照射することにより、リード上に形成されている
酸化膜および有機物が除去されるので、リード側の接合
強度をも向上させることができる。
にエキシマレーザを照射することができるが、マスク１
１を使用せずに半導体チップ１の全面にエキシマレーザ
を照射してもよい。また、インナーリードボンディング
部にも照射することにより、リード上に形成されている
酸化膜および有機物が除去されるので、リード側の接合
強度をも向上させることができる。
【００２３】なお、インナーリードのボンディング箇所
の周辺、半導体チップ封止用樹脂に接する半導体チップ
の表面または裏面、アイランド表面、インナーリード表
面、アウターリード表面のうち所望部分についてのみ
（例えば、半導体チップ表面のみ）選択的にエキシマレ
ーザビームの照射を行う場合には、図１と同様の要領に
従えばよい。また、半導体チップとインナーリード、ア
ウターリードをモールド樹脂により封止する場合には、
モールド工程の前工程においてインナーリード、アウタ
ーリードおよびタブで構成されているリードフレームの
表面、裏面または半導体チップ表面を含めた部分にエキ
シマレーザを照射することにより、該照射面が改質され
るので、モールド樹脂との濡れ性が向上するとともに、
半田リフロー時のパッケージクラックを防止することが
可能となる。
の周辺、半導体チップ封止用樹脂に接する半導体チップ
の表面または裏面、アイランド表面、インナーリード表
面、アウターリード表面のうち所望部分についてのみ
（例えば、半導体チップ表面のみ）選択的にエキシマレ
ーザビームの照射を行う場合には、図１と同様の要領に
従えばよい。また、半導体チップとインナーリード、ア
ウターリードをモールド樹脂により封止する場合には、
モールド工程の前工程においてインナーリード、アウタ
ーリードおよびタブで構成されているリードフレームの
表面、裏面または半導体チップ表面を含めた部分にエキ
シマレーザを照射することにより、該照射面が改質され
るので、モールド樹脂との濡れ性が向上するとともに、
半田リフロー時のパッケージクラックを防止することが
可能となる。
【００２４】
【発明の効果】以上の説明で明らかなように、請求項１
に記載の組立方法では、ワイヤーボンディング以前の工
程で、半導体チップ電極（Ａｌ製）にエキシマレーザを
照射することにより、前記電極表面に形成されている酸
化膜および有機物（従来、ボンディングの接合強度低下
の原因になっていた）が、瞬時に分解して電極面から飛
散する（アブレーション現象）ため、電極の新生面が表
面に露出するので、後段のワイヤーボンディング工程に
おいて電極面とワイヤーとの接合強度が向上し、信頼性
の高い接合が可能になる。請求項２に記載の組立方法で
は、ＴＡＢの場合はバンプ形成以前の工程で、フリップ
チップの場合は金属ボール形成以前の工程で、導電性樹
脂接着法の場合は導電性樹脂と半導体チップ電極との接
続以前の工程で、それぞれ半導体チップ電極にエキシマ
レーザを照射することにより、請求項１と同じ作用によ
って半導体チップ電極の新生面が表面に露出するので、
電極面とバンプとの接合強度、電極面と金属ボールとの
接合強度、電極面と導電性樹脂との接合強度がそれぞれ
向上し、信頼性の高い接合が可能になる。そのうえ、エ
キシマレーザを照射しない場合に比べて接続の電気抵抗
値を下げることができる。請求項３に記載の組立方法で
は、ワイヤーボンディング以前の工程で、半導体チップ
電極と、インナーリードのボンディング箇所の周辺と
に、同時にエキシマレーザを照射するため、インナーリ
ード表面（通常はＡｇメッキ）の有機物が除去できるの
で、安定した接合強度を得ることができる。請求項４に
記載の組立方法では、エキシマレーザ照射による表面改
質作用によって、半導体チップ等と樹脂との密着性が向
上するので、プリント基板実装後の半田リフロー工程に
おける、パッケージクラックの発生を防止することがで
きる。請求項５に記載の組立方法によれば、エキシマレ
ーザ照射を所要部分に対してのみ選択的に行うので、半
導体チップ等に与える悪影響を最小限に抑えることがで
きる。
に記載の組立方法では、ワイヤーボンディング以前の工
程で、半導体チップ電極（Ａｌ製）にエキシマレーザを
照射することにより、前記電極表面に形成されている酸
化膜および有機物（従来、ボンディングの接合強度低下
の原因になっていた）が、瞬時に分解して電極面から飛
散する（アブレーション現象）ため、電極の新生面が表
面に露出するので、後段のワイヤーボンディング工程に
おいて電極面とワイヤーとの接合強度が向上し、信頼性
の高い接合が可能になる。請求項２に記載の組立方法で
は、ＴＡＢの場合はバンプ形成以前の工程で、フリップ
チップの場合は金属ボール形成以前の工程で、導電性樹
脂接着法の場合は導電性樹脂と半導体チップ電極との接
続以前の工程で、それぞれ半導体チップ電極にエキシマ
レーザを照射することにより、請求項１と同じ作用によ
って半導体チップ電極の新生面が表面に露出するので、
電極面とバンプとの接合強度、電極面と金属ボールとの
接合強度、電極面と導電性樹脂との接合強度がそれぞれ
向上し、信頼性の高い接合が可能になる。そのうえ、エ
キシマレーザを照射しない場合に比べて接続の電気抵抗
値を下げることができる。請求項３に記載の組立方法で
は、ワイヤーボンディング以前の工程で、半導体チップ
電極と、インナーリードのボンディング箇所の周辺と
に、同時にエキシマレーザを照射するため、インナーリ
ード表面（通常はＡｇメッキ）の有機物が除去できるの
で、安定した接合強度を得ることができる。請求項４に
記載の組立方法では、エキシマレーザ照射による表面改
質作用によって、半導体チップ等と樹脂との密着性が向
上するので、プリント基板実装後の半田リフロー工程に
おける、パッケージクラックの発生を防止することがで
きる。請求項５に記載の組立方法によれば、エキシマレ
ーザ照射を所要部分に対してのみ選択的に行うので、半
導体チップ等に与える悪影響を最小限に抑えることがで
きる。
【図１】本発明の実施例を示す斜視図である。
【図２】図１のＡ−Ａ線による断面図である。
【図３】図２に示す方法による作用を説明する断面図で
ある。
ある。
１ 半導体チップ ２ 電極 ２ａ 新生面 １１ マスク ２１ エキシマレーザビーム ３１ 酸化膜 ３２ 有機物 ４１ 生成物
Claims (5)
- 【請求項１】 外部電極と接続する電極（パッド）を有
する半導体チップと、これを搭載するアイランドと、前
記半導体チップ電極と外部電極を電気的に接続するため
のインナーリードと、外部端子としてのアウターリード
とを有する半導体装置を組み立てるに際し、前記半導体
チップ電極とインナーリードをワイヤーボンディングに
より接続する方法において、ワイヤーボンディング以前
の工程で、半導体チップ電極の電極面にエキシマレーザ
を照射することを特徴とする半導体装置の組立方法。 - 【請求項２】 半導体チップ電極と外部電極とをＴＡＢ
（Tape AutomatedBonding）、フリップチップまたは導
電性樹脂接着法により接続する方法において、ＴＡＢに
よる接続の場合はバンプ形成以前の工程で、フリップチ
ップによる接続の場合は金属ボール形成以前の工程で、
導電性樹脂接着法による接続の場合は導電性樹脂と半導
体チップ電極との接続以前の工程で、それぞれ半導体チ
ップ電極の電極面にエキシマレーザを照射することを特
徴とする半導体装置の組立方法。 - 【請求項３】 ワイヤーボンディング工程を経て得られ
る半導体装置を組み立てるに際し、ワイヤーボンディン
グ以前の工程で、半導体チップ電極の電極面と、インナ
ーリードのボンディング箇所の周辺とに、同時にエキシ
マレーザを照射することを特徴とする半導体装置の組立
方法。 - 【請求項４】 半導体装置の半導体チップ電極と外部電
極とを請求項１，２または３に記載の方法で接続した
後、この半導体装置の周囲を樹脂により封止する方法に
おいて、該封止以前の工程で、樹脂に接する半導体チッ
プの表面または裏面と、アイランド表面と、インナーリ
ード表面と、アウターリード表面とに、それぞれエキシ
マレーザを照射することを特徴とする半導体装置の組立
方法。 - 【請求項５】 前記エキシマレーザの照射はマスクを用
いることにより、前記半導体チップ電極の電極面、イン
ナーリードのボンディング箇所の周辺、前記樹脂に接す
る半導体チップの表面または裏面、アイランド表面、イ
ンナーリード表面、アウターリード表面のうち、照射が
必要な部分にのみ（例えば半導体チップ電極の電極面に
のみ）、選択的に行うことを特徴とする請求項１，２，
３または４に記載の半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057908A JPH08236574A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7057908A JPH08236574A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236574A true JPH08236574A (ja) | 1996-09-13 |
Family
ID=13069099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7057908A Pending JPH08236574A (ja) | 1995-02-22 | 1995-02-22 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236574A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273771A (ja) * | 2003-03-10 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| CN109103117A (zh) * | 2017-06-20 | 2018-12-28 | 普罗科技有限公司 | 结合半导体芯片的设备和结合半导体芯片的方法 |
| CN109103116A (zh) * | 2017-06-20 | 2018-12-28 | 普罗科技有限公司 | 用于倒装芯片的激光接合的设备以及方法 |
-
1995
- 1995-02-22 JP JP7057908A patent/JPH08236574A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273771A (ja) * | 2003-03-10 | 2004-09-30 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法 |
| CN109103117A (zh) * | 2017-06-20 | 2018-12-28 | 普罗科技有限公司 | 结合半导体芯片的设备和结合半导体芯片的方法 |
| CN109103116A (zh) * | 2017-06-20 | 2018-12-28 | 普罗科技有限公司 | 用于倒装芯片的激光接合的设备以及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100720607B1 (ko) | 반도체장치 | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| JP2577766B2 (ja) | 半導体デバイスの実装方法およびその実装化装置 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| US6440835B1 (en) | Method of connecting a conductive trace to a semiconductor chip | |
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2007048981A (ja) | 半導体装置の製造方法 | |
| JP7051508B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US6872591B1 (en) | Method of making a semiconductor chip assembly with a conductive trace and a substrate | |
| TWI743778B (zh) | 半導體裝置的製造方法 | |
| JPH08236574A (ja) | 半導体装置の組立方法 | |
| JPH09148509A (ja) | 半導体装置用リードフレーム及びその表面処理方法 | |
| KR20000008347A (ko) | 플립칩bga 패키지 제조방법 | |
| JP2002280512A (ja) | リードフレームの製造方法 | |
| JP2001284480A (ja) | リードレス電子部品の製造方法 | |
| JP3218846B2 (ja) | プラズマクリーニング装置及び電子部品製造方法 | |
| WO2023047720A1 (ja) | 半導体装置およびその製造方法 | |
| JPH0794845A (ja) | 半導体素子搭載用基板および半導体装置 | |
| JPH08102583A (ja) | 配線回路基板 | |
| JP3358114B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08236583A (ja) | フレキシブルフィルム及び半導体装置 | |
| JPH06334090A (ja) | 樹脂封止型半導体装置のリード構造およびその製造方法 | |
| JPH0817998A (ja) | リードフレーム | |
| JPH08222673A (ja) | リードフレーム |