JP2001284480A - リードレス電子部品の製造方法 - Google Patents
リードレス電子部品の製造方法Info
- Publication number
- JP2001284480A JP2001284480A JP2000090232A JP2000090232A JP2001284480A JP 2001284480 A JP2001284480 A JP 2001284480A JP 2000090232 A JP2000090232 A JP 2000090232A JP 2000090232 A JP2000090232 A JP 2000090232A JP 2001284480 A JP2001284480 A JP 2001284480A
- Authority
- JP
- Japan
- Prior art keywords
- leadless
- cut
- electronic component
- sealing resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】本発明は、リードレス電子部品の分割によって
できる外部電極の切断面の酸化を防止して、はんだ濡れ
を良好にできるようにしたリードレス電子部品の製造方
法を提供することを目的とする。 【解決手段】本発明は、複数のリードレス部品が封止樹
脂により一体で接続された複合体を切断して、単体のリ
ードレス部品を製造するリードレス部品の製造方法にお
いて、前記封止樹脂が切断されない状態で、前記複合体
の外部電極を切断し、切断により露出した部分に酸化防
止のための保護部材を付着させ、前記封止樹脂を切断し
て、前記複合体を複数のリードレス部品に分割する工程
とを含む。
できる外部電極の切断面の酸化を防止して、はんだ濡れ
を良好にできるようにしたリードレス電子部品の製造方
法を提供することを目的とする。 【解決手段】本発明は、複数のリードレス部品が封止樹
脂により一体で接続された複合体を切断して、単体のリ
ードレス部品を製造するリードレス部品の製造方法にお
いて、前記封止樹脂が切断されない状態で、前記複合体
の外部電極を切断し、切断により露出した部分に酸化防
止のための保護部材を付着させ、前記封止樹脂を切断し
て、前記複合体を複数のリードレス部品に分割する工程
とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、はんだの付着が確
実となるリードレス部品の製造方法に関する。
実となるリードレス部品の製造方法に関する。
【０００２】
【従来の技術】従来、リードレス電子部品の分割は、リ
ードフレームのめっき後に実施されており、リードフレ
ームの切断によって形成された外部電極の切断面には、
めっきが実施されていなかった。そのため、外部電極の
切断面は酸化し、はんだ付け時にフィレットが形成され
にくく、はんだ付け品質が劣化する問題があった。
ードフレームのめっき後に実施されており、リードフレ
ームの切断によって形成された外部電極の切断面には、
めっきが実施されていなかった。そのため、外部電極の
切断面は酸化し、はんだ付け時にフィレットが形成され
にくく、はんだ付け品質が劣化する問題があった。
【０００３】図８から図１１は、従来のリードレス電子
部品の製造方法について説明している。図８は、分割前
のリードレス電子部品の断面図であり、複数のリードレ
ス電子部品が封止樹脂１０で一体になった複合体を表わ
している。複合体の構成のうち、ＩＣチップ２０はダイ
ボンディングペースト４０を介してリードフレーム５２
に接続されている。また、ＩＣチップ２０の電極は、ワ
イヤ３０を介してリードフレーム５０に電気的に接続さ
れている。この状態で、めっきがほどこされると図９に
示すようになる。これは、最終的に外部電極となる部分
５０の酸化を防いで、はんだが濡れやすくするためであ
る。めっきを施す工程が終了したのち、複合体の切断が
切削により行われる。切断された状態を図１０に示して
いる。
部品の製造方法について説明している。図８は、分割前
のリードレス電子部品の断面図であり、複数のリードレ
ス電子部品が封止樹脂１０で一体になった複合体を表わ
している。複合体の構成のうち、ＩＣチップ２０はダイ
ボンディングペースト４０を介してリードフレーム５２
に接続されている。また、ＩＣチップ２０の電極は、ワ
イヤ３０を介してリードフレーム５０に電気的に接続さ
れている。この状態で、めっきがほどこされると図９に
示すようになる。これは、最終的に外部電極となる部分
５０の酸化を防いで、はんだが濡れやすくするためであ
る。めっきを施す工程が終了したのち、複合体の切断が
切削により行われる。切断された状態を図１０に示して
いる。
【０００４】図１１は、分割後のリードレス電子部品C
の断面図である。この状態では、リドフレーム５０，５
２を切断して形成される外部電極５１の下面にはめっき
が施されているが、側面にはめっきが施されていない。
の断面図である。この状態では、リドフレーム５０，５
２を切断して形成される外部電極５１の下面にはめっき
が施されているが、側面にはめっきが施されていない。
【０００５】このように外部電極５１の側面にめっきが
施されていないリードレス電子部品Cが、印刷配線板に
実装されるときの、プロセスを図１２に示す。プリント
配線板１００には、リードレス電子部品Cの実装前に、
基板ランド１０２の上にソルダーペースト１０４が予め
印刷される。その状態で外部電極が、印刷されたソルダ
ーペースト１０４に対向するような状態で、リフローは
んだ付けが行われる。
施されていないリードレス電子部品Cが、印刷配線板に
実装されるときの、プロセスを図１２に示す。プリント
配線板１００には、リードレス電子部品Cの実装前に、
基板ランド１０２の上にソルダーペースト１０４が予め
印刷される。その状態で外部電極が、印刷されたソルダ
ーペースト１０４に対向するような状態で、リフローは
んだ付けが行われる。
【０００６】リフローはんだ付けが終了すると、図１３
に示すようにリードレス電子部品Cは印刷配線板１００
に実装されて電子部品ユニットDが得られる。このと
き、めっき８０が施されていない外部電極５１の側面、
すなわち切断面はめっきで保護されないので、酸化して
しまう。酸化してしまった切断面にははんだ１０４が濡
れず、良好なフィレットが形成されない。この結果、は
んだ付けされる部分は、めっきで保護された外部電極の
部分だけとなり、はんだ付けが不十分となるという問題
があった。
に示すようにリードレス電子部品Cは印刷配線板１００
に実装されて電子部品ユニットDが得られる。このと
き、めっき８０が施されていない外部電極５１の側面、
すなわち切断面はめっきで保護されないので、酸化して
しまう。酸化してしまった切断面にははんだ１０４が濡
れず、良好なフィレットが形成されない。この結果、は
んだ付けされる部分は、めっきで保護された外部電極の
部分だけとなり、はんだ付けが不十分となるという問題
があった。
【０００７】また、はんだ付けが十分であるかどうかの
品質チェックも、外部電極の側面にはんだが濡れないこ
とから、下面がはんだ付けされているか否かの判断も困
難になり、目視検査もやりにくいという問題もあった。
品質チェックも、外部電極の側面にはんだが濡れないこ
とから、下面がはんだ付けされているか否かの判断も困
難になり、目視検査もやりにくいという問題もあった。
【０００８】
【発明が解決しようとする課題】上述のごとく、従来、
リードレス電子部品の分割は、リードフレームのめっき
後に実施されており、リードフレームの切断によって形
成された外部電極の切断面には、めっきが実施されてい
なかった。そのため、外部電極の切断面は酸化し、はん
だ付け時にフィレットが形成されにくく、はんだ付け品
質が劣化する問題があった。
リードレス電子部品の分割は、リードフレームのめっき
後に実施されており、リードフレームの切断によって形
成された外部電極の切断面には、めっきが実施されてい
なかった。そのため、外部電極の切断面は酸化し、はん
だ付け時にフィレットが形成されにくく、はんだ付け品
質が劣化する問題があった。
【０００９】そこで本発明では、上記した欠点を解消す
るリードレス電子部品の製造方法を提供することを目的
とする。
るリードレス電子部品の製造方法を提供することを目的
とする。
【００１０】
【課題を解決するための手段】本願発明は、複数のリー
ドレス部品が封止樹脂により一体で接続された複合体を
切断して、単体のリードレス部品を製造するリードレス
部品の製造方法において、前記封止樹脂が切断されない
状態で、前記複合体の外部電極を切断し、切断により露
出した部分に酸化防止のための保護部材を付着させ、前
記封止樹脂を切断して、前記複合体を複数のリードレス
部品に分割する工程とを含むことで上記した目的を達成
する。
ドレス部品が封止樹脂により一体で接続された複合体を
切断して、単体のリードレス部品を製造するリードレス
部品の製造方法において、前記封止樹脂が切断されない
状態で、前記複合体の外部電極を切断し、切断により露
出した部分に酸化防止のための保護部材を付着させ、前
記封止樹脂を切断して、前記複合体を複数のリードレス
部品に分割する工程とを含むことで上記した目的を達成
する。
【００１１】
【発明の実施の形態】本発明の実施例を、図1〜７を参
照して詳述する。
照して詳述する。
【００１２】図１から５は、本実施例にかかるリードレ
ス電子部品の製造方法について説明している。本実施例
は、複合体から個々のリードレス部品に分割する工程
を、図2に示す第1工程と、図4に示す第2工程に分け、さ
らに第１工程の後に電極側面が露出する状態で、例えば
めっきのような電極を保護するための部材を設ける点に
特徴がある。
ス電子部品の製造方法について説明している。本実施例
は、複合体から個々のリードレス部品に分割する工程
を、図2に示す第1工程と、図4に示す第2工程に分け、さ
らに第１工程の後に電極側面が露出する状態で、例えば
めっきのような電極を保護するための部材を設ける点に
特徴がある。
【００１３】図1は、複数のリードレス電子部品が封止
樹脂１０で一体になった複合体を表わしている。複合体
の構成のうち、ＩＣチップ２０はダイボンディングペー
スト４０を介してリードフレーム５２に接続されてい
る。また、ＩＣチップ２０の電極は、ワイヤ３０を介し
てリードフレーム５０に電気的に接続されている。
樹脂１０で一体になった複合体を表わしている。複合体
の構成のうち、ＩＣチップ２０はダイボンディングペー
スト４０を介してリードフレーム５２に接続されてい
る。また、ＩＣチップ２０の電極は、ワイヤ３０を介し
てリードフレーム５０に電気的に接続されている。
【００１４】この状態で、分割の第１の工程として、図
示の如く切削工具６０が、リードフレーム５０に当たる
形で、切削工具を回転させて押し進めることによりリー
ドフレーム５０と封止樹脂１０の一部が切削される。
示の如く切削工具６０が、リードフレーム５０に当たる
形で、切削工具を回転させて押し進めることによりリー
ドフレーム５０と封止樹脂１０の一部が切削される。
【００１５】リードフレーム５０のそれぞれと封止樹脂
１０の一部が切削されると、図2に示す状態となる。こ
の状態では、複合体の封止樹脂１０が完全に切断されて
いないので、一体のままとなっており、この状態で、め
っきが施される。リードフレーム５０は、切削により外
部電極５１を形成する。さらに、外部電極の側面が露出
した形となるため、図３に示すように、外部電極の下面
に加えて側面にもめっき８０が付着する。
１０の一部が切削されると、図2に示す状態となる。こ
の状態では、複合体の封止樹脂１０が完全に切断されて
いないので、一体のままとなっており、この状態で、め
っきが施される。リードフレーム５０は、切削により外
部電極５１を形成する。さらに、外部電極の側面が露出
した形となるため、図３に示すように、外部電極の下面
に加えて側面にもめっき８０が付着する。
【００１６】めっきが付着した図３の状態ののち、リー
ドレス電子部品を完全に分割するための第2工程に入
る。このときは、付着させためっきがはがれないよう
に、第１工程で使用した切削工具６０の幅よりも小さ
く、めっきの付着した外部電極の側面の内径幅よりも小
さい幅をもつ切削工具７０を使って、封止樹脂１０が完
全に切断される。完全に切断された状態が図４である。
ドレス電子部品を完全に分割するための第2工程に入
る。このときは、付着させためっきがはがれないよう
に、第１工程で使用した切削工具６０の幅よりも小さ
く、めっきの付着した外部電極の側面の内径幅よりも小
さい幅をもつ切削工具７０を使って、封止樹脂１０が完
全に切断される。完全に切断された状態が図４である。
【００１７】切断されると、図５に示すごとく個々のリ
ードレス電子部品Aとなり、外部電極の側面にもめっき
が施された状態となる。こうして作られたリードレス電
子部品Ａが印刷配線板に実装されるときの、プロセスを
図６に示す。プリント配線板１００には、リードレス電
子部品Ａの実装前に、基板ランド１０２の上にソルダー
ペースト１０４が予め印刷される。その状態で、リード
レス電子部品Aが、プリント配線板１００に外部電極の
下面が、印刷されたソルダーペースト１０４に対向する
ような状態で、リフローはんだ付けが行われる。
ードレス電子部品Aとなり、外部電極の側面にもめっき
が施された状態となる。こうして作られたリードレス電
子部品Ａが印刷配線板に実装されるときの、プロセスを
図６に示す。プリント配線板１００には、リードレス電
子部品Ａの実装前に、基板ランド１０２の上にソルダー
ペースト１０４が予め印刷される。その状態で、リード
レス電子部品Aが、プリント配線板１００に外部電極の
下面が、印刷されたソルダーペースト１０４に対向する
ような状態で、リフローはんだ付けが行われる。
【００１８】リフローはんだ付けが終了すると、図７に
示すようにリードレス電子部品Ａは印刷配線板１００に
実装されて電子部品ユニットBが得られる。このとき、
めっき８０が施されている外部電極５１の側面、すなわ
ち切断面はめっきで保護される結果、酸化することがな
いため、外部電極５１の切断面にもはんだ１０４が濡
れ、良好なフィレットが形成されている。
示すようにリードレス電子部品Ａは印刷配線板１００に
実装されて電子部品ユニットBが得られる。このとき、
めっき８０が施されている外部電極５１の側面、すなわ
ち切断面はめっきで保護される結果、酸化することがな
いため、外部電極５１の切断面にもはんだ１０４が濡
れ、良好なフィレットが形成されている。
【００１９】このように、外部電極の側面、すなわち切
断面にもめっきがほどこされて、はんだが十分濡れるの
で、切断面の酸化が防げてはんだ付けがより確実に行わ
れるようになる。また、はんだ付けが十分であるかどう
かの品質チェックも、外部電極の側面にフィレットが形
成されるため、目視検査も従来よりも行ないやすくなる
という利点もある。
断面にもめっきがほどこされて、はんだが十分濡れるの
で、切断面の酸化が防げてはんだ付けがより確実に行わ
れるようになる。また、はんだ付けが十分であるかどう
かの品質チェックも、外部電極の側面にフィレットが形
成されるため、目視検査も従来よりも行ないやすくなる
という利点もある。
【００２０】尚、めっきの替わりに、リードフレームの
外部電極５１の酸化を防止するフラックスや有機防錆
膜、及びめっき以外の金属コートを使用しても良い。要
は、外部電極の側面の酸化を防止するための保護部材で
あれば良い。
外部電極５１の酸化を防止するフラックスや有機防錆
膜、及びめっき以外の金属コートを使用しても良い。要
は、外部電極の側面の酸化を防止するための保護部材で
あれば良い。
【００２１】
【発明の効果】以上説明したように、リードレス部品を
個々に分割するための切断作業の際に、封止樹脂が切断
されない状態でリードフレームのうち外部電極に相当す
る部分を切削により分割して側面を露出させ、この状態
でその露出した部分に保護部材を付着を付着させたの
ち、封止樹脂を切断してリードレス部品を形成する。こ
の状態で外部電極の側面、すなわち切断面が保護部材に
より保護されるので、酸化が防止される。
個々に分割するための切断作業の際に、封止樹脂が切断
されない状態でリードフレームのうち外部電極に相当す
る部分を切削により分割して側面を露出させ、この状態
でその露出した部分に保護部材を付着を付着させたの
ち、封止樹脂を切断してリードレス部品を形成する。こ
の状態で外部電極の側面、すなわち切断面が保護部材に
より保護されるので、酸化が防止される。
【００２２】これにより、外部電極が保護された状態
で、リフローされることではんだが十分濡れるので、は
んだ付けがより確実に行われるようになる。また、はん
だ付けが十分であるかどうかの品質チェックも、外部電
極の側面にはんだが濡れてフィレットが形成されるた
め、目視検査も従来よりも行ないやすくなるという利点
もある。
で、リフローされることではんだが十分濡れるので、は
んだ付けがより確実に行われるようになる。また、はん
だ付けが十分であるかどうかの品質チェックも、外部電
極の側面にはんだが濡れてフィレットが形成されるた
め、目視検査も従来よりも行ないやすくなるという利点
もある。
【図1】本発明の実施例にかかる分割される前のリード
レス電子部品の断面図。
レス電子部品の断面図。
【図２】実施例において、切削により一部が切削された
リードレス電子部品の状態を示す断面図
リードレス電子部品の状態を示す断面図
【図３】実施例において、リードレス電子部品の外部電
極にめっきが施された状態を表わした図。
極にめっきが施された状態を表わした図。
【図４】実施例において、リードレス電子部品を完全に
分割した図。
分割した図。
【図５】実施例において、分割されて単体になったリー
ドレス電子部品の図。
ドレス電子部品の図。
【図６】実施例において、ソルダーペーストが印刷され
たプリント配線板に図５のリードレス部品が実装される
前の図。
たプリント配線板に図５のリードレス部品が実装される
前の図。
【図７】実施例において、プリント配線板にリードレス
電子部品をリフローはんだ付けして得たリードレス電子
部品ユニットの断面図。
電子部品をリフローはんだ付けして得たリードレス電子
部品ユニットの断面図。
【図８】従来例を示す、分割前のリードレス電子部品の
断面図。
断面図。
【図９】従来例を示す、リードレス電子部品のリードフ
レームにめっきを実施した図。
レームにめっきを実施した図。
【図１０】従来例を示す、リードレス電子部品を分割し
た図。
た図。
【図１１】従来例を示す、分割されたリードレス電子部
品の断面図。
品の断面図。
【図１２】従来例を示す、ソルダーペーストの印刷され
たプリント配線板に分割された従来のリードレス電子部
品が実装される前の図。
たプリント配線板に分割された従来のリードレス電子部
品が実装される前の図。
【図１３】従来例を示す、プリント配線板にリードレス
電子部品をリフローはんだ付けして得たリードレス電子
部品ユニットの図。
電子部品をリフローはんだ付けして得たリードレス電子
部品ユニットの図。
１０・・・封止樹脂 ２０・・・ＩＣチップ ３０・・・ワイヤボンデイング ５０・・・外部電極 ５１・・・リードフレーム ８０・・・めっき（保護部材） １０４・・・ソルダーペースト
Claims (2)
- 【請求項１】複数のリードレス部品が封止樹脂により一
体で接続された複合体を切断して、単体のリードレス部
品を製造するリードレス部品の製造方法において、 前記封止樹脂が切断されない状態で、前記複合体におけ
る外部電極を切断し、 前記切断された外部電極における露出した部分に、酸化
防止のための保護部材を付着させ、 前記封止樹脂を切断して、前記複合体を複数のリードレ
ス部品に分割することを特徴とするリードレス部品の製
造方法。 - 【請求項２】保護部材はめっきであることを特徴とする
請求項１記載のリードレス部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090232A JP2001284480A (ja) | 2000-03-29 | 2000-03-29 | リードレス電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090232A JP2001284480A (ja) | 2000-03-29 | 2000-03-29 | リードレス電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284480A true JP2001284480A (ja) | 2001-10-12 |
Family
ID=18605865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090232A Pending JP2001284480A (ja) | 2000-03-29 | 2000-03-29 | リードレス電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284480A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016608A (ja) * | 2007-07-05 | 2009-01-22 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| JP2013153005A (ja) * | 2012-01-24 | 2013-08-08 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法 |
| JP2015060917A (ja) * | 2013-09-18 | 2015-03-30 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| JP2017228559A (ja) * | 2016-06-20 | 2017-12-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2019102697A (ja) * | 2017-12-05 | 2019-06-24 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| JP2019220607A (ja) * | 2018-06-21 | 2019-12-26 | 株式会社加藤電器製作所 | 半導体装置の製造方法 |
-
2000
- 2000-03-29 JP JP2000090232A patent/JP2001284480A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009016608A (ja) * | 2007-07-05 | 2009-01-22 | Mitsui High Tec Inc | 半導体装置及びその製造方法 |
| JP2013153005A (ja) * | 2012-01-24 | 2013-08-08 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置、リードフレーム、半導体装置付き配線基板および半導体装置付き配線基板の製造方法 |
| JP2015060917A (ja) * | 2013-09-18 | 2015-03-30 | セイコーインスツル株式会社 | 半導体装置およびその製造方法 |
| JP2017228559A (ja) * | 2016-06-20 | 2017-12-28 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP2019102697A (ja) * | 2017-12-05 | 2019-06-24 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| JP7033445B2 (ja) | 2017-12-05 | 2022-03-10 | エイブリック株式会社 | 半導体装置およびその製造方法 |
| JP2019220607A (ja) * | 2018-06-21 | 2019-12-26 | 株式会社加藤電器製作所 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0555438A (ja) | 電子部品のリード端子構造 | |
| US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
| JP4590961B2 (ja) | 電子装置 | |
| JP2001284480A (ja) | リードレス電子部品の製造方法 | |
| JP2005109135A (ja) | 電子部品内蔵モジュールの製造方法 | |
| JP2006147918A (ja) | 半導体装置 | |
| JPH06334090A (ja) | 樹脂封止型半導体装置のリード構造およびその製造方法 | |
| JP2991174B2 (ja) | 半導体装置用リードフレームおよびその半導体装置の製造方法 | |
| JPS63250163A (ja) | 半導体集積回路装置 | |
| JPH05315517A (ja) | 半導体装置 | |
| JP2006032554A (ja) | 電子部品の製造方法 | |
| JP2774566B2 (ja) | 半導体装置のリードフレーム | |
| JP2009515334A (ja) | 半導体チップパッケージに用いる接点パッドの表面処理およびそれらの表面処理を施す方法 | |
| JP2983214B1 (ja) | テ―プ形チップサイズパッケ―ジの製造方法、およびテ―プ形チップサイズパッケ―ジ | |
| JPH04171855A (ja) | 半導体装置用リードフレーム | |
| JP2002026482A (ja) | 電子部品の実装構造 | |
| JP2008251596A (ja) | プリント配線基板の配線パターン | |
| JPH06349561A (ja) | リード端子の配線基板への半田付け方法 | |
| JP2006032635A (ja) | 半導体装置 | |
| JPH08236574A (ja) | 半導体装置の組立方法 | |
| JP3015080U (ja) | 電子部品用パッケージ | |
| JPS63142840A (ja) | 半導体装置 | |
| JPH04162466A (ja) | 半導体装置用リードフレーム | |
| JP2009115520A (ja) | プローブカードの製造方法 | |
| JP4039674B2 (ja) | ワイヤボンディングの製造方法 |