JP2006032554A - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP2006032554A
JP2006032554A JP2004207462A JP2004207462A JP2006032554A JP 2006032554 A JP2006032554 A JP 2006032554A JP 2004207462 A JP2004207462 A JP 2004207462A JP 2004207462 A JP2004207462 A JP 2004207462A JP 2006032554 A JP2006032554 A JP 2006032554A
Authority
JP
Japan
Prior art keywords
cap
bonding
chip
pattern portion
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004207462A
Other languages
English (en)
Other versions
JP4012527B2 (ja
Inventor
Yuji Takahashi
雄司 高橋
Nobuhiro Mineshima
信浩 峰島
Kazuya Ota
一也 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2004207462A priority Critical patent/JP4012527B2/ja
Publication of JP2006032554A publication Critical patent/JP2006032554A/ja
Application granted granted Critical
Publication of JP4012527B2 publication Critical patent/JP4012527B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】基板上に載置されたチップを密閉するキャップを接合するためのろう付け材料をメッキにて積層する。
【解決手段】基板12上の基板配線パターン24上に、無電解メッキにより下地メッキ層26、金メッキ層28を順次形成する。次に、キャップ接合パターン部34に電圧を印加して電解メッキにより、金−スズメッキ層30を形成する。このとき、電圧が印加されないボンディングパットパターン部32にはメッキがされない。キャップ接合パターン部34上に選択的にメッキされた金−スズ合金をろうとして、キャップ20のろう付け接合が行われる。
【選択図】図3

Description

本発明は、基板上にチップと、これを覆うキャップが実装された電子部品の製造方法に関し、特に、基板上に形成されるパターンの形成に関する。
回路基板上に素子が形成されたチップを実装し、チップを覆うようにキャップを基板に接合し、チップを封止した電子部品が知られている。チップは、そこに形成された回路素子と外部回路とを接続するワイヤを有し、このワイヤは、基板上に形成されたワイヤボンディングパットに、熱や超音波などにより接続される。ワイヤボンディングパットは、その表面に、はんだとの接合性が良い材料、例えば金などがメッキされている。基板上のキャップの配置される位置、特にキャップの縁が当接する位置には、基板接合用のパターンが形成されており、この上にキャップ封止用枠を載置し、その上にキャップが置かれ、加熱により枠の金属を溶かしてキャップをろう付けしてチップを封止する。キャップ封止用枠の金属は、比較的低融点であることが望まれ、共晶合金、例えば金とスズの合金が用いられる。
特開2003−163298号公報
上記のキャップの接合に用いられる枠は、独立した部品として形成されるため、部品点数が多くなっているという問題がある。この枠の代わりに基板上の基板接合用のパターン表面にろう付け用の金属をメッキすることが考えられるが、ワイヤボンディングパットなどの部分と異なる種類の金属をメッキする必要がある。そのためには、マスキングをして、不要な部分にメッキされることを防止する必要があった。マスキングを行うためには、パターンのピッチを広くしておく必要があり、高密度化にとって不利となる。また、メッキ、プリコートなどに用いられる溶剤や、加熱などによりマスキングが剥がれにくくなり、端子や基板を損傷してしまうなどの問題があった。
本発明によれば、マスキングを用いずに、同一の基板に異なる金属をメッキする方法が提供され、また、これを用いた電子部品の製造方法が提供される。
本発明にかかる電子部品の製造方法は、基板上に、素子が形成されたチップが実装され、このチップをキャップで覆った電子部品を製造する方法に適用することができる。基板上の、ボンディングパットが形成される位置である、ボンディングパットパターン部と、キャップが接合される位置であるキャップ接合パターン部とに、無電解メッキにより共通の金属層を形成し、次に、前記キャップ接合パターン部に電圧を印加して電解メッキにより選択的に金属層を形成する。そして、形成されたパターンに従って、チップを実装し、チップから延びるワイヤを所定のボンディングパットに接合し、実装されたチップを覆うようにしてキャップをキャップ接合パターン部に接合する。選択的に形成された金属層の金属は、共通の金属層の金属層に対し低融点である。
無電解メッキによる共通の金属層の形成する工程と、電解メッキによって選択的に金属層を形成する工程の順序は、どちらが先であってもかまわない。
また、電解メッキにより選択的に形成される金属層は、共晶合金を形成する2種の金属を交互にメッキしてもよい。
無電解メッキによる共通の金属層の金属は金とすることができ、また電解メッキにより選択的に形成される金属層の金属は金−スズ合金、または金およびスズとすることができる。
以下、本発明の実施の形態(以下実施形態という)を、図面に従って説明する。図1および図2は、本発明にかかる電子部品10の概略を示す図である。基板12上には、ICチップ14が実装され、ICチップ14より延びるワイヤ16は、ワイヤボンディングパット18にハンダ接合されている。ICチップ14およびワイヤボンディングパット18を囲むように、キャップ20を接合するためのキャップ接合パターン22が設けられている。キャップ20は、図示するように、基板10に向けて開口23を有し、開口23の縁の部分に対向するように前記のキャップ接合パターン22が形成されている。キャップ20は、キャップ接合パターン22にろう付け接合されて、内部のICチップ14等が封止される。
図2には、基板上に形成されるパターンの断面が示されている。基板12上には基板配線パターン24が所定のパターンにて形成されている。基板配線パターン24を構成する材料は、一般的なものでよく、例えばタングステン、金、銅、銀、パラジウムなどを用いることができる。基板配線パターン24の表面は、ニッケルなどにより下地メッキが施され下地メッキ層26が形成されている。下地メッキ層26上には、金メッキが施され金メッキ層28が形成されている。この金メッキ層28は、基板配線パターン24の全体に共通に設けられる。
キャップ接合パターン22の金メッキ層28の上には、選択的に、このパターン22にのみ、金−スズメッキにより、金−スズメッキ層30が形成されている。金とスズの組成比は、共晶点に近い、金80/スズ20(重量比)付近が望ましい。この金−スズ合金によりキャップ20のろう付け接合が行われる。また、金−スズメッキ層30は、金とスズを交互にメッキし、積層して形成することもできる。
図3は、電子部品10の製造工程の概略図である。図3(a)は、基板12に、エッチング等により基板配線パターン24が形成された状態を示している。基板配線パターン24は、前述のようにタングステン、金、銅、銀、パラジウムなどで形成され、その厚みは、一般的な基板と同様、数〜100μmとでき、より好ましくは15μm程度である。図中符号32で示される基板配線パターンの部分は、ワイヤボンディングパットとなるボンディングパットパターン部であり、符号34で示される部分はキャップが接合されるキャップ接合パターン部である。基板配線パターン24上に無電解メッキにより、ニッケルの下地メッキ層26、次いで無電解メッキにより金メッキ層28を形成する。この状態が図3(b)に示されている。下地メッキ層26の厚さは、0.1〜10μmとでき、より好ましくは4μm程度である。また、金メッキ層28は、0.01〜3μmであり、より好ましくは0.05μm程度である。下地メッキ、金メッキの手法は、一般的な基板配線のメッキと全く同様である。また、金メッキ層28は、パラジウムのメッキを施し、その上に金メッキを施した層に替えることもできる。
次に、キャップ接合パターン部34に選択的に電圧を印加して、電解メッキにより金−スズメッキ層30を形成する。電圧の選択的な印加は、メッキ用接点36(図1参照)を用いて行われ、キャップ接合パターン部34にのみ金−スズメッキ層30が形成される。この状態が、図3(c)に示されており、ボンディングパットパターン部32には、金−スズメッキ層が形成されず、表面はその前に形成された金メッキ層28である。金−スズメッキ層30は、数〜100μmであり、より好ましくは25μm程度である。メッキ等の表面処理が終了すると、図3(d)に示すように必要に応じて切断される。切断された基板12に、ICチップ14が実装され、ワイヤ16がボンディングパットパターン部32に形成されたワイヤボンディングパット18に接合される。そして、キャップ接合パターン部34にキャップ20がろう付けされて、ICチップ14等が密閉される。
ワイヤボンディングパット18に金−スズ合金がメッキされていると、ワイヤボンディングができないが、本実施例のように、選択的に金−スズメッキを行うことで、ワイヤボンディングパット18は、金メッキされた状態に維持され、ボンディングが可能である。また、図3において下側に示される端子部分38にも、金−スズメッキ層が形成されない。端子部分38をはんだ接合する場合、はんだの脆化を防止するために、はんだに金が拡散することを避ける必要がある。一般的にはスズ−鉛(63%−37%)共晶はんだに金が重量として4%以上拡散すると、はんだが脆化することが知られている。金−スズメッキが施されていると、はんだ付けの際にはんだに多量の金が拡散するが、本実施形態においては、単体の金メッキ層であるので、金−スズメッキがある場合に比べ、少量の拡散に抑えることができる。
また、金−スズ合金のメッキにおいて、通常の配線パターンのメッキと同様のパターンのピッチがあれば十分であり、配線ピッチを小さくすることができ、高密度な実装を可能とする。つまり、ろう付け材料を独立した枠とし、基板上に、この枠を介してキャップ20を載置する場合、枠が位置ずれすることを考慮して、パターンのピッチを大きめにとらなければならないが、ろう付けの材料をメッキにより積層する場合、位置ずれを考慮する必要がない。このため、パターンのピッチを狭め、実装密度を高めることができる。
図3(c)において金−スズ合金をメッキするのに替えて、金とスズを交互にメッキし、積層することも好ましい。さらに、図3(b)の金メッキ層28の形成を、金−スズ合金のメッキまたは金とスズの交互のメッキ後に行うこともできる。この場合には、基板配線パターン24の表面が全て金メッキされるので、酸化防止が図れる。
電圧を印加する配線パターンをいくつか独立して設けておけば、パターンごとに異なる材質のメッキを行うことができる。電解メッキが可能な材質としては、金−スズ以外に、はんだ、銀、ニッケル、銅、パラジウム、スズなどがある。
本実施形態にかかる電子部品の斜視図である。 図1の電子部品の断面図である。 図1の電子部品の製造工程図である。
符号の説明
10 電子部品、12 基板、14 ICチップ、16 ワイヤ、18 ワイヤボンディングパット、20 キャップ、22 キャップ接合パターン、24 基板配線パターン、26 下地メッキ層、28 金メッキ層、30 金−スズメッキ層、32 ボンディングパットパターン部、34 キャップ接合パターン部、36 メッキ用接点。

Claims (7)

  1. 基板上に、素子が形成されたチップが実装され、このチップをキャップで覆った電子部品を製造する方法であって、
    基板上の、ボンディングパットが形成される位置である、ボンディングパットパターン部と、キャップが接合される位置であるキャップ接合パターン部とに、無電解メッキにより共通の金属層を形成する工程と、
    前記キャップ接合パターン部に電圧を印加して電解メッキにより選択的に金属層を形成する工程と、
    チップを実装し、チップから延びるワイヤを所定のボンディングパットに接合する工程と、
    キャップをキャップ接合パターン部に接合する工程と、
    を有し、
    前記選択的に形成される金属層の金属は、前記共通の金属層の金属より融点が低い、電子部品の製造方法。
  2. 基板上に、素子が形成されたチップが実装され、このチップをキャップで覆った電子部品を製造する方法であって、
    前記キャップ接合パターン部に電圧を印加して電解メッキにより選択的に金属層を形成する工程と、
    基板上の、ボンディングパットが形成される位置である、ボンディングパットパターン部と、キャップが接合される位置であるキャップ接合パターン部とに、無電解メッキにより共通の金属層を形成する工程と、
    チップを実装し、チップから延びるワイヤを所定のボンディングパットに接合する工程と、
    キャップをキャップ接合パターン部に接合する工程と、
    を有し、
    前記選択的に形成される金属層の金属は、前記共通の金属層の金属より融点が低い、電子部品の製造方法。
  3. 請求項1または2に記載の電子部品の製造方法であって、前記共通の金属層の金属は金であり、前記選択的に形成された金属層の金属は金−スズ合金である、電子部品の製造方法。
  4. 請求項1または2に記載の電子部品の製造方法であって、前記選択的に金属層を形成する工程は、共晶合金を形成する2種の金属を交互にメッキし、積層する工程である、電子部品の製造方法。
  5. 請求項4に記載の電子部品の製造方法であって、前記交互にメッキされる金属は、金とスズである、電子部品の製造方法。
  6. 素子が形成されたチップが実装され、このチップがキャップで覆われる基板にパターンを形成する基板パターン形成方法であって、
    チップから延びるワイヤがハンダ接合されるボンディングパットが形成されるボンディングパットパターン部とキャップが接合される位置のキャップ接合パターン部とに無電解メッキを行う工程と、
    前記キャップ接合パターン部に選択的に電圧を印加して電解メッキを行う工程と、
    を有する、基板パターン形成方法。
  7. 素子が形成されたチップが実装され、このチップがキャップで覆われる基板にパターンを形成する基板パターン形成方法であって、
    チップから延びるワイヤがハンダ接合されるボンディングパットが形成されるボンディングパットパターン部とキャップが接合される位置のキャップ接合パターン部とのうち、前記キャップ接合パターン部に選択的に電圧を印加して電解メッキを行う工程と、
    前記ボンディングパットパターン部と前記キャップ接合パターン部とに無電解メッキを行う工程と、
    を有する、基板パターン形成方法。
JP2004207462A 2004-07-14 2004-07-14 電子部品の製造方法 Expired - Fee Related JP4012527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004207462A JP4012527B2 (ja) 2004-07-14 2004-07-14 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004207462A JP4012527B2 (ja) 2004-07-14 2004-07-14 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006032554A true JP2006032554A (ja) 2006-02-02
JP4012527B2 JP4012527B2 (ja) 2007-11-21

Family

ID=35898551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004207462A Expired - Fee Related JP4012527B2 (ja) 2004-07-14 2004-07-14 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4012527B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533842A (ja) * 2006-04-07 2009-09-17 テッセラ,インコーポレイテッド 超小型電子パッケージ用基板および該基板を製造する方法
JP2013211441A (ja) * 2012-03-30 2013-10-10 Seiko Epson Corp パッケージ、パッケージの製造方法、電子デバイスおよび電子機器
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
JP2019096874A (ja) * 2017-11-27 2019-06-20 力成科技股▲分▼有限公司 パッケージ構造体及びパッケージ構造体の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533842A (ja) * 2006-04-07 2009-09-17 テッセラ,インコーポレイテッド 超小型電子パッケージ用基板および該基板を製造する方法
US8686551B2 (en) 2006-04-07 2014-04-01 Tessera, Inc. Substrate for a microelectronic package and method of fabricating thereof
JP2013211441A (ja) * 2012-03-30 2013-10-10 Seiko Epson Corp パッケージ、パッケージの製造方法、電子デバイスおよび電子機器
JP2014013795A (ja) * 2012-07-03 2014-01-23 Seiko Epson Corp ベース基板、電子デバイスおよび電子機器
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US10032647B2 (en) 2014-05-29 2018-07-24 Invensas Corporation Low CTE component with wire bond interconnects
US10475726B2 (en) 2014-05-29 2019-11-12 Invensas Corporation Low CTE component with wire bond interconnects
JP2019096874A (ja) * 2017-11-27 2019-06-20 力成科技股▲分▼有限公司 パッケージ構造体及びパッケージ構造体の製造方法

Also Published As

Publication number Publication date
JP4012527B2 (ja) 2007-11-21

Similar Documents

Publication Publication Date Title
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JP2008098478A (ja) 半導体装置及びその製造方法
JPH0484449A (ja) Tabテープ
JP2915888B1 (ja) 配線基板及びその製造方法
JP2007141970A (ja) 半導体装置およびその製造方法
CN104025287A (zh) 半导体装置
JP2009054690A (ja) リードフレーム構造体
JP2006269970A (ja) 電子部品のはんだ接合方法
JP4012527B2 (ja) 電子部品の製造方法
JP2001060760A (ja) 回路電極およびその形成方法
US20070221704A1 (en) Method of manufacturing circuit device
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP4756169B2 (ja) セラミックス回路基板及びその製造方法
JPH01220494A (ja) 多層配線基板
JP2974819B2 (ja) 半導体装置およびその製造方法
JP4174407B2 (ja) 電子部品収納用パッケージ
JPH08316641A (ja) 一括接続法による多層配線基板
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JPH11163197A (ja) 半導体実装用基板
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP2003209213A (ja) リードフレームおよび半導体装置の製造方法
JPH10139560A (ja) セラミック基板
JP4572627B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Written amendment

Effective date: 20070810

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070907

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100914

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20110914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120914

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20130914

LAPS Cancellation because of no payment of annual fees