JP2006032554A - 電子部品の製造方法 - Google Patents
電子部品の製造方法 Download PDFInfo
- Publication number
- JP2006032554A JP2006032554A JP2004207462A JP2004207462A JP2006032554A JP 2006032554 A JP2006032554 A JP 2006032554A JP 2004207462 A JP2004207462 A JP 2004207462A JP 2004207462 A JP2004207462 A JP 2004207462A JP 2006032554 A JP2006032554 A JP 2006032554A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- bonding
- chip
- pattern portion
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】基板12上の基板配線パターン24上に、無電解メッキにより下地メッキ層26、金メッキ層28を順次形成する。次に、キャップ接合パターン部34に電圧を印加して電解メッキにより、金−スズメッキ層30を形成する。このとき、電圧が印加されないボンディングパットパターン部32にはメッキがされない。キャップ接合パターン部34上に選択的にメッキされた金−スズ合金をろうとして、キャップ20のろう付け接合が行われる。
【選択図】図3
Description
Claims (7)
- 基板上に、素子が形成されたチップが実装され、このチップをキャップで覆った電子部品を製造する方法であって、
基板上の、ボンディングパットが形成される位置である、ボンディングパットパターン部と、キャップが接合される位置であるキャップ接合パターン部とに、無電解メッキにより共通の金属層を形成する工程と、
前記キャップ接合パターン部に電圧を印加して電解メッキにより選択的に金属層を形成する工程と、
チップを実装し、チップから延びるワイヤを所定のボンディングパットに接合する工程と、
キャップをキャップ接合パターン部に接合する工程と、
を有し、
前記選択的に形成される金属層の金属は、前記共通の金属層の金属より融点が低い、電子部品の製造方法。 - 基板上に、素子が形成されたチップが実装され、このチップをキャップで覆った電子部品を製造する方法であって、
前記キャップ接合パターン部に電圧を印加して電解メッキにより選択的に金属層を形成する工程と、
基板上の、ボンディングパットが形成される位置である、ボンディングパットパターン部と、キャップが接合される位置であるキャップ接合パターン部とに、無電解メッキにより共通の金属層を形成する工程と、
チップを実装し、チップから延びるワイヤを所定のボンディングパットに接合する工程と、
キャップをキャップ接合パターン部に接合する工程と、
を有し、
前記選択的に形成される金属層の金属は、前記共通の金属層の金属より融点が低い、電子部品の製造方法。 - 請求項1または2に記載の電子部品の製造方法であって、前記共通の金属層の金属は金であり、前記選択的に形成された金属層の金属は金−スズ合金である、電子部品の製造方法。
- 請求項1または2に記載の電子部品の製造方法であって、前記選択的に金属層を形成する工程は、共晶合金を形成する2種の金属を交互にメッキし、積層する工程である、電子部品の製造方法。
- 請求項4に記載の電子部品の製造方法であって、前記交互にメッキされる金属は、金とスズである、電子部品の製造方法。
- 素子が形成されたチップが実装され、このチップがキャップで覆われる基板にパターンを形成する基板パターン形成方法であって、
チップから延びるワイヤがハンダ接合されるボンディングパットが形成されるボンディングパットパターン部とキャップが接合される位置のキャップ接合パターン部とに無電解メッキを行う工程と、
前記キャップ接合パターン部に選択的に電圧を印加して電解メッキを行う工程と、
を有する、基板パターン形成方法。 - 素子が形成されたチップが実装され、このチップがキャップで覆われる基板にパターンを形成する基板パターン形成方法であって、
チップから延びるワイヤがハンダ接合されるボンディングパットが形成されるボンディングパットパターン部とキャップが接合される位置のキャップ接合パターン部とのうち、前記キャップ接合パターン部に選択的に電圧を印加して電解メッキを行う工程と、
前記ボンディングパットパターン部と前記キャップ接合パターン部とに無電解メッキを行う工程と、
を有する、基板パターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207462A JP4012527B2 (ja) | 2004-07-14 | 2004-07-14 | 電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207462A JP4012527B2 (ja) | 2004-07-14 | 2004-07-14 | 電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006032554A true JP2006032554A (ja) | 2006-02-02 |
JP4012527B2 JP4012527B2 (ja) | 2007-11-21 |
Family
ID=35898551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004207462A Expired - Fee Related JP4012527B2 (ja) | 2004-07-14 | 2004-07-14 | 電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4012527B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009533842A (ja) * | 2006-04-07 | 2009-09-17 | テッセラ,インコーポレイテッド | 超小型電子パッケージ用基板および該基板を製造する方法 |
JP2013211441A (ja) * | 2012-03-30 | 2013-10-10 | Seiko Epson Corp | パッケージ、パッケージの製造方法、電子デバイスおよび電子機器 |
JP2014013795A (ja) * | 2012-07-03 | 2014-01-23 | Seiko Epson Corp | ベース基板、電子デバイスおよび電子機器 |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
JP2019096874A (ja) * | 2017-11-27 | 2019-06-20 | 力成科技股▲分▼有限公司 | パッケージ構造体及びパッケージ構造体の製造方法 |
-
2004
- 2004-07-14 JP JP2004207462A patent/JP4012527B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009533842A (ja) * | 2006-04-07 | 2009-09-17 | テッセラ,インコーポレイテッド | 超小型電子パッケージ用基板および該基板を製造する方法 |
US8686551B2 (en) | 2006-04-07 | 2014-04-01 | Tessera, Inc. | Substrate for a microelectronic package and method of fabricating thereof |
JP2013211441A (ja) * | 2012-03-30 | 2013-10-10 | Seiko Epson Corp | パッケージ、パッケージの製造方法、電子デバイスおよび電子機器 |
JP2014013795A (ja) * | 2012-07-03 | 2014-01-23 | Seiko Epson Corp | ベース基板、電子デバイスおよび電子機器 |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US10032647B2 (en) | 2014-05-29 | 2018-07-24 | Invensas Corporation | Low CTE component with wire bond interconnects |
US10475726B2 (en) | 2014-05-29 | 2019-11-12 | Invensas Corporation | Low CTE component with wire bond interconnects |
JP2019096874A (ja) * | 2017-11-27 | 2019-06-20 | 力成科技股▲分▼有限公司 | パッケージ構造体及びパッケージ構造体の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4012527B2 (ja) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI291756B (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
JP2008098478A (ja) | 半導体装置及びその製造方法 | |
JPH0484449A (ja) | Tabテープ | |
JP2915888B1 (ja) | 配線基板及びその製造方法 | |
JP2009054690A (ja) | リードフレーム構造体 | |
JP2006269970A (ja) | 電子部品のはんだ接合方法 | |
US20070221704A1 (en) | Method of manufacturing circuit device | |
JP4012527B2 (ja) | 電子部品の製造方法 | |
JP2001060760A (ja) | 回路電極およびその形成方法 | |
JP2005109088A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2004039988A (ja) | 素子搭載用回路基板及び電子装置 | |
JP4756169B2 (ja) | セラミックス回路基板及びその製造方法 | |
JPH01220494A (ja) | 多層配線基板 | |
JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
JP4174407B2 (ja) | 電子部品収納用パッケージ | |
JPH08316641A (ja) | 一括接続法による多層配線基板 | |
JP4549318B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JPH11163197A (ja) | 半導体実装用基板 | |
JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
WO2015129185A1 (ja) | 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体 | |
JP2003209213A (ja) | リードフレームおよび半導体装置の製造方法 | |
JPH10139560A (ja) | セラミック基板 | |
JP4572627B2 (ja) | 半導体装置 | |
JP3622160B2 (ja) | セラミック基板およびその製造方法 | |
JP2002368038A (ja) | フリップチップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Effective date: 20070810 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070904 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070907 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120914 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130914 |
|
LAPS | Cancellation because of no payment of annual fees |