JP2004039988A - 素子搭載用回路基板及び電子装置 - Google Patents

素子搭載用回路基板及び電子装置 Download PDF

Info

Publication number
JP2004039988A
JP2004039988A JP2002197645A JP2002197645A JP2004039988A JP 2004039988 A JP2004039988 A JP 2004039988A JP 2002197645 A JP2002197645 A JP 2002197645A JP 2002197645 A JP2002197645 A JP 2002197645A JP 2004039988 A JP2004039988 A JP 2004039988A
Authority
JP
Japan
Prior art keywords
circuit board
thin film
mounting
partition groove
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002197645A
Other languages
English (en)
Inventor
Makoto Yanagisawa
柳沢　信
Tsutomu Higuchi
樋口　努
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002197645A priority Critical patent/JP2004039988A/ja
Publication of JP2004039988A publication Critical patent/JP2004039988A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)

Abstract

【課題】構成が単純で、製造も容易であるにもかかわらず、半導体チップやその他の素子を搭載し、接合材で固定する場合に、溶融した接合材の流れ出しに原因する回路の短絡や素子の傾斜搭載などを生じない素子搭載用回路基板を提供すること。
【解決手段】回路基板の表面に導体薄膜が形成されており、かつ導体薄膜が、素子搭載領域の周囲において、接合材を接合目的で溶融させた時にその溶融物の過剰分が流入し、貯留可能な仕切り溝をさらに有しているように構成する。
【選択図】　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、素子搭載用回路基板に関し、さらに詳しく述べると、半導体素子等の素子を所定の領域に搭載し、接合材で固定するための回路基板に関する。本発明は、また、かかる回路基板を使用してパッケージ構造体を構成した電子装置に関する。
【０００２】
【従来の技術】
周知の通り、回路基板に半導体チップやその他の部品を搭載して半導体パッケージを形成する場合、通常、搭載した部品の固定のために基板と部品の間にろう材を挿入し、溶融及び硬化させるろう付け方法が採用されている。しかし、ろう材は、それを基板上で溶融させた時に部品搭載領域からその外部に流れ出し、基板にすでに形成されている導体回路の短絡を引き起こしたり、あるいは、隣接する部品搭載領域に流れ込んで、他の部品の搭載時に水平搭載を妨害し、実装上の問題を引き起こしたりしている。
【０００３】
ろう材の流れ出しによる上述のような問題を回避するため、例えば実開昭６１−１３９３８号公報では、プリント配線板の中央に所定の深さの凹部を座ぐり切削加工によって形成し、これを半導体チップ搭載部とすることが提案されている。しかし、座ぐり切削加工には、加工作業が煩雑である、加工後のめっきがやりにくい、などの問題があるため、別法として、凹部の加工を必要としない方法、例えば部品搭載領域のまわりに環状の溝や突起を形成する方法が提案されている。
【０００４】
例えば、特開平４−１３０７４０号公報には、図７に示すような半導体パッケージが開示されている。この半導体パッケージにおいて、銅張り積層板から作られたプリント配線板５１には、半導体チップ５９が搭載されるダイパッド５２が、銅箔層から形成されている。また、ダイパッド５２は、半導体チップ搭載部の周囲に環状の溝５３を有している。溝５３は、銅箔層から導体回路５５を形成する際に同時に、銅箔層をエッチング除去することによって形成することができる。半導体チップ５９は、導電性の接着剤５７によって実装され、また、外部端子５６と接合された導体回路５５にワイヤ５４を介して接続されている。
【０００５】
また、特開平８−３１８４８号公報には、図８に示すような半導体装置が開示されている。この半導体装置は、図示のように２個の半導体チップ６４を含むもので、セラミック基板６１上の銅被膜６２のパターンの上に各チップ６４がはんだ６３によって固着されている。また、半導体チップ搭載部の周囲には、銅被膜６２のレーザー光による選択的加熱によって形成された銅酸化膜からなる突起６８が備わっている。さらに、容器（図示せず）の蓋６６を貫通した端子導体６７がはんだ６５によって固着されている。なお、基板６１の裏面にも銅被膜６７が形成されている。
【０００６】
しかしながら、上述のように半導体チップ搭載部の周囲に溝や突起を設ける方法にも依然として解決すべき問題がある。例えば半導体チップ搭載部の周囲に溝を設ける方法の場合、最近の実装密度の増加とあいまって溝の大きさを浅く、小さくする傾向にあり、したがって、接着剤を溝に溜め置くダム効果が減少し、所期の目的を達成することができない。また、マスキング手段を使用して銅箔層のエッチングによって溝を形成する方法は、微細加工の限界とコストの増加も避けることができない。さらに、突起を設ける方法の場合、突起を構成する銅酸化膜ははんだの濡れ性が良好であり、したがって、満足のいくダム効果を発現することができない。さらにまた、回路基板上に突起が存在した場合、その突起を跨ぐように配線を行わなければならず、配線用ワイヤが長くなる等の不具合が生じ易い。
【０００７】
【発明が解決しようとする課題】
本発明は、上記のような従来の技術の問題点を解決することを目的とする。
【０００８】
本発明の目的は、構成が単純で、製造も容易であるにもかかわらず、半導体チップやその他の素子を回路基板の所定の領域に搭載し、接合材で固定する場合に、溶融した接合材の流れ性を調整でき、接合材の流れ出しに原因する各種の実装問題、例えば回路の短絡、素子の傾斜搭載、接続用ワイヤの延長などを生じない素子搭載用回路基板を提供することにある。
【０００９】
また、本発明の目的は、短時間の機械加工で微細な加工が可能であり、素子の高密度実装に好適な素子搭載用回路基板を提供することにある。
【００１０】
さらに、本発明の目的は、構成が単純で、素子を高密度実装した電子装置を提供することにある。
【００１１】
本発明の上記した目的やその他の目的は、以下の詳細な説明から容易に理解することができるであろう。
【００１２】
【課題を解決するための手段】
本発明は、その１つの面において、半導体素子等の素子を所定の領域に搭載し、接合材で固定するための回路基板であって、
前記回路基板の表面に、前記素子搭載領域を含めて導体薄膜が所定の膜厚及びパターンで形成されており、かつ
前記導体薄膜は、前記素子搭載領域の周囲において、前記接合材を接合目的で溶融させた時にその溶融物の過剰分が流入し、貯留可能な仕切り溝をさらに有していることを特徴とする素子搭載用回路基板にある。
【００１３】
また、本発明は、そのもう１つの面において、筐体と、本発明の素子搭載用基板と、該回路基板上に搭載された少なくとも１個の素子とを含んでなることを特徴とする電子装置にある。
【００１４】
さらに、本発明は、そのもう１つの面において、半導体素子等の素子を所定の領域に搭載し、接合材で固定するための回路基板の製造方法であって、下記の工程：
前記回路基板の表面に、前記素子搭載領域を含めて、導体薄膜を所定の膜厚及びパターンで形成し、
前記導体薄膜を前記素子搭載領域の周囲において選択的に除去して、前記接合材を接合目的で溶融させた時にその溶融物の過剰分が流入可能な仕切り溝を形成すること、
を含んでなることを特徴とする素子搭載用回路基板の製造方法にある。
【００１５】
さらにまた、本発明は、そのもう１つの面において、半導体素子等の素子を所定の領域に搭載し、接合材で固定した回路基板を備えた電子装置の製造方法であって、下記の工程：
前記回路基板の表面に、前記素子搭載領域を含めて、導体薄膜を所定の膜厚及びパターンで形成し、
前記導体薄膜を前記素子搭載領域の周囲において選択的に除去して、前記接合材を接合目的で溶融させた時にその溶融物の過剰分が流入可能な仕切り溝を形成し、
前記素子搭載領域に前記素子を搭載し、接合材で固定し、そして
得られた素子搭載回路基板を筐体に組み込むこと、
を含んでなることを特徴とする電子装置の製造方法にある。
【００１６】
【発明の実施の形態】
本発明は、半導体素子等の素子を所定の領域に搭載し、接合材で固定するための回路基板にある。ここで、「素子」なる語は、それを本願明細書で使用した場合、各種の機器において一般的に使用されているいろいろな電子部品を意味し、典型的には、以下に列挙するものに限定されるわけではないけれども、半導体素子、例えばＩＣチップ、ＬＳＩチップなどの半導体チップ、コンデンサ素子などを挙げることができる。また、したがって、「電子装置」なる語は、それを本願明細書で使用した場合、このような電子部品を搭載した各種の装置、例えば半導体装置などを意味している。
【００１７】
回路基板は、通常、半導体装置などの製造において一般的に使用されているものであればよく、その基本構造は特に限定されない。適当な回路基板の一例を示すと、例えば、基材とその所定の部位に形成された回路パターンとを含むプリント配線板がある。プリント配線板の基板は、通常、ガラス繊維などの織布又は不織布に耐熱性、耐湿性などに優れた樹脂、例えばエポキシ樹脂、ポリイミド樹脂、フッ素樹脂などを含浸したプラスチック基板、セラミック基板などからなる。セラミック基板には、例えばアルミナ基板などがある。これらの基板は、単板あるいは積層板のいずれであってもよい。回路パターンは、例えば配線、電極、接続端子などであり、いろいろな手法で基材の内部及び（又は）表面に形成することができる。例えば、銅張り積層板を使用した場合、その銅箔層を選択的にエッチングして、回路パターンを所望のパターンで形成することができる。もちろん、プラスチック基板などの表面に例えば銅、アルミニウムなどの導電性金属の薄膜を箔の貼り付け、めっきなどによって全面的に形成した後、エッチングによって不要部分を溶解除去してもよい。回路パターンの膜厚は、回路基板の種類などによって変動するけれども、通常、約０．５〜３０μｍの範囲である。
【００１８】
回路基板は、その表面に導体薄膜が所定の膜厚及びパターンで形成されており、また、導体薄膜は、素子が搭載されるべき部分を少なくとも占有している。導体薄膜は、回路基板上におけるその形成部位によっていろいろな機能を奏することができる。例えば、素子搭載領域上に形成された導体薄膜は、その上に素子が搭載されるダイパッドの役割を果たすことができる。また、素子搭載領域以外の領域の導体薄膜は、それ自体で、例えば配線（例えばグランド層）、電極などの役割を果たすことができる。すなわち、これらの導体薄膜は、上記した回路基板の回路バターンと同じであってもよく、別に形成したものであってもよい。
【００１９】
導体薄膜を回路基板上に形成する場合、常用の技法に従っていろいろな導体材料（例えば、金属又は樹脂）から形成することができる。例えば、導体薄膜のパターンは、回路基板の表面に例えば銅、アルミニウムなどの導電性金属の薄膜を箔の貼り付け、めっきなどによって全面的に形成した後、エッチングによって不要部分を溶解除去して形成することができる。めっきに代えて、金属のスパッタリング、ＣＶＤなどによって導体薄膜を形成してもよい。導体薄膜の膜厚は、回路基板の種類などによって変動するけれども、通常、約０．５〜３０μｍの範囲である。また、導体薄膜のパターンは、多岐に及ぶけれども、素子搭載領域上のそれは、通常、素子の形状にあわせて矩形である。
【００２０】
上記したような導体薄膜は、その上になにも有さない状態で回路基板上で使用されてもよいけれども、電気的導通性の改善や素子の良好な搭載のため、接合材との良好な濡れ性を有する導電性の被膜をその表面に有していることが好ましい。導体薄膜上に形成する導電性の被膜は、特に限定されないけれども、導電性を有する金属材料、例えば金、ニッケル、銅、パラジウムなどあるいはその合金が好ましい。導電性の被膜は、半導体装置などの製造において常用の薄膜形成技法を使用して有利に形成することができる。例えば、導電性の被膜は、金、ニッケル等のめっきによって、約１〜５μｍの膜厚を有するめっき皮膜として有利に形成することができる。
【００２１】
導体薄膜は、溶融した接合材の流れ性を調整し、その溶融物が素子搭載領域以外の領域に配置された素子、回路パターン等に流れ出すのを防止するため、接合材の溶融物を貯留可能な仕切り溝を有している。仕切り溝は、好ましくは、素子搭載領域の周囲にそれを取り囲むように配置されている。仕切り溝は、特に、素子搭載領域の全周にわたってそれを取り囲むように配置されていることが好ましい。また、仕切り溝は、接合材を回路基板と素子の接合目的で溶融させた時にその溶融物の過剰分が流入し、そのまま貯留可能な大きさ及びパターンを有していることが好ましい。さらに好ましくは、仕切り溝は、その溝に一度流入した溶融物（接合材の溶融物の過剰分）がその仕切り溝からふたたび溢れ出ることのない形状及び寸法を有している。
【００２２】
仕切り溝は、その作用効果に悪影響がでない限り、いろいろな形状及び寸法で形成することができる。例えば、仕切り溝の断面形状は、加工の容易さなどから、矩形であるのが通常好ましいけれども、加工方法によっては、半円形、逆台形、逆三角形などであってもよい。また、仕切り溝の寸法は、例えばそれが矩形断面を有するような場合、通常、約５〜３０μｍ（幅）×約１〜２０μｍ（深さ）である。
【００２３】
このようないろいろな形状及び寸法を有する仕切り溝は、機械加工によって有利に形成することができる。すなわち、機械加工によって導体薄膜の一部もしくは全部（さらには、必要に応じて導体薄膜の下地も）を選択的に除去することによって、仕切り溝を有利に形成することができる。適当な機械加工法として、例えばレーザー加工、ルーター加工、サンドブラスト加工などを挙げることができるが、レーザー加工がとりわけ有用である。レーザー加工は、常法によって行うことができ、その加工条件の一例を示すと、次の通りである。
【００２４】
レーザー光：ＹＡＧ（波長　５３２ｎｍ）
出力：８ｍＪ／パルス
照射時間：０．１秒
なお、上記から理解されるように、本発明の機械加工は、好ましくは、導体薄膜及び任意の導電性の被膜の形成後に実施される。得られる仕切り溝は、回路基板上の同一平面上に形成された形をとるので、複数個の素子を回路基板上に実装する場合にも、作業性が向上し、特性面でも有利である。作業性の向上としては、例えば、動線の単純化、接続経路の短縮などを挙げることができる。
【００２５】
本発明の回路基板において、素子搭載領域の周囲に上述のような仕切り溝が配置される。ここで、仕切り溝によって素子搭載領域と分離される回路基板上の別の領域は、特に限定されるものではない。好ましい１態様において、この別の領域は、配線、電極等の回路パターンを有する領域であることができる。すなわち、素子搭載領域の導体薄膜と仕切り溝を介して分離されている導体薄膜は、好ましくは、配線、電極等の回路パターンの一部である。また、もう１つの好ましい態様において、別の領域も、素子を搭載する領域であることができる。すなわち、素子搭載領域の導体薄膜と仕切り溝を介して分離されている導体薄膜は、好ましくは、隣接して配置されたもう１つの素子搭載領域の導体薄膜であることができる。もちろん、本発明の回路基板では、これらの素子搭載領域及びその他の領域を、所望とする回路基板及び電子装置の構成に応じて任意の数でかつ任意の組み合わせで配置することができる。
【００２６】
本発明では、パッケージ構造体を形成するため、回路基板の素子搭載領域のそれぞれに適当な素子を搭載し、接合材によって固着する。接合材としては、その溶融及び硬化を通じて回路基板と素子の間で高い結合強度を達成できるいろいろな熱溶融性材料を使用できる。適当な接合材の例としては、以下に列挙するものに限定されるわけではないけれども、はんだ、例えばＡｕ、Ｎｉ、ＳｎＰｂ、ＡｕＳｎ等、ろう材、例えば銀ろう等、接着剤、樹脂、例えば熱可塑性接着性樹脂等を挙げることができる。例えば、ろう材を用いたろう付けは、回路基板の素子搭載領域にその必要量を供給した後、ホットプレスで真空の適用下に加圧し、さらに高周波加熱によって接合部をろう材の溶融温度以上に加熱することによって、有利に実施することができる。なお、接合材は、上述のようにホットプレスなどにセットした後に溶融させてもよく、さもなければ、溶融状態にある接合材を素子搭載領域に直接供給してもよい。
【００２７】
接合材は、回路基板の構成や所望とする結合強度などを含めたいろいろなファクタに応じて異なる量で素子搭載領域に供給することができる。かかる接合材の供給量は、通常、溶融した接合材の厚さで表して、数１０μｍのオーダーである。例えば、ろう材は、約１０〜５０μｍの供給量で使用するのが一般的である。
【００２８】
本発明の回路基板は、その素子搭載領域に素子を搭載し、また、必要に応じてその他の部品等を取り付けかつ配線等を形成した後、筐体に組み入れることで、電子装置を提供することができる。電子装置の典型例としては、半導体装置を挙げることができる。
【００２９】
例えば、半導体装置は、配線等を予め形成した回路基板の所定の部位に上述のようにしてＬＳＩチップやその他の電子部品を搭載した後、ボンディングワイヤなどを使用して必要な配線を張りめぐらし、さらにはその他の処理を施すことによって製造することができる。このようにして作製した半導体パッケージを例えばセラミック製の筐体に収容し、カバーで封止して半導体装置を完成する。得られる半導体装置は、回路基板の平面上にチップ等が一並びで配列されているので、構造がシンプルかつ小型である。
【００３０】
【実施例】
引き続いて、本発明の実施例を添付の図面を参照して説明する。なお、本発明は、これらの実施例によって限定されるものでないことは言うまでもない。
【００３１】
図１は、本発明による素子搭載用回路基板の好ましい１形態を示した断面図である。図示の回路基板１は、アルミナからなるセラミック基板である。また、この回路基板１の表面には、銅めっきにより形成した導体層をレーザー加工して形成した仕切り溝３とＣｕ配線２が備なわっている。回路基板１の表面には素子搭載領域Ａがあり、この領域のＣｕ配線２は、ダイパッドとなる。すなわち、ダイパッド２の上にはＬＳＩチップ５が搭載され、Ａｇろう材４によって固着されている。ここで、銅めっきによる導体層は、回路基板１の表面に全面的に被着された後、素子搭載領域Ａを取り囲むようにレーザー加工で環状に除去されているので、細長い仕切り溝３が形成されている。仕切り溝３が存在するので、ＬＳＩチップ５のろう付けの時、溶融によって一部のろう材が領域Ａの外側に流れ出したとしても、仕切り溝３で受け止め、貯留することができ、よって、配線の短絡などが発生するのを未然に防止することができる。また、仕切り溝３は、下地が露出した状態であるので、ろう材の流れ性を抑制する働きも備えている。仕切り溝３の外側のＣｕ配線２は、グランド層となる。
【００３２】
図２は、本発明による回路基板を使用して製造した半導体パッケージの好ましい１形態を示した平面図であり、また、図３は、図２に示した半導体パッケージの線分ＩＩＩ−ＩＩＩに沿った断面図である。図示の半導体パッケージ１０は、その回路基板１において２つの素子搭載領域Ａを有し、それぞれの領域においてＬＳＩチップ５を搭載している。なお、図示の例では同じＬＳＩチップ５が搭載されているが、それぞれの領域Ａに異なるタイプの半導体チップや例えばコンデンサなどのその他の電子部品が搭載されていてもよい。
【００３３】
回路基板１は、図１の場合と同様、セラミック基板を加工して製造したものである。すなわち、その基板の表面にＣｕ配線２を有している。回路基板１の表面にはそれぞれが矩形の素子搭載領域Ａがあり、そのＣｕ配線（ダイパッド）２の上にＬＳＩチップ５が搭載され、Ａｇろう材４によって固着されている。それぞれの素子搭載領域Ａの周囲には、Ｃｕ配線２をレーザー加工で除去することによって形成された仕切り溝３がある。仕切り溝３は、ＬＳＩチップ５のろう付けの時、溶融によって一部のろう材が領域Ａの外側に流れ出した時に、隣接する領域Ａに流れ込むのを防止する働きがある。したがって、チップ間で短絡が発生することや、チップが傾斜して搭載されるのを防止することができる。
【００３４】
図２及び図３に示した回路基板は、例えば、図４に順を追って示す製造方法によって有利に製造することができる。
【００３５】
まず、工程（Ａ）の示すように、アルミナからなるセラミック基板１の周囲を銅めっきして導体層（Ｃｕめっき層）２を形成する。
【００３６】
次いで、所望とするＣｕ配線、ダイパッドなどを残すように、導体層２をレーザー加工して仕切り溝を形成する。工程（Ｂ）に示すように、Ｃｕ配線２を有するとともに、素子搭載領域の周囲には仕切り溝３が形成されている回路基板１が得られる。
【００３７】
回路基板の形成後、工程（Ｃ）に示すように、基板１の素子搭載領域にのみ必要量のＡｇろう材４をポッティングにより滴下する。
【００３８】
引き続いて、それぞれの素子搭載領域にＬＳＩチップ５を搭載し、ホットプレス（図示せず）で真空の適用下に加圧し、さらに高周波加熱によって接合部を加熱する。ろう材４が硬化すると、工程（Ｄ）に示すように、回路基板１の上にＬＳＩチップ５が強固に固着された回路基板パッケージ１０が得られる。
【００３９】
図５は、図４の半導体パッケージを実装した本発明による半導体装置の好ましい１形態を示した断面図である。半導体装置２０は、半導体パッケージ１０が取り付けられ、接着剤（ろう材）で固着されたセラミック製の筐体２２と、それを覆って封止された同じくセラミック製又は金属製のカバー２４とからなっている。筐体２２には、他の装置と接続するための外部接続端子２２とリード２３が備わっている。この半導体装置２０の場合、チップ５の平面的な配列に起因して大きなキャビティ２１が用意されているので、ボンディングワイヤ９を使用した部品間の接続などが容易に可能であり、配線の短絡問題なども回避できる。
【００４０】
図５に示した半導体装置は、例えば、図６に順を追って示す製造方法によって有利に製造することができる。
【００４１】
まず、工程（Ａ）に示すように、アルミナからなるセラミック基板１をセラミック製の筐体２２に接着剤（ろう材）で接合する。セラミック基板１には、その全面に導体層（銅めっき）２が形成されている。次いで、外部接続端子部やセラミック基板１の導体層２に、例えばニッケルめっき、金めっきなどを施してめっき皮膜（図示せず）を形成する。これらのめっき皮膜は、はんだ濡れ性にすぐれるので、引き続く工程でのＬＳＩチップの搭載に好適である。
【００４２】
なお、セラミック基板に代えて、例えばＣｕ−Ｗ合金等からなる金属板を筐体に接合してもよい。この場合、Ｃｕ−Ｗ合金よりもはんだ濡れ性にすぐれためっき（例えば、ニッケルめっき、金めっき等）を施すのが好ましい。
【００４３】
次いで、工程（Ｂ）に示すように、筐体２２のキャビティ底面を規定するセラミック基板１の導体層２をレーザー加工して仕切り溝３を形成する。なお、本例では、パターニングされたエッチングレジストの形成を伴うウェットエッチングに代えてレーザー加工を用いるため、凹状のキャビティ底面でも好適に仕切り溝３を形成することができる。また、めっき皮膜の形成後に仕切り溝を形成しているので、その反対の場合のように、形成された仕切り溝にめっきが付着するという不都合も回避できる。
【００４４】
仕切り溝の形成が完了した後、工程（Ｃ）に示すようにＬＳＩチップ５を搭載する。この工程は、先に図４の工程（Ｃ）及び（Ｄ）を参照して説明したようにして行うことができる。
【００４５】
引き続いて、工程（Ｄ）に示すようにボンディングワイヤ９を使用して部品間の接続を行う。最後に筐体２２の上面にセラミック製のカバーを接合すると、図５の半導体装置が完成する。
【００４６】
【発明の効果】
以上に詳細に説明したように、本発明によれば、構成が単純で、製造も容易であるにもかかわらず、半導体チップやその他の素子を回路基板の所定の領域に搭載し、接合材で固定する場合に、溶融した接合材の流れ出しに原因する各種の実装問題、例えば回路の短絡、素子の傾斜搭載などを生じない素子搭載用回路基板を提供することができる。
【００４７】
すなわち、従来の方法によって部品搭載面に凹部を加工したりその周囲に溝や突起を形成したのでは、微細加工の限界とコストの増加を避けることができないけれども、本発明によれば、短時間の機械加工で、何らの実装問題を伴なうことなく微細な仕切り溝を形成することができる。
【００４８】
また、パッケージを構成する場合に、めっき後にキャビティ内に微細な加工を施すのは困難であるが、本発明によれば、レーザー加工を使用できるので、基本的に非接触で加工が可能であり、微細加工時に問題が発生しない。
【００４９】
さらに、本発明によれば、回路基板の同一平面上に複数の部品を実装できるので、作業性、特性面で有利であり、部品の高密度実装も可能となる。
【００５０】
さらにまた、本発明によれば、構成が単純で、素子を高密度実装した電子装置を提供するができる。
【図面の簡単な説明】
【図１】本発明による素子搭載用回路基板の好ましい１形態を示した断面図である。
【図２】本発明による半導体パッケージの好ましい１形態を示した平面図である。
【図３】図２に示した半導体パッケージの線分ＩＩＩ−ＩＩＩに沿った断面図である。
【図４】図２及び図３に示した半導体パッケージの好ましい１製造方法を順を追って示した断面図である。
【図５】本発明による半導体装置の好ましい１形態を示した断面図である。
【図６】図５に示した半導体装置の好ましい１製造方法を順を追って示した断面図である。
【図７】従来の半導体パッケージの一例を示した断面図である。
【図８】従来の半導体装置の一例を示した断面図である。
【符号の説明】
１…回路基板
２…Ｃｕ配線
３…仕切り溝
４…接合材
５…半導体チップ
１０…半導体パッケージ
２０…半導体装置

Claims (11)

  1. 半導体素子等の素子を所定の領域に搭載し、接合材で固定するための回路基板であって、
    前記回路基板の表面に、前記素子搭載領域を含めて導体薄膜が所定の膜厚及びパターンで形成されており、かつ
    前記導体薄膜は、前記素子搭載領域の周囲において、前記接合材を接合目的で溶融させた時にその溶融物の過剰分が流入し、貯留可能な仕切り溝をさらに有していることを特徴とする素子搭載用回路基板。
  2. 前記導体薄膜の表面に、前記接合材との良好な濡れ性を有する導電性の被膜がさらに形成されていることを特徴とする請求項１に記載の素子搭載用回路基板。
  3. 前記導電性の被膜が、導電性を有する金属材料からなることを特徴とする請求項２に記載の素子搭載用回路基板。
  4. 前記導電性の被膜が、金属材料のめっき皮膜であることを特徴とする請求項３に記載の素子搭載用回路基板。
  5. 前記仕切り溝が、前記接合材の溶融物の過剰分がその仕切り溝から溢れ出ることのない形状及び寸法を有していることを特徴とする請求項１〜４のいずれか１項に記載の素子搭載用回路基板。
  6. 前記素子搭載領域の導体薄膜と前記仕切り溝を介して分離されている導体薄膜が、配線、電極等の回路パターンの一部であることを特徴とする請求項１〜５のいずれか１項に記載の素子搭載用回路基板。
  7. 前記素子搭載領域の導体薄膜と前記仕切り溝を介して分離されている導体薄膜が、隣接して配置されたもう１つの素子搭載領域の導体薄膜であることを特徴とする請求項１〜５のいずれか１項に記載の素子搭載用回路基板。
  8. 前記素子搭載領域の全周にわたって前記仕切り溝が形成されていることを特徴とする請求項１〜７のいずれか１項に記載の素子搭載用基板。
  9. 前記接合材が、はんだ、ろう材、接着剤及び樹脂からなる群から選ばれた一員であることを特徴とする請求項１〜８のいずれか１項に記載の素子搭載用回路基板。
  10. 前記仕切り溝が、前記導体薄膜の形成後にその薄膜を、レーザー加工、ルーター加工又はサンドブラスト加工により除去することによって形成されたものであることを特徴とする請求項１〜９のいずれか１項に記載の素子搭載用回路基板。
  11. 筐体と、請求項１〜１０のいずれか１項に記載の素子搭載用基板と、該回路基板上に搭載された少なくとも１個の素子とを備えてなることを特徴とする電子装置。
JP2002197645A 2002-07-05 2002-07-05 素子搭載用回路基板及び電子装置 Pending JP2004039988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002197645A JP2004039988A (ja) 2002-07-05 2002-07-05 素子搭載用回路基板及び電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002197645A JP2004039988A (ja) 2002-07-05 2002-07-05 素子搭載用回路基板及び電子装置

Publications (1)

Publication Number Publication Date
JP2004039988A true JP2004039988A (ja) 2004-02-05

Family

ID=31705360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002197645A Pending JP2004039988A (ja) 2002-07-05 2002-07-05 素子搭載用回路基板及び電子装置

Country Status (1)

Country Link
JP (1) JP2004039988A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079750A (ja) * 2010-09-30 2012-04-19 Seiko Epson Corp センサーデバイス、モーションセンサー、および電子機器
KR101166654B1 (ko) 2008-09-12 2012-07-18 오므론 가부시키가이샤 반도체 장치
JP2013051556A (ja) * 2011-08-31 2013-03-14 Kyocera Crystal Device Corp 圧電装置
CN103650335A (zh) * 2011-08-31 2014-03-19 京瓷晶体元件有限公司 压电装置
JP2016039240A (ja) * 2014-08-07 2016-03-22 浜松ホトニクス株式会社 電子部品
JP2016115865A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 電力用半導体装置
WO2020021853A1 (ja) * 2018-07-26 2020-01-30 Ｊｘ金属株式会社 半導体デバイス
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101166654B1 (ko) 2008-09-12 2012-07-18 오므론 가부시키가이샤 반도체 장치
JP2012079750A (ja) * 2010-09-30 2012-04-19 Seiko Epson Corp センサーデバイス、モーションセンサー、および電子機器
CN103650335B (zh) * 2011-08-31 2016-08-17 京瓷晶体元件有限公司 压电装置
JP2013051556A (ja) * 2011-08-31 2013-03-14 Kyocera Crystal Device Corp 圧電装置
CN103650335A (zh) * 2011-08-31 2014-03-19 京瓷晶体元件有限公司 压电装置
CN106663641A (zh) * 2014-08-07 2017-05-10 浜松光子学株式会社 电子部件
KR20170040119A (ko) * 2014-08-07 2017-04-12 하마마츠 포토닉스 가부시키가이샤 전자 부품
JP2016039240A (ja) * 2014-08-07 2016-03-22 浜松ホトニクス株式会社 電子部品
TWI711137B (zh) * 2014-08-07 2020-11-21 日商濱松赫德尼古斯股份有限公司 電子零件
KR102387336B1 (ko) * 2014-08-07 2022-04-15 하마마츠 포토닉스 가부시키가이샤 전자 부품
JP2016115865A (ja) * 2014-12-17 2016-06-23 三菱電機株式会社 電力用半導体装置
WO2020021853A1 (ja) * 2018-07-26 2020-01-30 Ｊｘ金属株式会社 半導体デバイス
JP2020017671A (ja) * 2018-07-26 2020-01-30 Ｊｘ金属株式会社 半導体デバイス
CN111048468A (zh) * 2018-10-12 2020-04-21 Tdk株式会社 电子元件的层叠件及其制造方法
US11088106B2 (en) 2018-10-12 2021-08-10 Tdk Corporation Stack of electrical components and method of producing the same
CN111048468B (zh) * 2018-10-12 2023-09-05 Tdk株式会社 电子元件的层叠件及其制造方法
US11855035B2 (en) 2018-10-12 2023-12-26 Tdk Corporation Stack of electrical components and method of producing the same

Similar Documents

Publication Publication Date Title
JP3541491B2 (ja) 電子部品
US5994773A (en) Ball grid array semiconductor package
US6548328B1 (en) Circuit device and manufacturing method of circuit device
US6791199B2 (en) Heat radiating semiconductor device
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
EP0987748A2 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US20020048828A1 (en) Semiconductor device and method of manufacturing the same
JP2003258007A (ja) 電子部品及びその製造方法
WO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP2870533B1 (ja) 半導体装置およびその製造方法
JPH0864635A (ja) 半導体装置
JP3691335B2 (ja) 回路装置の製造方法
JP3634709B2 (ja) 半導体モジュール
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP4161463B2 (ja) チップキャリアの製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JPH08102583A (ja) 配線回路基板
JP7416607B2 (ja) 半導体装置
JP3382516B2 (ja) 半導体パッケージ
JP4353248B2 (ja) 電子部品
JPH0595071A (ja) 電子部品搭載用基板及びその製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP4353267B2 (ja) 電子部品の製造方法
JP4375427B2 (ja) 電子部品およびその製造方法