JP2003258007A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JP2003258007A
JP2003258007A JP2002050903A JP2002050903A JP2003258007A JP 2003258007 A JP2003258007 A JP 2003258007A JP 2002050903 A JP2002050903 A JP 2002050903A JP 2002050903 A JP2002050903 A JP 2002050903A JP 2003258007 A JP2003258007 A JP 2003258007A
Authority
JP
Japan
Prior art keywords
electronic component
conductive film
conductive
resin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002050903A
Other languages
English (en)
Other versions
JP3942457B2 (ja
Inventor
Goro Ikegami
五郎 池上
Tomonobu Sugimoto
共延 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2002050903A priority Critical patent/JP3942457B2/ja
Priority to US10/368,461 priority patent/US6794762B2/en
Priority to CNB031064701A priority patent/CN1244148C/zh
Publication of JP2003258007A publication Critical patent/JP2003258007A/ja
Application granted granted Critical
Publication of JP3942457B2 publication Critical patent/JP3942457B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 外径寸法が１ｍｍ以下の小型の電子部品を導
電性接着材で表面実装する際に接着材がはみ出し充分な
量を確保できず実装性が安定しないという問題があっ
た。 【解決手段】 第１の導電膜７上に固定した電子部品本
体９と、第１導電膜７と略面一に配置された第２の導電
膜８とを電気的に接続し、第１、第２の導電膜７、８の
周面を含む電子部品本体固定面側を樹脂１１被覆した電
子部品において、上記導電膜７、８の樹脂１１から露呈
した面に導電性突起１３を形成したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表面実装用の電子部
品及びその製造方法に関し、特に１ｍｍ以下の外径寸法
の電子部品を容易に実現できる構造及び製造方法に関す
る。
【０００２】
【従来の技術】樹脂モールド型電子部品は一般的にリー
ドフレームを用いて製造される。即ち、アイランドとリ
ードとを一体化したリードフレームを用意し、アイラン
ド上に電子部品をマウントし、電子部品本体上の電極と
リードとをワイヤを介して電気的に接続した後、リード
フレーム上の電子部品本体を含む主要部分を外装樹脂で
被覆し、外装樹脂から露呈したリードフレームの不要部
分を切断除去して製造される。この一例を図１２に示
す。図において、１はアイランド、２はアイランド１と
面一に配置されたリード、３はアイランド１上にマウン
トされた電子部品本体、４は電子部品本体３上の電極
（図示せす）とリード２とを電気的に接続するワイヤ、
５は電子部品本体３を含む主要部分を被覆した外装樹脂
を示す。この種電子部品６は例えば特開昭６２−１２２
３４９号公報（先行技術１）に開示されており、アイラ
ンド１とリード２とが外装樹脂５の１つの面と面一に露
呈しているため表面実装が可能で、電子回路装置の小型
化に貢献している。この電子部品６は樹脂モールド時
に、外装樹脂５がアイランド１やリード２の実装面に回
り込んで薄いばりを形成すると表面実装の障害となるた
め、リードフレームを可撓性を有する樹脂フィルム（図
示せず）に貼り付けて密着させた状態で樹脂モールドし
た後、リードフレームから樹脂フィルムを剥離すること
によりアイランドやリードの実装面に樹脂ばりが形成さ
れないようにしている。
【０００３】一方、小型の電子回路装置、例えば携帯電
話などでは一層の小型、軽量化が要求され、これを実現
すべく電子部品も一層の小型軽量化が要求されている。
このような要求に応えるには電子部品本体３を小型化す
ると同時にリードフレームを小型化し、アイランド１の
外径、リード２の巾、間隔を狭小化する必要があるが、
薄いリードフレームは強度が低下し移動にともなう振動
や衝撃により変形し易くリードフレームを用いた電子部
品では小型化に限界があった。
【０００４】そのため例えば特開平１０−９８１３３号
公報（先行技術２）には電子部品本体を被覆する外装樹
脂の外面に電子部品本体の電極を露呈させた構造の電子
部品が提案されている。この電子部品は、支持基板上に
電子部品本体と電極チップを配列し、電子部品本体上の
電極と電極チップとを電気的に接続した後、支持基板上
を外装樹脂で被覆し、硬化した外装樹脂から支持基板を
剥離することにより製造される。また、特開２００２−
１６１８１号公報（先行技術３）には可撓性を有する金
属基板上に第１、第２の金属層を形成し、第１の金属層
上に電子部品本体をマウントし、電子部品本体上の電極
と第２の金属層とを電気的に接続した後、金属基板上を
外装樹脂で被覆し、この外装樹脂から金属基板を剥離す
ることにより、外装樹脂表面に第１、第２の金属層を露
呈させ、外装樹脂を所定の寸法、形状に切断することに
より個々の電子部品を得ることが開示されている。先行
技術２、３に開示された電子部品はリードフレームが不
要であるため、先行技術１に開示された電子部品より一
層の小型化が可能である。
【０００５】
【発明が解決しようとする課題】ところで、表面実装型
電子部品は一般的に印刷配線基板上の導電ランドにクリ
ーム半田を塗布し、この上に電子部品を仮止め配置し
て、印刷配線基板を高温雰囲気中に供給し、クリーム半
田を溶融させて電子部品を導電ランドに半田付けしてい
る。この半田付け時に電子部品は溶融半田上で浮遊状態
となるため半田量が多いと半田が硬化するまでの間に移
動して位置ずれし、半田量が少ないと熱膨張、熱収縮の
繰返しにより半田の接着界面の熱膨張係数の差異によっ
て生じたストレスが繰返しかかり、接着界面に亀裂を生
じ、この亀裂が成長すると電気的接続が損なわれるとい
う問題があった。そのため、クリーム半田は適正量を供
給し、この半田上に半田の形状を変化させないように電
子部品を供給する必要があった。
【０００６】また先行技術２、３に開示された電子部品
は外装樹脂と面一に、電子部品本体の裏面電極や電極チ
ップあるいは第１、第２の金属層などの平面電極が外装
樹脂と面一に近接して露呈しているため、溶融半田によ
って平面電極間が短絡したり互いに近接し電気的接続を
不安定にすることがあった。
【０００７】
【課題を解決するための手段】本発明は上記課題の解決
を目的として提案されたもので、第１の導電膜上に固定
した電子部品本体と、第１導電膜と略面一に配置された
第２の導電膜とを電気的に接続し、第１、第２の導電膜
の周面を含む電子部品本体固定面側を樹脂被覆した電子
部品において、上記導電膜の樹脂から露呈した面に導電
性突起を形成したことを特徴とする電子部品を提供す
る。
【０００８】また、本発明は樹脂フィルムの一主面上の
所定位置に微細孔を形成する工程と、樹脂フィルム上の
微細孔が形成された所定位置を含む複数領域に第１、第
２の導電膜を形成する工程と、第１の導電膜上に電子部
品本体を固定する工程と、電子部品本体上の電極と第２
の導電膜とを電気的に接続する工程と、樹脂フィルム上
の電子部品本体を含む領域を外装樹脂にて被覆する工程
と、第１、第２の導電膜を外装樹脂に残留させて樹脂フ
ィルムを剥離し、外装樹脂表面に導電性突起を有する導
電膜を含む第１、第２の導電膜を露呈させる工程と、外
装樹脂を切断して個々の電子部品に分割する工程とを有
することを特徴とする電子部品の製造方法を提供する。
【０００９】
【発明の実施の形態】本発明による電子部品は、先行技
術３に開示された電子部品と同様の構造をしているが、
上記導電膜の樹脂から露呈した面に導電性突起を形成し
た点で相異する。この電子部品の導電性突起は外装樹脂
から露呈した導電膜の外面に島状に突出させてもよい。
この場合、導電性突起は導電膜の外面側を局部的に突出
形成するだけでなく、外装樹脂内部から導電膜を局所的
に外方に押し出して形成することもできる。また導電性
突起は導電膜上に点在させるだけでなく、線状または環
状に連続して形成することができる。
【００１０】本発明による電子部品は、樹脂フィルムの
一主面上の所定位置に微細孔を形成する工程と、樹脂フ
ィルム上の微細孔が形成された所定位置を含む複数領域
に第１、第２の導電膜を形成する工程と、第１の導電膜
上に電子部品本体を固定する工程と、電子部品本体上の
電極と第２の導電膜とを電気的に接続する工程と、樹脂
フィルム上の電子部品本体を含む領域を外装樹脂にて被
覆する工程と、第１、第２の導電膜を外装樹脂に残留さ
せて樹脂フィルムを剥離し、外装樹脂表面に導電性突起
を有する導電膜を含む第１、第２の導電膜を露呈させる
工程と、外装樹脂を切断して個々の電子部品に分割する
工程を通して製造することができる。この場合、絶縁フ
ィルムの微細孔はレーザ光の照射、エッチング、あるい
は樹脂フィルムに硬質突起を圧接することにより形成す
ることができる。
【００１１】また本発明による電子部品は、樹脂フィル
ムの一主面上に少なくとも２つの導電膜を形成する工程
と、一方の導電膜に電子部品本体を固定する工程と、電
子部品本体上の電極と他の導電膜とを電気的に接続する
工程と、樹脂フィルム上の電子部品本体を含む領域を外
装樹脂にて被覆する工程と、各導電膜を外装樹脂に残留
させて樹脂フィルムを剥離し、外装樹脂表面に各導電膜
を露呈させる工程と、外装樹脂を切断して個々の電子部
品に分割する工程とを含む電子部品の製造方法におい
て、上記外装樹脂被覆前に、樹脂フィルムに形成された
導電膜上を局所加圧し樹脂フィルム内に突出させる工程
を付加することによっても製造することができる。この
場合、微細な硬質突起を用いて導電膜上を局所加圧し導
電膜の内面を樹脂フィルム内に突出させることにより導
電性突起を形成することかできる。また電子部品本体と
導電膜とをワイヤで接続する場合、ワイヤの一端を導電
膜に局所加圧することにより導電性突起を形成すること
ができる。
【００１２】
【実施例】以下に本発明による電子部品の実施例を図１
及び図２から説明する。図において、７は第１の導電
膜、８ａ、８ｂは第１の導電膜７と面一に配置された第
２の導電膜で、図示例では第１の導電膜７の一端側に同
一寸法、同一形状の第２の導電膜が２個並列形成されて
いる。第１、第２の導電膜７、８は金や銅、ニッケルな
どの金属またはこれらを主成分とする合金を単層めっき
あるいは多層めっきして厚さ０．５〜５０μｍに形成し
たものである。９は第１の導電膜７上にマウントされた
電子部品本体、例えば半導体ペレット、１０ａ、１０ｂ
は電子部品本体９上の電極（図示せず）と第２の導電膜
８ａ、８ｂとを電気的に接続するワイヤ、１１は第１、
第２の導電膜７、８の周面を含む電子部品本体９が固定
された面を被覆した外装樹脂を示す。この外装樹脂１１
の外径寸法は例えば０．８ｍｍ×０．６ｍｍで、この外
径寸法に対して、第１の導電膜７の外形寸法は例えば
０．４ｍｍ×０．４ｍｍに、第２の導電膜８ａ、８ｂの
各外形寸法は例えば０．２ｍｍ×０．２ｍｍに設定され
る。本発明による電子部品１２は外装樹脂１１の一主面
に露呈した第１、第２の導電膜７、８に微細な導電性突
起１３ａ、１３ｂを形成したことを特長とする。この導
電性突起１３ａ、１３ｂは基部の直径が４０〜１００μ
ｍ、高さは２０〜１００μｍに設定され、図示例では第
１の導電膜７に２個、第２の導電膜８ａ、８ｂにそれぞ
れ１個形成されている。
【００１３】この電子部品１２の製造方法を図３〜図９
から説明する。先ず、図３及び図４に示す配線基板１４
を用意する。この配線基板１４は可撓性を有する絶縁基
板１５上の所定位置に微細孔１６ａ、１６ｂを所定の間
隔で多数形成し、この微細孔１６ａ、１６ｂを含む絶縁
基板１５上の全面を導電薄膜（図示せず）で被覆し、こ
の導電薄膜をエッチングして微細孔１６ａ、１６ｂを含
む領域に第１、第２の導電膜７、８を形成ている。絶縁
基板１５表面は材質に応じ表面粗度が０．１〜５μｍと
され導電膜７、８の接着強度を制御している。微細孔１
６ａは開口径が４０〜１００μｍ、深さが２０〜１００
μｍの円筒状または円錐状で、レーザ光の照射、局所エ
ッチング、あるいは硬質突起を所定位置に配列した平板
を圧接することにより形成される。また導電薄膜は無電
解めっきのみの単層膜あるいは無電解めっき層上に無電
解めっき層あるいは電解めっき層を積層した多層膜、導
電箔を融着したものなどを用いることができる。第１、
第２の導電膜７、８を電気めっきするため各導電膜７、
８を互いに電気的に接続している。即ち、図４に示すよ
うに絶縁基板１５の周縁を導電性矩形枠Ａで囲み、第１
の導電膜７、７、・・を導電舌片Ｂを介して互いに電気
的に接続すると共に図示上下両端を矩形枠Ａに接続し、
一端側にある第１の導電膜７と矩形枠Ａを接続舌片Ｂを
介して電気的に接続し、第２の導電膜８を隣の組の第１
の導電膜７に接続舌片Ｃを介して接続している。微細孔
１６ａ、１６ｂは各導電膜７、８の導電層が充実し一体
化している。導電膜７、８の絶縁基板１５に対する接着
強度（ピール強度）は前記粗面により通常の電子回路装
置用印刷配線基板としては不適当な値である５００ｇ／
ｃｍより小さい値、例えば２００ｇ／ｃｍに設定され
る。次に図５に示すように第１の導電膜７上に電子部品
本体９をマウントする。このマウントは一般的には銀ペ
ーストなどの導電性接着材を用いて接着されるが、絶縁
基板１５として耐熱性を有するものを用いる場合には、
熱圧着法や超音波ボンディング法を採用することができ
る。
【００１４】次に図６に示すように電子部品本体９上の
電極（図示せず）と第２の導電膜８を図示例ではワイヤ
１０を介して電気的に接続する。ワイヤボンディング作
業が完了した配線基板１４は樹脂モールド工程に送られ
て、図７に示すように絶縁基板１５上を外装樹脂１１で
被覆する。これにより、導電膜７、８はその周面が外装
樹脂１１と接触した状態で樹脂被覆される。このように
して樹脂外装を完了した配線基板１４は図８に示す絶縁
基板１５の剥離工程に送られる。この剥離作業の際、必
要に応じて外装樹脂１１側を固定盤（図示せす）に貼り
付けることにより、外装樹脂１１の変形を防止し剥離作
業を容易にできる。導電膜７、８と絶縁基板１５の間の
接着強度は予め小さく設定されているから導電膜７、８
は外装樹脂１１に残留し外部に露呈する。このようにし
て絶縁基板１５を剥離した後、図９の図示点線で示すよ
うに外装樹脂１１を回転ブレードやウォータジェットを
用いたダイサ（図示せず）により切断し、絶縁基板１５
上に形成された導電膜の内、矩形枠Ａなどの不要部分を
除去し、接続舌片Ｂ、Ｃの中間位置を切断して第１、第
２の導電膜７、８を分離し、図１、図２、図１０に示す
電子部品を得る。
【００１５】この電子部品１２は絶縁基板１５に形成し
た微細孔１６ａ、１６ｂ内に充実された導電材により導
電性突起１３が第１、第２の導電膜７、８上に形成され
る。この導電性突起１３ａ、１３ｂは基部の直径４０〜
１００μｍ、高さ２０〜１００μｍに設定することによ
り、外部の印刷配線基板に導電性接着材を介して実装す
る際にスペーサとして機能し電子部品１２を押しつけて
も導電膜７、８下に充分な厚みの導電性接着剤を確保で
き、確実に実装できる。
【００１６】上記実施例では、予め微細孔１６を形成し
た絶縁基板１５を用いることにより導電性突起１３を形
成したが、絶縁基板１５上に導電膜７、８を形成した
後、平坦面に微細突起を多数形成した加圧部材を絶縁基
板１５に押しつけることにより、導電膜７、８を絶縁基
板１５内に押し込み、この押し込み部分を絶縁基板１５
を剥離した後、導電性突起とすることができる。また、
電子部品本体９と第２の導電膜８とをワイヤ１０で接続
する際に、先端が微細なボンディングツールで第２の導
電膜８を局部的に加圧することにより、その一部を絶縁
基板１５内に突出させ、この突出部分を導電性突起とす
ることができる。この場合には特別な配線基板や加圧部
材が不要である。
【００１７】上記電子部品は、導電性突起１３を導電膜
７、８上に島状に点在させたが、線状または環状に連続
形成することができる。例えば、絶縁基板１５の一直線
上をレーザ光で照射したりスクライバーで罫書き、ある
いはエッチングすることにより連続した凹溝を形成しこ
の凹溝上に導電膜を形成することにより連続した導電性
突起を容易に形成することができる。また第１、第２の
導電膜７、８を電気的に接続する接続舌片Ｂ、Ｃの中間
に連続した凹溝を形成することにより図１１に示すよう
に第１、第２の導電膜７、８の近傍に導電性突起１３を
連続形成することができる。これにより各導電膜７、８
の外方を導電性突起１３で囲むことができる。
【００１８】尚、本発明は上記実施例にのみ限定される
ことなく、例えば電子部品本体は半導体ペレットなどの
能動素子だけでなく、抵抗、コンデンサ、インダクタな
どの受動素子にも適用できる。また１ｍｍ以下の外径寸
法の電子部品だけでなく、より大型の電子部品にも適用
できる。また電子部品本体９と導電膜８の接続はワイヤ
１０を用いるだけでなく、導電テープ等を用いることが
でき、電子部品本体９に突起電極を形成することによ
り、各導電膜７、８上に跨って電子部品本体９を配置
し、各導電膜７、８と電子部品本体９とを突起電極を介
して直接的に電気接続することもできる。また導電膜
７、８の所要数は電子部品本体９の電極数により決定さ
れることはいうまでもない。
【００１９】
【発明の効果】以上のように本発明によれば、外径寸法
が１ｍｍ以下の小型の電子部品でも、印刷配線基板上で
表面実装される際に、導電ランドと導電膜の間に所定厚
みの導電性接着材を確保することができ、電子部品を供
給した際に導電性接着材の食み出しやひろがった導電性
接着材の形状のばらつきを抑えることができ、第１、第
２の導電膜７、８を近接させても電極間ブリッジによる
短絡事故を防止でき実装性が良好な小型の電子部品を実
現できる。
【図面の簡単な説明】
【図１】 本発明による電子部品の側断面図
【図２】 図１電子部品の底面図
【図３】 図１電子部品の製造に用いられる配線基板の
側断面図
【図４】 図３に示す配線基板の平面図
【図５】 電子部品本体のマウント工程での配線基板の
側断面図
【図６】 ワイヤボンディング工程での配線基板の側断
面図
【図７】 樹脂モールド工程での配線基板の側断面図
【図８】 配線基板から絶縁基板を剥離する状態を示す
側断面図
【図９】 外装樹脂を切断して個々の電子部品に分離す
る工程とを示す側断面図
【図１０】 本発明による電子部品の導電膜形成面を示
す斜視図
【図１１】 本発明による電子部品の他の例を示す斜視
図
【図１２】 本発明の前提となる電子部品の側断面図
【符号の説明】
７、８ａ、８ｂ 導電膜 ９ 電子部品本体 １０ ワイヤ １１ 外装樹脂 １２ 電子部品 １３、１３ａ、１３ｂ 導電性突起 １４ 配線基板 １５ 絶縁基板 １６、１６ａ、１６ｂ 微細孔

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】第１の導電膜上に固定した電子部品本体
    と、第１導電膜と略面一に配置された第２の導電膜とを
    電気的に接続し、第１、第２の導電膜の周面を含む電子
    部品本体固定面側を樹脂被覆した電子部品において、上
    記導電膜の樹脂から露呈した面に導電性突起を形成した
    ことを特徴とする電子部品。
  2. 【請求項２】導電性突起が島状突起であることを特徴す
    る請求項１に記載の電子部品。
  3. 【請求項３】導電性突起が連続した突起であることを特
    徴する請求項１に記載の電子部品。
  4. 【請求項４】樹脂フィルムの一主面上の所定位置に微細
    孔を形成する工程と、樹脂フィルム上の微細孔が形成さ
    れた所定位置を含む複数領域に第１、第２の導電膜を形
    成する工程と、第１の導電膜上に電子部品本体を固定す
    る工程と、電子部品本体上の電極と第２の導電膜とを電
    気的に接続する工程と、樹脂フィルム上の電子部品本体
    を含む領域を外装樹脂にて被覆する工程と、第１、第２
    の導電膜を外装樹脂に残留させて樹脂フィルムを剥離
    し、外装樹脂表面に導電性突起を有する導電膜を含む第
    １、第２の導電膜を露呈させる工程と、外装樹脂を切断
    して個々の電子部品に分割する工程とを有することを特
    徴とする電子部品の製造方法。
  5. 【請求項５】樹脂フィルムの一主面上に少なくとも２つ
    の導電膜を形成する工程と、一方の導電膜に電子部品本
    体を固定する工程と、電子部品本体上の電極と他の導電
    膜とを電気的に接続する工程と、樹脂フィルム上の電子
    部品本体を含む領域を外装樹脂にて被覆する工程と、各
    導電膜を外装樹脂に残留させて樹脂フィルムを剥離し、
    外装樹脂表面に各導電膜を露呈させる工程と、外装樹脂
    を切断して個々の電子部品に分割する工程とを含む電子
    部品の製造方法において、上記外装樹脂被覆前に、樹脂
    フィルムに形成された導電膜上を局所加圧し樹脂フィル
    ム内に突出させる工程を有することを特徴とする電子部
    品の製造方法。
JP2002050903A 2002-02-27 2002-02-27 電子部品の製造方法 Expired - Fee Related JP3942457B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2002050903A JP3942457B2 (ja) 2002-02-27 2002-02-27 電子部品の製造方法
US10/368,461 US6794762B2 (en) 2002-02-27 2003-02-20 Electronic component and fabrication method thereof
CNB031064701A CN1244148C (zh) 2002-02-27 2003-02-27 电子元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002050903A JP3942457B2 (ja) 2002-02-27 2002-02-27 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2003258007A true JP2003258007A (ja) 2003-09-12
JP3942457B2 JP3942457B2 (ja) 2007-07-11

Family

ID=27750840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002050903A Expired - Fee Related JP3942457B2 (ja) 2002-02-27 2002-02-27 電子部品の製造方法

Country Status (3)

Country Link
US (1) US6794762B2 (ja)
JP (1) JP3942457B2 (ja)
CN (1) CN1244148C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
JP2013016819A (ja) * 2004-12-16 2013-01-24 Avago Technologies Ecbu Ip (Singapore) Pte Ltd パッケージングされた電子デバイス及びその製作方法
JP2018206977A (ja) * 2017-06-05 2018-12-27 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4611569B2 (ja) * 2001-05-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム及び半導体装置の製造方法
US7177143B1 (en) 2002-08-05 2007-02-13 Communication Associates, Inc. Molded electronic components
US20050009242A1 (en) * 2003-07-09 2005-01-13 Jung-Chien Chang Packaging method for thin integrated circuits
US20050005436A1 (en) * 2003-07-09 2005-01-13 Jung-Chien Chang Method for preparing thin integrated circuits with multiple circuit layers
WO2009118916A1 (en) * 2008-03-27 2009-10-01 Nec Corporation Multi-chip hybrid-mounted device and method of manufacturing the same
DE202008005708U1 (de) * 2008-04-24 2008-07-10 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
MX2011006826A (es) * 2008-12-23 2011-08-03 Novelis Inc Hoja de metal revestido y tuberia de intercambio termico, etc., elaborada con la misma.
US8929092B2 (en) 2009-10-30 2015-01-06 Panasonic Corporation Circuit board, and semiconductor device having component mounted on circuit board
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
WO2011087168A1 (ko) * 2010-01-15 2011-07-21 삼성엘이디 주식회사 인쇄회로기판
US9418919B2 (en) * 2010-07-29 2016-08-16 Nxp B.V. Leadless chip carrier having improved mountability
US8309400B2 (en) * 2010-10-15 2012-11-13 Advanced Semiconductor Engineering, Inc. Leadframe package structure and manufacturing method thereof
US10431532B2 (en) * 2014-05-12 2019-10-01 Rohm Co., Ltd. Semiconductor device with notched main lead

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4726029A (en) 1985-09-10 1988-02-16 Hycom Incorporated Error-correcting modem
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US5977613A (en) * 1996-03-07 1999-11-02 Matsushita Electronics Corporation Electronic component, method for making the same, and lead frame and mold assembly for use therein
JP3500015B2 (ja) 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
JP2000068436A (ja) * 1998-08-18 2000-03-03 Oki Electric Ind Co Ltd 半導体装置および半導体装置用フレーム
JP2002016181A (ja) 2000-04-25 2002-01-18 Torex Semiconductor Ltd 半導体装置、その製造方法、及び電着フレーム
JP4731021B2 (ja) * 2001-01-25 2011-07-20 ローム株式会社 半導体装置の製造方法および半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2013016819A (ja) * 2004-12-16 2013-01-24 Avago Technologies Ecbu Ip (Singapore) Pte Ltd パッケージングされた電子デバイス及びその製作方法
JP2008130812A (ja) * 2006-11-21 2008-06-05 Mitsubishi Electric Corp 表面実装型電子部品及びその実装構造
JP2018206977A (ja) * 2017-06-05 2018-12-27 富士電機株式会社 半導体パッケージ、半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US6794762B2 (en) 2004-09-21
JP3942457B2 (ja) 2007-07-11
US20030160339A1 (en) 2003-08-28
CN1441492A (zh) 2003-09-10
CN1244148C (zh) 2006-03-01

Similar Documents

Publication Publication Date Title
JP3942457B2 (ja) 電子部品の製造方法
KR100484696B1 (ko) 회로 장치 및 그 제조 방법
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US6562660B1 (en) Method of manufacturing the circuit device and circuit device
KR20080035974A (ko) 전자 부품이 탑재된 다층 배선 기판 및 그 제조 방법
KR20050096851A (ko) 회로 장치 및 그 제조 방법
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JPH01235170A (ja) マイクロ入出力ピンおよびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP2002252318A (ja) チップ型半導体装置
JP2005244033A (ja) 電極パッケージ及び半導体装置
JP2004207276A (ja) 回路装置およびその製造方法
JP3643743B2 (ja) 実装基板
JPH11251504A (ja) 電子部品及びその製造方法
JP2002280491A (ja) 電子部品およびその製造方法
JP2004039988A (ja) 素子搭載用回路基板及び電子装置
JP2003283086A (ja) 配線基板、配線基板の製造方法及び配線基板を用いた電子部品
JP3668090B2 (ja) 実装基板およびそれを用いた回路モジュール
JP2003273291A (ja) 電子部品及びその製造方法
JP3101043B2 (ja) プラスチックｉｃチップキャリア及びその製造方法
JPH1074859A (ja) Ｑｆｎ半導体パッケージ
JP2005072098A (ja) 半導体装置
KR100426493B1 (ko) 반도체 패키지 제조용 부재와, 이것을 이용한 반도체 패키지 제조방법
JP3569642B2 (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置の製造方法
JPS6350862B2 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050324

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070403

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees