JP2013016819A - パッケージングされた電子デバイス及びその製作方法 - Google Patents

パッケージングされた電子デバイス及びその製作方法 Download PDF

Info

Publication number
JP2013016819A
JP2013016819A JP2012180460A JP2012180460A JP2013016819A JP 2013016819 A JP2013016819 A JP 2013016819A JP 2012180460 A JP2012180460 A JP 2012180460A JP 2012180460 A JP2012180460 A JP 2012180460A JP 2013016819 A JP2013016819 A JP 2013016819A
Authority
JP
Japan
Prior art keywords
electronic device
substrate
package
electrical connection
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012180460A
Other languages
English (en)
Inventor
Kee Yean Ng
イーン ウン キー
Hui Peng Koay
ペン コェイ フイ
Yew Cheong Kuan
チョン クァン ユー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies ECBU IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies ECBU IP Singapore Pte Ltd filed Critical Avago Technologies ECBU IP Singapore Pte Ltd
Publication of JP2013016819A publication Critical patent/JP2013016819A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L33/486—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 電子デバイスのパッケージを薄型化する。
【解決手段】 金属、プラスチック、シリコン等の基板２００上に電気接続部２０２、２０４、２０６が形成され、電気接続部２０４の上にＬＥＤ等の電子デバイス２０８が接着剤２１８等によって固定される。ワイヤボンド２１０、２１２が接続された後、固定剤２１４が供給され、固化して電子デバイス２０８が電気接続部２０４に固定される。基板２００は、機械的、あるいは化学的な方法によって除去され、電気接続部２０２、２０４、２０６は固定剤２１４の一面で露出した状態となり、パッケージの接続部を構成する。パッケージの製造プロセス中で必要であった基板２００が最終的に除去されることで、パッケージ全体としての高さが減じられて薄型化が達成される。
【選択図】 図２Ｃ

Description

本発明は、パッケージの薄型化を実現可能な、電子デバイスのパッケージ方法およびそのパッケージ方法で製作された電子デバイスパッケージに関する。
発光ダイオード（ＬＥＤ）は多くのモバイルデバイス（携帯電話、ＰＤＡ、デジタルカメラ等）に利用されている。また、ＬＥＤは液晶ディスプレイ（ＬＣＤ）及びキーパッドのバックライト、又は状態表示に用いられることも多い。
図１２は、プリント回路基板（ＰＣＢ）１２０２を含むチップ型ＬＥＤパッケージ１２００を描いたものである。基板１２０２には、反対面のそれぞれに電気的接続部のペア（接続部対）１２０４／１２０６、１２０８／１２１０が設けられている。一方の接続部対１２０４、１２０６は（例えば導電性接着剤１２１４及びワイヤボンド１２１６を通じて）ＬＥＤ１２１２へと結合している。他方の接続部対１２０８、１２１０はパッケージの接続部としての役割を持っており、一対のバイア１２１８、１２２０という手段を介して第一の接続部対１２０４、１２０６へと結合している。透明封止材（例えば透明エポキシ１２２２）は、ＬＥＤ１２１２及びワイヤボンド１２１６を損傷から守る役割を持っている。
ＬＥＤパッケージ１２００の厚さ（即ち高さ）は、基板１２０２及び封止材１２２２の厚さが最も大きな要因ではあるが、その基板１２０２及び封止材１２２２と、接続部１２０４／１２０６、１２０８／１２１０の厚さの合計により決まるものである。基板１２０２の厚さには、プロセス中の取り扱いを考慮した制約がある（例えば基板１２０２の厚さを、取り扱い中、及び処理中に容易に破損し得る薄さにすることはできない）。封止材１２２２の厚さは、ＬＥＤ１２１２及びワイヤボンド１２１６の高さにより制約される。
現在入手可能なＬＥＤパッケージは０．３５ｍｍと薄いものであるが、より小型のモバイルデバイスへのＬＥＤパッケージの利用が進むにつれ、その薄型化への要求は絶えない。また、他種の電子デバイスパッケージ（レーザーダイオード及びマイクロプロセッサ・パッケージ等）の薄型化への要求も存在している。
一実施例においては、電子デバイスをパッケージングする為の方法は、電子デバイスを基板上の電気接続部へ電気的に接続することと、電子デバイスを電気接続部へ固定する為に固定剤を設ける（供給する）ことと、そして基板の少なくとも一部分を除去することにより、電気接続部をパッケージの接続部として露出させることとを含んでいる。
他の実施例においては、パッケージングされた電子デバイスは、電子デバイスと、電子デバイスに電気的に接続する電気接続部と、そして電子デバイスを電気接続部へと固定する為の固定剤とを具備するものである。
更に他の実施例においては、パッケージングされた電子デバイスは、電子デバイスと、基板上に形成され、電子デバイスに電気的に接続される電気接続部と、そして電子デバイスを電気接続部へ固定する為の固定剤とを具備したものである。基板の少なくとも一部分を除去することにより、電気接続部がパッケージの接続部として露出される。
他の実施例も開示する。
本発明を説明する為の実施例を図に示した。
電子デバイスをパッケージングする為の方法の一例を説明したフローチャートである。 図１の方法の一応用例を示す図である。 図１の方法の一応用例を示す図である。 図１の方法の一応用例を示す図である。 図１の方法の一応用例を示す図である。 図２Ｄに示したパッケージングされたデバイスの変更形態を描いたものであり、除去された基板の一部がパッケージに付着した状態で残されている。 図２Ｄに示したパッケージングされたデバイスの更なる変更形態を描いたものであり、電子デバイスを１つ以上の電気接続部へと固定する固定剤の、最初に電気接続部をその上に形成した基板に沿った一部分が除去されている。 補強リブが形成された電気接続部を持つ、パッケージングされた電子デバイスを描いた図である。 スロットが形成された形状の電気接続部を持つ、パッケージングされた電子デバイスを描いた図である。 リフレクタカップが形成された電気接続部を持つ、パッケージングされた電子デバイスを描いた図である。 パッケージングされたフリップチップを描いた図である。 図２Ｄ及び図７に示したデバイスの他の態様を描いた図である。 図２Ｄ及び図７に示したデバイスの他の態様を描いた図である。 図２Ｄに示したデバイスの別のワイヤボンド配置を描いた図である。 パッケージ基板を有する、パッケージングされたデバイスを描いた図である。
図１は電子デバイスをパッケージングする為の方法１００の一例を示すものである。その方法１００によれば、電子デバイスが基板上の電気接続部へと電気的に接続される（１０２）。次に電子デバイスを電気接続部へと固定する為に固定剤が設けられる（１０４）。その後、電気接続部をパッケージ接続部として露出する為に、基板の少なくとも一部分が除去される（１０６）。
方法１００の一応用例を図２Ａ〜図２Ｄに描いた。一例として、基板２００上には３つの電気接続部２０２、２０４、２０６（トレース又はパッド等）が設けられている（図２Ａ参照）。電子デバイス２０８はそれらの電気接続部のうちの１つである接続部２０４の上に（接着剤２１８等により）搭載されており、電子デバイス２０８と他の電気接続部２０２、２０６を結合する為にワイヤボンド２１０、２１２が使われている（図２Ｂ参照）。次に電子デバイス２０８を電気接続部２０２〜２０６へと固定する為に、固定剤２１４が設けられる（図２Ｃ参照）。図示したように、固定剤２１４はワイヤボンド２１０、２１２も同様に固定する、また更には、電子デバイス２０８、ワイヤボンド２１０、２１２及び電子接続部２０２〜２０６の一部又は全体を封止するものとすることが出来る。固定剤２１４の形成後、基板２００が除去されることにより、電子接続部２０２〜２０６が薄型パッケージ電子デバイス２１６上のパッケージ接続部として露出されるものである（図２Ｄ参照）。
基板は有機物及び無機物を含むどのような形式のものであっても良い。例えば、基板２００は半導体基板（シリコン又はガリウム砒素等）、ラミネート基板（ガラスエポキシ・ラミネート又はフェノール樹脂ラミネート等）、プラスチック複合材基板（Ａｍｏｄｅｌ（登録商標）ポリフタルアミド、ポリカーボネート、ポリスチレン、又はアクリルニトリル−ブタジエン−スチレン（ＡＢＳ）等）、ポリマー基板又は金属基板（銅又はスチール等）とすることが出来る。パッケージの一部分を構成し、また、パッケージの合計厚を最小にするために薄いことが望まれる基板と違って、基板２００の厚さは、基板が取り扱われる、又は操作されるプロセス中に十分な強度を提供し得るものであれば、いずれの厚さであっても良い。即ち、基板２００の厚さは、取り扱い時に損傷を受けやすい厚さにまで薄くする必要が無いのである。
基板２００の組成に応じ、基板を固定剤２１４、電子デバイス２０８及び電気接続部２０２〜２０６から化学的及び／又は機械的手段を含む様々な手段により除去することが出来る。例えば、基板２００はウエット又はドライ化学エッチング処理により除去することが出来る。ウエット化学エッチング処理には、基板２００の組成に応じて酸性、アルカリ性又は中性のエッチング溶剤でさえも利用することが出来る。或いは、基板２００はプラズマエッチング処理により除去することも可能である。基板２００を除去する為の機械的手段としては、ラッピング（基板２００を荒い面又は硬い粒子を用いて摩滅により除去する等）が含まれる。更に他の手段として、加熱により、又はレーザー等からの放射により基板２００を除去することも出来る。
ある場合においては、図２Ｄに示したように基板２００を全て除去することが出来る。他の場合においては、電気接続部２０２〜２０６を基板２００中に部分的に埋め込み、これらの接続部２０２〜２０６が露出された後も基板２００の一部を固定剤２１４に接着したまま残すことも出来る（図３参照）。更に他の場合においては、エッチング等の基板除去手段とした結果、基板２００の除去に加えて固定剤２１４の一部も除去される（図４参照）。しかしながら、固定剤２１４は基板２００の除去に用いられる手段からの影響を受けない（又は少なくとも耐性を持つ）ものであることが望ましい。
基板２００上への電気接続部２０２〜２０６の形成は、無電解めっき、電解めっき、クラッディング処理、めっき及びエッチング処理、スパッタリング、又は蒸着を含むいずれの方法を使用しても良い。一部の場合においては、接続部２０２〜２０６は、例えば銅、ニッケル、金、銀、チタン、プラチナ、ゲルマニウム、スズ及び／又はタングステン層等を１つ以上含む金属層の積層物とすることも出来る。例えば、銅、ニッケル及び金の層、又は銅、ニッケル及び銀の層で形成された接続部が有用である。或いは、２種類以上の金属を混合し、単一の接続層として形成することも可能である。
電気接続部２０２〜２０６の厚さは均一にしても変化させても良い。多くのアプリケーションにおいては、厚さを１〜１００μｍとした接続部が有用である。図５〜図７は、不均一な厚さの電気接続部を含む様々な薄型パッケージ電子デバイス５００、６００、７００を描いたものである。図５においては、電気接続部５０２、５０４の一部分には、薄型パッケージ・デバイス５００に更なる強度と剛性を提供する補強リブを形成する補強層５０６、５０８が設けられている。しかしながら接続部５０２、５０４が電子デバイス２０８の高さよりも低ければ、接続部５０２、５０４を厚くしたとしてもパッケージングされたデバイス５００の厚さまで増大させることは無い。
図６に示したスロット又はリブを設けた形状をした電気接続部６０２、６０４は、接続部６０２、６０４の固定剤２１４への接着性を高めており、これによって接続部６０２、６０４が固定剤２１４から剥離又は分離してしまう可能性が低減されている。図５に示した接続部５０２、５０４の不均一な厚さも、接続部５０２、５０４の固定剤２１４への接着性を高めるものであることは言うまでもない。
図７においては、電子デバイス２０８は発光ダイオード（ＬＥＤ）であり、電気接続部７０２、７０４、７０６のうちの１つには、ＬＥＤが放射した光を反射させる為のリフレクタカップを構成する陥没部７０８が作られている。
薄型パッケージ電子デバイスの他の実施例においては、電気接続部の外形は他の形状をしていても良い。
ここで図２Ａ〜図２Ｄに戻るが、電気接続部２０２〜２０６は、交互に電気接続機能又はヒートシンク機能を提供するものであっても良い。電子デバイス２０８を接続部のうちの１つ２０４へと搭載する場合、デバイス２０８をはんだ、共晶又は導電性接着剤２１８を用いて実装することが出来る。或いは、電子デバイス２０８ははんだ、共晶、導電性接着剤又は非導電性接着剤を用いて基板２００へと直接的に実装することも出来る。
電子デバイス２０８は、１つ以上のいずれの半導体デバイスの形態をしていても良く、その中にはＬＥＤ、レーザーダイオード、フォトダイオード、マイクロプロセッサ、抵抗器、キャパシタ、又はインダクタが含まれる。デバイス２０８がＬＥＤ、レーザーダイオード又はフォトダイオードであった場合、固定剤２１４は好適な光学特性（透光性又は透明性）を持っていなければならない。いずれの場合においても、固定剤２１４は例えばその温度特性、絶縁性及び／又は構造特性（例えば強度又は剛性）等に基づいて選択することが出来る。
一例として、図２Ｄに示した電子デバイス２０８はＬＥＤダイである。図８は、フリップチップ８００を一対の電気接続部８０２、８０４へと搭載したものを示している。フリップチップはその電気接続部８０２、８０４への接続を、ボンディングワイヤを要さずに実施出来ることから有用である。はんだバンプ、めっきバンプ、金スタンプ・バンプ（金バンプ）、導電性接着剤バンプ、又は他のバンプ８０６、８０８を単にリフローするだけでフリップチップ８００を接続部８０２、８０４へと結合することが出来るのである。デバイス２０８とは対照的に、デバイス８００は固定剤２１４の厚さ削減を実現することが出来る（ワイヤボンド２１０、２１２の封止が不要となる為等）。
図９及び図１０に示したデバイス９００及び１０００は、図２Ｄ及び図７に示したデバイス２１６、７００を単一ワイヤボンド２１２としたものを示すものであり、一方で図１１のデバイス１１００はワイヤボンド２１０の配置を変えたものを示している。パッケージングするデバイスの種類、そしてそのアプリケーションに応じ、デバイスに設ける電気接続部はより多くても少なくても良く、ワイヤボンドの数及び配置も様々に変化させることが出来る。
留意すべきは、上述した薄型パッケージ電子デバイスがパッケージ基板１２０２、基板接続部１２０８、１２１０、又はデバイスからパッケージへの接続部間接続（バイア）１２１８、１２２０（図１２のパッケージ１２００に示したようなもの）を含んでいないという点である。代わりに電子デバイス２０８は、介在の役を担う基板１２０２が無い状態でパッケージ接続部２０２〜２０６へと接続されているのである。
上述したパッケージ基板１２０２を含まない電子デバイスとした結果、これらを他のパッケージングされた電子デバイスよりも薄く作ることが出来る。例えば、電子デバイス２０８がＬＥＤダイである場合、０．３ｍｍ未満のパッケージ厚に到達することが出来る。更なる利点としては熱経路の短縮が挙げることが出来るが、これは電子デバイス２０８からの、より効率的な伝熱を可能とするものである。
本発明の種々の例示的実施形態を以下に列挙する。
１.電子デバイスをパッケージングする方法であって、
前記電子デバイスを基板上の電気接続部へ電気的に接続することと、
前記電子デバイスを前記電気接続部に固定する為に固定剤を供給することと、
前記電気接続部をパッケージの接続部として露出させる為に前記基板の少なくとも一部分を除去することと
を有することを特徴とする方法。
２.前記電子デバイスが発光ダイオードであることを特徴とする１項に記載の方法。
３.前記固定剤が透明であることを特徴とする１項又は２項に記載の方法。
４.前記基板上に前記電気接続部を形成することを更に有し、前記電気接続部が不均一な厚さに形成されるものであることを特徴とする１項に記載の方法。
５.前記電気接続部がリフレクタカップを備えるように形成され、前記電子デバイスを前記リフレクタカップ中に搭載することを更に有することを特徴とする４項に記載の方法。
６.前記電気接続部の、前記固定剤が供給される側の面にスロットが設けられることを特徴とする４項に記載の方法。
７.前記基板が、半導体、ポリマー、プラスチック複合材、及び金属を含むグループから選択された材料で形成されることを特徴とする１項に記載の方法。
８.前記基板が機械的な処理により少なくとも部分的に除去されることを特徴とする１項に記載の方法。
９.前記基板が化学的な処理により少なくとも部分的に除去されることを特徴とする１項に記載の方法。
１０.電子デバイスと、
前記電子デバイスに電気的に接続される電気接続部と、
前記電子デバイスを前記電気接続部へ固定する固定剤と
を具備し、
前記固定剤が前記電子デバイスのパッケージを提供するものであり、
前記電気接続部が前記固定剤中に埋め込まれ、前記固定剤の一面において露出している
ことを特徴とする、パッケージングされた電子デバイス。
２００、１２０２：基板
２０２、２０４、２０６、５０２、５０４、６０２、６０４、７０２、７０４、７０６、８０２、８０４、１２０４、１２０６、１２０８、１２１０：電気接続部
２０８：電子デバイス
２１４：固定剤
７０８：リフレクタカップ
１２１２：ＬＥＤ
１２１８、１２２０：バイア
１２２２：透明封止剤

Claims (1)

  1. 電子デバイスをパッケージングする方法であって、
    前記電子デバイスを基板上の電気接続部へ電気的に接続することと、
    前記電子デバイスを前記電気接続部に固定する為に固定剤を供給することと、
    前記電気接続部をパッケージの接続部として露出させる為に前記基板の少なくとも一部分を除去することと
    を有することを特徴とする方法。
JP2012180460A 2004-12-16 2012-08-16 パッケージングされた電子デバイス及びその製作方法 Pending JP2013016819A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/014646 2004-12-16
US11/014,646 US20060131708A1 (en) 2004-12-16 2004-12-16 Packaged electronic devices, and method for making same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005353136A Division JP2006173605A (ja) 2004-12-16 2005-12-07 パッケージングされた電子デバイス及びその製作方法

Publications (1)

Publication Number Publication Date
JP2013016819A true JP2013016819A (ja) 2013-01-24

Family

ID=36594625

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2005353136A Pending JP2006173605A (ja) 2004-12-16 2005-12-07 パッケージングされた電子デバイス及びその製作方法
JP2012180460A Pending JP2013016819A (ja) 2004-12-16 2012-08-16 パッケージングされた電子デバイス及びその製作方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2005353136A Pending JP2006173605A (ja) 2004-12-16 2005-12-07 パッケージングされた電子デバイス及びその製作方法

Country Status (2)

Country Link
US (1) US20060131708A1 (ja)
JP (2) JP2006173605A (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969914B2 (en) * 2002-08-29 2005-11-29 Micron Technology, Inc. Electronic device package
US7919787B2 (en) * 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
KR101320514B1 (ko) * 2007-08-21 2013-10-22 삼성전자주식회사 칩-온-보드 방식에 의한 ｌｅｄ 패키지
WO2009057241A1 (ja) * 2007-11-01 2009-05-07 Panasonic Corporation 半導体発光素子およびそれを用いた半導体発光装置
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
US20100184241A1 (en) * 2009-01-16 2010-07-22 Edison Opto Corporation Method for manufacturing thin type light emitting diode assembly
US7989824B2 (en) * 2009-06-03 2011-08-02 Koninklijke Philips Electronics N.V. Method of forming a dielectric layer on a semiconductor light emitting device
JP2011096970A (ja) * 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP5367668B2 (ja) * 2009-11-17 2013-12-11 スタンレー電気株式会社 発光装置およびその製造方法
JP2011134961A (ja) * 2009-12-25 2011-07-07 Hitachi Chem Co Ltd 半導体装置、半導体素子搭載接続用配線基材、半導体装置搭載配線板及びそれらの製造法
JP5375630B2 (ja) * 2010-01-25 2013-12-25 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
CN102884645B (zh) 2010-01-29 2015-05-27 西铁城电子株式会社 发光装置的制造方法以及发光装置
JP2011165833A (ja) * 2010-02-08 2011-08-25 Toshiba Corp Ｌｅｄモジュール
CN102163602B (zh) * 2010-02-16 2015-01-14 东芝照明技术株式会社 发光装置以及具备此发光装置的照明装置
JP2011228687A (ja) * 2010-03-30 2011-11-10 Dainippon Printing Co Ltd Ｌｅｄ用リードフレームまたは基板、半導体装置、およびｌｅｄ用リードフレームまたは基板の製造方法
JP5922326B2 (ja) * 2010-07-26 2016-05-24 大日本印刷株式会社 Ｌｅｄ用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
TWI557933B (zh) 2010-03-30 2016-11-11 Dainippon Printing Co Ltd A manufacturing method of a wire frame or a substrate for a light emitting diode, a semiconductor device, and a wire frame or a substrate for a light emitting diode
WO2012060336A1 (ja) 2010-11-02 2012-05-10 大日本印刷株式会社 Ｌｅｄ素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
JP2015185619A (ja) * 2014-03-20 2015-10-22 日立マクセル株式会社 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP5900586B2 (ja) * 2014-12-08 2016-04-06 日亜化学工業株式会社 発光装置
JP2015133524A (ja) * 2015-04-23 2015-07-23 日亜化学工業株式会社 光半導体装置及びその製造方法
JP6183726B2 (ja) * 2015-12-01 2017-08-23 大日本印刷株式会社 Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144650U (ja) * 1985-02-28 1986-09-06
JPH0621304A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp リードフレーム及び半導体装置の製造方法
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH1174440A (ja) * 1997-06-27 1999-03-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002069402A (ja) * 2000-08-28 2002-03-08 Yoshino Kogyosho Co Ltd 接着層を有する積層体
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2003258007A (ja) * 2002-02-27 2003-09-12 Nec Kansai Ltd 電子部品及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147430A (ja) * 1993-11-26 1995-06-06 Hitachi Cable Ltd Ｌｅｄアレイヘッド基板
JPH09174923A (ja) * 1995-12-22 1997-07-08 Nippon Seiki Co Ltd 発光素子アセンブリ
JP3964590B2 (ja) * 1999-12-27 2007-08-22 東芝電子エンジニアリング株式会社 光半導体パッケージ
US6661083B2 (en) * 2001-02-27 2003-12-09 Chippac, Inc Plastic semiconductor package
JP4254266B2 (ja) * 2003-02-20 2009-04-15 豊田合成株式会社 発光装置及び発光装置の製造方法
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144650U (ja) * 1985-02-28 1986-09-06
JPH0621315A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体装置用リードフレーム及び、それを用いた半導体装置
JPH0621304A (ja) * 1992-07-06 1994-01-28 Seiko Epson Corp リードフレーム及び半導体装置の製造方法
JPH1174440A (ja) * 1997-06-27 1999-03-16 Matsushita Electron Corp 樹脂封止型半導体装置およびその製造方法
JPH11340409A (ja) * 1998-05-27 1999-12-10 Matsushita Electron Corp リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002069402A (ja) * 2000-08-28 2002-03-08 Yoshino Kogyosho Co Ltd 接着層を有する積層体
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2003258007A (ja) * 2002-02-27 2003-09-12 Nec Kansai Ltd 電子部品及びその製造方法

Also Published As

Publication number Publication date
US20060131708A1 (en) 2006-06-22
JP2006173605A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP2013016819A (ja) パッケージングされた電子デバイス及びその製作方法
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
EP2139051B1 (en) Power surface mount light emitting die package
US9716061B2 (en) Flexible light emitting semiconductor device
US20160049567A1 (en) Flexible led device with wire bond free die
US8017959B2 (en) Light source and liquid crystal display device using the same
JP5624698B1 (ja) 電子部品パッケージおよびその製造方法
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
WO2012061184A1 (en) Flexible led device and method of making
EP3520579B1 (en) Method of manufacturing a highly thermally conductive dielectric structure for heat spreading in a component carrier
JP2009135353A (ja) 半導体装置及びその製造に使用する樹脂接着材
JP2011040715A (ja) Ｌｅｄ実装基板およびその製造方法
CN102237470A (zh) 发光二极管封装结构及其制造方法以及其基座的制造方法
US20210195761A1 (en) Manufacturing method of package structure
KR101101297B1 (ko) 고방열 금속 인쇄회로기판
US20160276319A1 (en) Flexible light emitting semiconductor device with large area conduit
US20230245944A1 (en) Fan-out type package preparation method of fan-out type package
CN107331627A (zh) 一种芯片封装方法及芯片封装结构
US11963310B2 (en) Component carrier having component covered with ultra-thin transition layer
TW200832724A (en) Semiconductor package with encapsulant delamination-reducing structure and method of making the package
CN103165794A (zh) 光学半导体装置用基台、其制造方法以及光学半导体装置
KR101353299B1 (ko) 고효율 고방열구조의 ｌｅｄ패키지 구조 및 그 제조방법
TW202322327A (zh) 晶片封裝結構及其製作方法
CN116153867A (zh) 芯片封装结构及其制作方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20121130

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20130122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140929

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20141112

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141226