JP2015185619A - 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015185619A JP2015185619A JP2014059216A JP2014059216A JP2015185619A JP 2015185619 A JP2015185619 A JP 2015185619A JP 2014059216 A JP2014059216 A JP 2014059216A JP 2014059216 A JP2014059216 A JP 2014059216A JP 2015185619 A JP2015185619 A JP 2015185619A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal
- resist layer
- substrate
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Abstract
Description
以下、本発明の第1の実施形態に係る半導体装置用基板を図1ないし図7に基づいて説明する。
前記各図において本実施形態に係る半導体装置用基板1は、導電性を有する材質からなる母型基板10と、この母型基板10上に形成され、本基板を用いて製造される半導体装置70の半導体素子搭載部11a又は電極部11bとなる金属部11と、金属部11表面にメッキにより形成される表面金属層13とを備える構成である。
この母型基板10が除去されると、半導体装置底部に、金属部11の半導体素子搭載部11a及び電極部11b、並びに封止材19の各裏面が同一平面上に露出した状態が得られる。
この表面金属層13は、母型基板10ごとのメッキ浴により金属部11の表面に所定の厚さ、例えば、金メッキの場合は約0.1〜1μm、銀メッキの場合は約1〜10μmの厚さのメッキとして形成される。この表面金属層13のメッキの際、母型基板10の裏面側はレジスト層18で覆われていることから、メッキの付着等は生じない(図5(B)参照)。
なお、この表面金属層13へのメッキに際しては、金属部11のメッキの場合とはメッキ液を異ならせるなど、メッキの金属に対応するメッキ液を使用することとなる。
半導体装置用基板の製造工程として、まず、母型基板10上にあらかじめ設定される金属部11の非配置部分に対応させて母型基板10に第一レジスト層12を配設する。具体的には、母型基板10の表面側に、感光性レジスト剤12aを、形成する金属部11の高さに対応する所定厚さ(例えば約50μm)となるようにして密着配設する(図2(B)参照)。感光性レジスト剤に対しては、金属部11の配置位置に対応する所定パターンのマスクフィルム50を載せた状態で、紫外線照射による露光での硬化(図2(C)参照)、非照射部分のレジスト剤を除去する現像等の公知の処理を行い、金属部11の非配置部分に対応させた第一レジスト層12を硬化形成する(図3(A)参照)。また、母型基板10の裏面側にも、感光性レジスト剤を表面側同様に配設し、これに対してはそのまま全面に対する露光等の処理を経て、裏面全面にわたりレジスト層18を硬化形成する(図2(C)参照)。
前記第1の実施形態における半導体装置用基板1においては、金属部11の半導体素子搭載部11aに凹部11eを設けて、この半導体装置用基板を用いた半導体装置の製造工程では、凹部11eに半導体素子14を搭載するようにしているが、この他、第2の実施形態として、図8に示すように、半導体装置用基板2における金属部11の電極部11fにも凹部11gを設け、半導体装置の製造工程で電極部の凹部位置を切断して、切り分けられた個々の半導体装置71を得るものとすることもできる。
半導体装置用基板の製造工程として、はじめに、母型基板10の表裏にレジスト層12、18をそれぞれ形成する工程と、母型基板10表面の第一レジスト層12で覆われていない部分に金属部11を所定厚さまで形成する工程とがそれぞれ実行される点は、金属部11の形成位置が電極部11fの形状に基づいて一部変化することを除いて前記第1の実施形態の場合と同様であり、詳細な説明を省略する。
前記第1の実施形態に係る半導体装置用基板の製造においては、最初の金属部11の形成工程で、金属部11を第一レジスト層12の厚さを越えない所定厚さまで形成したら、金属部形成を中断し、金属部11の上に凹部位置に対応させて第二レジスト層16を形成配設し、さらに、この第二レジスト層16で覆われていない金属部11の露出部分に対し、金属部11を形成する工程を再度行い、適切に配置した第二レジスト層16により金属部11の形状を制御しつつ金属部11の最終形状を得るようにしているが、この他、第3の実施形態として、金属部11を形成する二つの工程の間で、第一レジスト層12の上の所定範囲に第二レジスト層16を形成し(図14参照)、後の金属部形成工程で、金属部の形成範囲を第二レジスト層16で制限して(図15参照)、金属部11の上部をあらかじめ設定された大きさに調整することもできる。
10 母型基板
11 金属部
11a 半導体素子搭載部
11b、11f 電極部
11c、11i 張出し部
11d 薄膜
11e、11g 凹部
11h 段差
11j 凹部
11k 貫通孔
11l 電極部
12 第一レジスト層
12a レジスト剤
13 表面金属層
14 半導体素子
15 ワイヤ
16 第二レジスト層
16a レジスト剤
18 レジスト層
19 封止材
50、51 マスクフィルム
70、71、72 半導体装置
Claims (10)
- 装置底部に半導体素子搭載部及び電極部となる各金属部が露出する半導体装置の製造に用いられ、母型基板上に前記金属部がそれぞれ形成される半導体装置用基板において、
前記金属部が、表面側に凹部を設けられることを
特徴とする半導体装置用基板。 - 前記請求項1に記載の半導体装置用基板において、
前記凹部が、金属部のうち少なくとも半導体素子搭載部に、凹部内に半導体素子を挿入し且つ凹部底部に半導体素子を載置可能な大きさとして設けられることを
特徴とする半導体装置用基板。 - 前記請求項1に記載の半導体装置用基板において、
前記金属部における電極部の少なくとも一部が、基板上に設計される半導体装置位置のうち、個々の半導体装置ごとに切り離す切断加工を経て各半導体装置の側端位置となる切断予定箇所に跨って、前記切断加工時に切断される配置として基板上に形成され、
前記凹部が、切断予定箇所に位置する電極部に、電極部の切断加工により除去される部位を含んで所定の大きさとして設けられることを
特徴とする半導体装置用基板。 - 前記請求項1ないし3のいずれかに記載の半導体装置用基板において、
前記金属部が、少なくとも上側の表面にメッキによる表面金属層を形成される一方、前記凹部に面する表面には前記表面金属層を形成されないことを
特徴とする半導体装置用基板。 - 母型基板上の所定部位にレジスト層を形成し、レジスト層の非形成部位に、半導体装置の半導体素子搭載部及び電極部となる各金属部をメッキの手法で形成して、当該金属部が底部に露出する構造の半導体装置の製造に用いることのできる基板を得る、半導体装置用基板の製造方法において、
前記金属部を、レジスト層を越えない所定高さまで形成する工程と、
形成した金属部及び/又はレジスト層の上側の所定部位に、別のレジスト層を新たに形成する工程と、
形成された前記別のレジスト層に対し、当該別のレジスト層の非形成部位で金属部の形成を再開して、別のレジスト層を越えない所定高さまで金属部を追加で形成する工程と、
前記レジスト層及び別のレジスト層をそれぞれ除去する工程を備えて、
前記別のレジスト層で設定された所定形状が表面に現れた金属部を得ることを
特徴とする半導体装置用基板の製造方法。 - 前記請求項5に記載の半導体装置用基板の製造方法において、
前記別のレジスト層が、前記中断時点の金属部のうち最終的に半導体素子搭載部となるものの上側所定部位に形成され、
前記別のレジスト層の形成後、金属部の形成再開で、金属部が別のレジスト層の側面に接する部位を伴って形成され、形成終了後、最終的に別のレジスト層を除去して、金属部の半導体素子搭載部における、別のレジスト層が存在していた部位に、穴又は溝状の凹部を生じさせることを
特徴とする半導体装置用基板の製造方法。 - 前記請求項5に記載の半導体装置用基板の製造方法において、
前記別のレジスト層が、前記中断時点の金属部のうち最終的に電極部となるものの上側所定部位に、複数の電極部にわたる略線状配置で形成され、
前記別のレジスト層の形成後、金属部の形成再開で、金属部が別のレジスト層の側面に接する部位を伴って形成され、形成終了後、最終的に別のレジスト層を除去して、金属部の電極部における、別のレジスト層が存在していた部位に、複数の電極部にわたって直列に並ぶ配置となる溝状の凹部をそれぞれ生じさせることを
特徴とする半導体装置用基板の製造方法。 - 半導体素子搭載部及び電極部となる各金属部を有し、当該金属部表面の少なくとも一部にメッキにより表面金属層を形成され、金属部表面側への半導体素子搭載及び配線、封止材による封止がなされ、装置底部に前記金属部の裏面側が露出した状態とされる半導体装置において、
前記金属部のうち半導体素子搭載部における表面側に半導体素子より広い大きさの凹部が設けられ、当該凹部に面する表面には前記表面金属層を形成されない状態とされ、
前記凹部が、半導体素子を挿入配置され、半導体素子ごと封止材により封止されることを
特徴とする半導体装置。 - 半導体素子搭載部及び電極部となる各金属部を有し、当該金属部表面の少なくとも一部にメッキにより表面金属層を形成され、金属部表面側への半導体素子搭載及び配線、封止材による封止がなされ、装置底部に前記金属部の裏面側が露出した状態とされる半導体装置において、
少なくともいずれかの側面が、複数の半導体装置の集合形成状態から個々の半導体装置を切り離す切断加工により生じた切断面であり、切断加工を受けて切断面の一部として露出した電極部を有し、
当該側面に露出した電極部が、前記切断加工での切断予定箇所に位置する電極部の表面側にあらかじめ凹部を設けられてなり、当該凹部に面する表面には前記表面金属層を形成されず、
前記側面に露出した電極部の表面が、元の凹部のあった位置の下側部分の断面であり、表面金属層の断面を一切含まないことを
特徴とする半導体装置。 - 前記請求項1ないし4のいずれかに記載の半導体装置用基板に対し、金属部上への半導体素子搭載及び配線、封止材による封止を行い、
封止材による封止を行った後で、前記金属部の裏面側を覆う母型基板を除去して、底部に前記金属部の裏面側が露出した状態の半導体装置の集合体を得ることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059216A JP2015185619A (ja) | 2014-03-20 | 2014-03-20 | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014059216A JP2015185619A (ja) | 2014-03-20 | 2014-03-20 | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017250423A Division JP6579667B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置用基板の製造方法、及び半導体装置の製造方法 |
JP2017250422A Division JP6579666B2 (ja) | 2017-12-27 | 2017-12-27 | 半導体装置用基板、当該基板の製造方法、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015185619A true JP2015185619A (ja) | 2015-10-22 |
Family
ID=54351853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014059216A Pending JP2015185619A (ja) | 2014-03-20 | 2014-03-20 | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015185619A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018056309A (ja) * | 2016-09-28 | 2018-04-05 | エイブリック株式会社 | 半導体装置 |
KR20190010603A (ko) | 2016-05-20 | 2019-01-30 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
KR20190013841A (ko) | 2016-05-20 | 2019-02-11 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
KR20190013840A (ko) | 2016-05-20 | 2019-02-11 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
JP2019047011A (ja) * | 2017-09-05 | 2019-03-22 | 株式会社東芝 | 半導体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55127047A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Resin-sealed semiconductor device |
JPH01255260A (ja) * | 1988-04-04 | 1989-10-12 | Nec Corp | リードフレームの構造 |
JP2001274312A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2001320007A (ja) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用フレーム |
JP2002261187A (ja) * | 2000-12-28 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
JP2006173605A (ja) * | 2004-12-16 | 2006-06-29 | Agilent Technol Inc | パッケージングされた電子デバイス及びその製作方法 |
US7153724B1 (en) * | 2003-08-08 | 2006-12-26 | Ns Electronics Bangkok (1993) Ltd. | Method of fabricating no-lead package for semiconductor die with half-etched leadframe |
US7270867B1 (en) * | 1998-06-10 | 2007-09-18 | Asat Ltd. | Leadless plastic chip carrier |
JP2013513968A (ja) * | 2009-12-14 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | Dap接地ボンド向上 |
-
2014
- 2014-03-20 JP JP2014059216A patent/JP2015185619A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55127047A (en) * | 1979-03-26 | 1980-10-01 | Hitachi Ltd | Resin-sealed semiconductor device |
JPH01255260A (ja) * | 1988-04-04 | 1989-10-12 | Nec Corp | リードフレームの構造 |
US7270867B1 (en) * | 1998-06-10 | 2007-09-18 | Asat Ltd. | Leadless plastic chip carrier |
JP2001274312A (ja) * | 2000-03-28 | 2001-10-05 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
JP2001320007A (ja) * | 2000-05-09 | 2001-11-16 | Dainippon Printing Co Ltd | 樹脂封止型半導体装置用フレーム |
JP2002261187A (ja) * | 2000-12-28 | 2002-09-13 | Hitachi Ltd | 半導体装置 |
US7153724B1 (en) * | 2003-08-08 | 2006-12-26 | Ns Electronics Bangkok (1993) Ltd. | Method of fabricating no-lead package for semiconductor die with half-etched leadframe |
JP2006173605A (ja) * | 2004-12-16 | 2006-06-29 | Agilent Technol Inc | パッケージングされた電子デバイス及びその製作方法 |
JP2013513968A (ja) * | 2009-12-14 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | Dap接地ボンド向上 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190010603A (ko) | 2016-05-20 | 2019-01-30 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
KR20190013841A (ko) | 2016-05-20 | 2019-02-11 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
KR20190013840A (ko) | 2016-05-20 | 2019-02-11 | 오쿠치 마테리얼스 가부시키가이샤 | 다열형 반도체 장치용 배선 부재 및 그 제조 방법 |
US10312187B2 (en) | 2016-05-20 | 2019-06-04 | Ohkuchi Materials Co., Ltd. | Multi-row wiring member for semiconductor device and method for manufacturing the same |
US10453782B2 (en) | 2016-05-20 | 2019-10-22 | Ohkuchi Materials Co., Ltd. | Multi-row wiring member for semiconductor device and method for manufacturing the same |
US10763202B2 (en) | 2016-05-20 | 2020-09-01 | Ohkuchi Materials Co., Ltd. | Multi-row wiring member for semiconductor device and method for manufacturing the same |
JP2018056309A (ja) * | 2016-09-28 | 2018-04-05 | エイブリック株式会社 | 半導体装置 |
JP2019047011A (ja) * | 2017-09-05 | 2019-03-22 | 株式会社東芝 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
JP2004214265A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2015185619A (ja) | 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法 | |
TWI403234B (zh) | 安裝基板及使用該基板之薄型發光裝置的製造方法 | |
JP2010062316A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2023164634A (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
JP2004207276A (ja) | 回路装置およびその製造方法 | |
JP6579667B2 (ja) | 半導体装置用基板の製造方法、及び半導体装置の製造方法 | |
JP6579666B2 (ja) | 半導体装置用基板、当該基板の製造方法、及び半導体装置 | |
JP7256303B2 (ja) | 半導体装置用基板および半導体装置 | |
JP7011685B2 (ja) | 半導体装置 | |
JP2019161238A (ja) | 半導体装置用基板およびその製造方法、半導体装置 | |
JP6626639B2 (ja) | 半導体装置用基板の製造方法 | |
JP6846484B2 (ja) | 半導体装置用基板及びその製造方法、半導体装置 | |
JP2017055024A (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP2009071199A (ja) | 実装基板およびそれを用いた薄型発光装置の製造方法 | |
JP6806436B2 (ja) | 半導体装置用基板とその製造方法、および半導体装置 | |
JP7339231B2 (ja) | 半導体装置用基板、半導体装置 | |
JP7412376B2 (ja) | 半導体装置用基板 | |
JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2024003147A (ja) | 半導体装置用基板およびその製造方法、半導体装置 | |
JP2023060010A (ja) | 半導体装置用基板及び半導体装置 | |
JP2012182209A (ja) | Led素子用リードフレーム基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171031 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180831 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20180911 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20181130 |