JP3622160B2 - セラミック基板およびその製造方法 - Google Patents

セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP3622160B2
JP3622160B2 JP23334695A JP23334695A JP3622160B2 JP 3622160 B2 JP3622160 B2 JP 3622160B2 JP 23334695 A JP23334695 A JP 23334695A JP 23334695 A JP23334695 A JP 23334695A JP 3622160 B2 JP3622160 B2 JP 3622160B2
Authority
JP
Japan
Prior art keywords
layer
thin film
film layer
plating layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23334695A
Other languages
English (en)
Other versions
JPH0964501A (ja
Inventor
茂夫 斉藤
英俊 小川
年治 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP23334695A priority Critical patent/JP3622160B2/ja
Publication of JPH0964501A publication Critical patent/JPH0964501A/ja
Application granted granted Critical
Publication of JP3622160B2 publication Critical patent/JP3622160B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明が属する技術分野】
本発明は、表面に薄膜層と厚膜ろう付けパッドや厚膜バンプなどとを有し、これらにメッキ層を被着したセラミック基板製造方法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】
集積回路等を載置するためのセラミック基板は、微細な配線をその表面に形成することを要求され、更に、他の部品、例えばプリント基板と接続するためのピンやリードなどの外部接続端子や蓋体を接合するためのシールリング等の部材(以下、端子等の部材を接続部材という)をろう付け接合により形成したり、表面実装ためのバンプ等を形成することが要求されるものがある。
【0003】
かかる基板においては、基板表面に蒸着・スパッタリング・イオンプレーティング等の薄膜技術およびフォトリソグラフィー技術を用いて微細なパターンを有する薄膜層を形成する。一方で、接続部材のろう付・半田付け用のパッドやバンプとしては、同様に薄膜技術およびフォトリソグラフィー技術等のパターン形成技術(以下、両者を併せて薄膜形成技術という)により形成しても良いが、厚膜技術により、セラミック基板と同時焼成あるいはセラミック基板焼成後の焼き付けにより形成することが多く行われる。特に、基板の一方の表面(表面)に微細なパターンを形成し、他方の表面(裏面)にパッドやバンプを形成する場合には、両面とも薄膜形成技術によると、コストが掛かるので、それほど微細加工の不要なパッドやバンプの形成は、厚膜技術によることが多い。これら厚膜技術により形成されたろう付パッドや半田付けバンプ等を、単に厚膜層とも呼ぶこととする。
【0004】
ところで、一般に、セラミック基板の材質がアルミナ等の高温で燒結させる材質の場合には、厚膜層の材質は、高融点金属であるタングステン、モリブデンを主成分としたものが用いられる。しかし、かかる金属は、Ag−Cu共晶銀ろう等のろう材や半田に濡れず、直接ろう付けや半田付けすることは困難であるため、前もって厚膜パッドやバンプにメッキによりニッケル層を被着してから、ろう付け・半田付けすることが行われる。ニッケル層は、ろう材に良く濡れる。また、ろう付け時の加熱、若しくはそれに先立つシンタリングにより、高融点金属を主成分とするパッド等と強固に結合し、ろう材が直接パッド等に触れることを防ぐ。それ故、パッドとピン等の接続部材とを強固にろう付けできるからである。同様なことは半田付けにおいても言える。
【0005】
一方、薄膜層は、厚みが薄いため、そのまま配線として用いる場合には配線の抵抗値が高くなり好ましくない。そこで、薄膜層上に、低抵抗である銅メッキを設けて厚みを増し配線抵抗を低減し、更に、酸化しやすい銅の保護のためにニッケルメッキが施される。このニッケルメッキは、薄膜層上にシールリング等の接続部材をろう付けする場合に、ろう材が銅メッキを溶食するのを制限し、接続部材と銅メッキおよび薄膜層とを強固に結合させる役割をも果たす。
【0006】
しかし、前述のように、セラミック基板の表面に厚膜パッドやバンプ等と薄膜層の両者が存在する場合には、問題が生ずる。これらの上に形成されるメッキ層の構成が、厚膜パッド等にはニッケルメッキ、薄膜層上には銅メッキとニッケルメッキというように異なるためである。
【0007】
従って、後述するような工程を経て厚膜層と薄膜層とにメッキを施していた。というのも、例えば、厚膜ろう付けパッド上に銅メッキ層を直接形成した場合には、銅はタングステン等との密着性が低く、高いろう付け強度得られない。また、銅は容易にろう材によって溶食されるため、ろう材に濡れないタングステン等が露出して、ろう付けが困難となるからである。一方、薄膜層上に直接ニッケルメッキ層を形成した場合には、薄膜層の端部でセラミックが破壊して、薄膜層がめくれ上がる不具合が発生する。ニッケルメッキ層は、メッキ形成時に比較的大きな内部応力を発生するが、厚膜のろう付けパッド層と異なり、厚みが薄く応力緩和の困難な薄膜層では、かかる応力を緩和できないからである。また、ニッケルは銅に比べて硬く、シールリング等をろう付する場合でも、銅に比べニッケルは応力を緩和しがたいので、ろう付に伴う応力によっても薄膜層が破壊しやすい。更に、薄膜層上にメッキ層を介してTAB技術によりボンディングを行う場合、メッキ層が若干変形するのが良好な接続にとって好ましいのであるが、ニッケルメッキ層は変形しがたいため、TABがニッケルメッキ層に接続困難となることもある。
【0008】
以上の如き理由から、かかるセラミック基板は、以下に示すような工程で製造されていた。図1〜6は、従来技術によるセラミック基板の製造方法を示すための基板の部分拡大断面図である。下表面21Bには厚膜ろう付けパッド22が、また、パッド22および上表面21Aを結ぶようにビアホール23が、同時焼成により形成されたセラミック基板21を用意する。この基板21の上表面21A全面に、Ti(0.2μmt)、Mo(0.3μmt)、Cu(0.5μmt)の順に形成した3層からなる薄膜層24をスパッタリングにより形成する(図1参照)。この状態では、ろう付けパッド22は、薄膜層24とビアホール23を介して互いに導通した状態になっている。
【0009】
次いで、薄膜層24上を覆うようにマスキングM1を塗布・乾燥して形成し、ろう付けパッド22にニッケルメッキ層25(2μmt)を形成する(図2参照)。次いで、マスキングM1を除去し、メッキ層25を覆うようにマスキングM2を下表面21B上に形成する。その後、薄膜層24上にフォトレジストRを塗布し、乾燥し、次いで、所定のパターンを露光・現像し、レジストRを開口させ所定パターンの薄膜層24を露出させる(図3参照)。次に、薄膜層24上に、銅メッキ層26a、26b(10μmt)とニッケルメッキ層27a、27b(1.5μmt)を形成する(図4参照)。次いで、フォトレジストRを除去し、薄膜層24のうち上部にメッキ層26、27の形成されていない不要部分をエッチングにより溶解除去することにより、独立したパターンをもつ薄膜層24a、24bを形成する。次にマスキングM2を除去しセラミック基板30を完成する(図5参照)。
【0010】
この基板では、基板上面に形成される薄膜層24a上には、銅メッキ層26a、ニッケルメッキ層27bからなるメッキ層28aを形成されている。同様に薄膜層24b上にメッキ層28bが形成されている。一方、基板下層に形成されるパッド22は、ニッケルメッキ25のみが被覆された構成となっている。なおこの基板には、ろう付けパッド22上にニッケルメッキ層25を介してピン31がろう材33cによりろう付けされる。また、メッキ層28b上には、セラミック基板21を封止するための蓋体(図示しない)を固着するためのシールリング32がろう材33bによりろう付けされる(図6参照)。
【0011】
このように、薄膜層と厚膜層上に設けるメッキ層が異なることから、マスキングM1、M2の形成・除去が必要となっており工程が面倒で高価であった。本発明は、かかる問題点に鑑みてなされたものであって、安価で信頼性の高いセラミック基板製造にあたって、面倒なマスキングを不要としたセラミック基板の製造方法を提供することにある。
【0012】
【課題を解決する手段】
しかして、その解決手段は、表面上に薄膜層と高融点金属を主成分とする厚膜層とを有するセラミック基板の製造方法は、表面上に高融点金属を主成分とする厚膜層を備えるセラミック基板の、該厚膜層を除く所定部分に、薄膜層を形成する工程と、該薄膜層上にレジストパターンを形成して所定パターンの該薄膜層を露出させる工程と、該厚膜層および該露出した薄膜層上に、厚さ0.1〜1.0μmのニッケルメッキ層を最下層とする同一構成のメッキ層を直接被着する工程と、該薄膜層のうち該メッキ層の形成されていない部分を除去する工程とを含むセラミック基板の製造方法である。かかる方法によれば、ろう付パッド等の厚膜層に必要なニッケルメッキ層を確保しつつ、その厚みが薄膜層上に形成しても影響のない程の厚さであるので、ニッケルメッキ層を最下層とする同一構成のメッキ層が形成でき、従って、従来技術のようにマスキングを行う必要がない。
【0017】
ここで、前記メッキ層を直接被着する工程が、前記最下層のニッケルメッキ層に続いて、銅メッキ層および第2のニッケルメッキ層を被着する工程とするのが好ましい。銅メッキ層は応力緩和作用や抵抗低減作用、第2のニッケルメッキ層は酸化保護作用や溶食制限作用などが得られる。さらに、これらのメッキ層を同時に厚膜層及び薄膜層上に同時に形成できる。
【0018】
【発明の実施の形態】
本発明の実施の形態を、図面とともに説明する。図7〜12は、本実施形態にかかる基板の製造順序を示す部分拡大断面図である。
38.0×38.0×2.5mmのアルミナ製基板1には、その表面(図中下面)1Bに同時焼成によって形成され、モリブデンを主成分とし、φ0.84×0.02mmtの厚膜ろう付パッド2が、ピッチ1.27mmの格子状に812ヶ形成されている。このパッド2は、同様に同時焼成によって基板1を貫通するようにして形成されたビアホール3によって基板表面(図中上面)1Aに電気的に導出されている。図7にはその1部を拡大して示す。
【0019】
この基板1の表面1A上全面に、前記した従来技術と同様に、Ti(0.2μmt)、Mo(0.3μmt)、Cu(0.5μmt)の3層からなる薄膜層4をスパッタリングにより形成する。これにより各パッド2と薄膜層4とが導通する。
更に、図8に示すように、この薄膜層4上にフォトレジストRを塗布・乾燥する。
次いで、レジストRを所定パターンに露光・現像して開口させ、図9のように薄膜層4を露出させる。
【0020】
ここで、図10に示すように、各パッド2と露出した薄膜層4上に、電解メッキ法により、一挙に厚み0.3μmのニッケルメッキ層5a、5b、5cを被着する。続いて、ニッケルメッキ層5a〜5c上に、それぞれ厚さ10μmの銅メッキ層6a、6b、6cを形成し、更にそれぞれ厚さ0.3μmのニッケルメッキ層(第2のニッケルメッキ層)7a、7b、7cを形成する。
【0021】
その後、図11に示すように、レジストRを溶解・除去し、露出した薄膜層4をエッチングにより除去することで、互いに独立したパターンを有する薄膜層4a、4bを形成し、セラミック基板10を完成した。この基板の薄膜層4a上には、5a、6a、7aの3層からなるメッキ層8aが、同様に薄膜層4b上には、5b、6b、7bの3層からなるメッキ層8bが形成されたことになる。また、各パッド2上にも、薄膜層4a、4bと同様に5c、6c、7cの3層からなるメッキ層8cが形成されている。薄膜層4a、4bは、メッキ層8a、8bによってめくれ上がることもなく、基板1への良好な密着を示していた。ニッケルメッキ層5a、5bが、0.3μmと薄いため、メッキ時の内部応力がそれほど大きくならなかったからである。
【0022】
次いで、この各パッド2には、メッキ層8cを介してコバール製でヘッド径φ0.2mm、長さ2.0mmのネイルヘッド型ピン11を、また薄膜層4bには、メッキ層8bを介して銅製で断面1.0×0.5mmのシールリング12を、共晶銀ろう13c、13bでろう付した。
【0023】
ピン11のろう付についていえば、銀ろう13cの濡れ不良等を発生することなくなだらかな銀ろう13cのフィレットが形成され、ピン11のろう付強度も従来技術のものと遜色なく、良好なろう付ができたことが確認できた。ニッケルメッキ層5cが薄いと言えども形成されているので、パッド2をニッケルメッキそう5cが被覆して、ろう付時にろう材とパッドとが直接接触するのを防止したためである。また、第2のニッケルメッキ層7cは、銅メッキ層6cが銀ろう13cに過度に溶食されることを防止する。
【0024】
更に、シールリング12についても、銀ろう13bにより良好なろう付がなされ、リング12のろう付強度も従来と遜色なく良好であった。ろう付時の銀ろうの収縮による応力は、銅メッキ層6bによって緩和され、また、第2のニッケルメッキ層7bによって銅メッキ層6bが過度に銀ろう13bに溶食されるのが防止されたためである。
【0025】
ここで、薄膜層4aの基板1への密着強度がニッケルメッキ層5aの厚みによってどのように変化するかを確認するため、ニッケルメッキ層5aの厚みを変化させた上、その他は上記実施例と同様にし、金メッキ(2μm厚)を施したものを用意した。これに幅100μm×厚さ30μmの金リボンを熱圧着して垂直に引き上げて破壊モードを調査した。
結果を表1に示す。なお薄膜層4aのパターン幅は60μmであり、試料5ケ各20点計100点について行っている。
【0026】
Figure 0003622160
【0027】
メッキの厚みが0.1μm〜1.0μmにおいては、すべて金リボンが切断するリボン切れモードとなり、リボン強度より高い密着強度を備えていることが判る。
一方、1.5μm以上の場合には薄膜層4aの下部のセラミック面がえぐりとれるようにして破壊するセラミックえぐれモードとなるものが出てくる。これはメッキ層5aの応力により基板1のセラミックが破壊されやすくなっていることを示し、好ましくない。このことからも、ニッケルメッキ層5aの厚みは0.1〜1μm程度が好ましいことが判る。
【0028】
更に、ピン11と集積回路(図示しない)とを、パッド2、ビアホール3、薄膜層4a等を介して接続するために、メッキ層8a上にTABを圧着接続した。この場合にも、従来と同様に良好な接続ができることが確認できた。銅メッキ層6aが圧着時に若干変形して、接続性を高めたからである。
【0029】
なお、上記実施例においては、厚膜層の例としてピンをろう付するためのろう付パッドを同時焼成によって形成した場合を挙げたが、その他、リードをろう付するものでも良く、表面実装のための半田付けバンプなどを形成しても良い。また、同時焼成に限らず、基板焼成後に導体ペーストを塗布焼成して形成しても良い。
また、ニッケルメッキ層上に銅メッキを形成した例を示したが、その他、同様に抵抗が低く、かつ柔らかい金属であるAg、Au等を用いても良い。しかしこれらは高価であるので、より銅が好ましい。
更に、実施例においては、電解メッキ法により各メッキ層を形成した例を示したが、これに限らず無電解メッキ法を用い、あるいは併用しても良い。
また、実施例では、レジストパターンの形成にフォトリソグラフィー技術によったが、電子ビーム等によってパターン形成しても良いことは明らかである。
【0030】
【発明の効果】
以上で詳述したように、本発明によれば従来セラミック基板の製造工程においては、マスキングが必要であったのを、省略することができ、これによりマスキングを形成する工程および除去する工程を省略することができ、セラミック基板を安価に製造することができる。
【図面の簡単な説明】
【図1】従来技術のセラミック基板の製造方法にかかり、基板に薄膜層を形成した状態を示す部分拡大断面図である。
【図2】図1の基板に、マスキングおよびニッケルメッキを施した状態を示す部分拡大断面図である。
【図3】図2に基板に、マスキングおよびフォトレジストを施し、レジストを開口させた状態を示す部分拡大断面図である。
【図4】図3の基板に、銅メッキおよびニッケルメッキを施した状態を示す部分拡大断面図である。
【図5】図4に基板から、レジストを除去し、不要な薄膜層を除去した状態を示す部分拡大断面図である。
【図6】図5の基板にピンおよびシールリングをろう付した状態を示す部分拡大断面図である。
【図7】本発明に実施例にかかり、基板表面に薄膜層を形成した状態を示す部分拡大断面図である。
【図8】図7の基板に、フォトレジストを施した状態を示す部分拡大断面図である。
【図9】図8の基板のフォトレジストを開口させ、薄膜層を露出させた状態を示す部分拡大断面図である。
【図10】図9の基板に、ニッケルメッキ、銅メッキおよびニッケルメッキを施した状態を示す部分拡大断面図である。
【図11】図10に基板のフォトレジストを除去し、不要な薄膜層を除去し、基板を完成した状態を示す部分拡大断面図である。
【図12】図10の基板にピンおよびシールリングをろう付した状態を示す部分拡大断面図である。
【符号の説明】
1、21:基板
2、22:ろう付パッド(厚膜層)
3、33:ビアホール
4、24:薄膜層
5、25:ニッケルメッキ層
6、26:銅メッキ層
7、27:ニッケルメッキ層
8、28:メッキ層
10、30:セラミック基板
11、31:ピン
12、32:シールリング
13、33:ろう

Claims (2)

  1. 表面上に高融点金属を主成分とする厚膜層を備えるセラミック基板の、
    該厚膜層を除く所定部分に、薄膜層を形成する工程と、
    該薄膜層上にレジストパターンを形成して所定パターンの該薄膜層を露出させる工程と、
    該厚膜層および該露出した薄膜層上に、厚さ0.1〜1.0μmのニッケルメッキ層を最下層とする同一構成のメッキ層を直接被着する工程と、
    該薄膜層のうち該メッキ層の形成されていない部分を除去する工程と
    を含むセラミック基板の製造方法。
  2. 前記メッキ層を直接被着する工程が、前記最下層のニッケルメッキ層に続いて、銅メッキ層および第2のニッケルメッキ層を被着する工程である請求項に記載のセラミック基板の製造方法。
JP23334695A 1995-08-18 1995-08-18 セラミック基板およびその製造方法 Expired - Fee Related JP3622160B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23334695A JP3622160B2 (ja) 1995-08-18 1995-08-18 セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23334695A JP3622160B2 (ja) 1995-08-18 1995-08-18 セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0964501A JPH0964501A (ja) 1997-03-07
JP3622160B2 true JP3622160B2 (ja) 2005-02-23

Family

ID=16953713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23334695A Expired - Fee Related JP3622160B2 (ja) 1995-08-18 1995-08-18 セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP3622160B2 (ja)

Also Published As

Publication number Publication date
JPH0964501A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
JP2915888B1 (ja) 配線基板及びその製造方法
JPH08125341A (ja) 電子回路装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JP3622160B2 (ja) セラミック基板およびその製造方法
JP3114926B2 (ja) 配線基板のメッキ用マスキング方法
JP4012527B2 (ja) 電子部品の製造方法
JP3585806B2 (ja) ピン付き配線基板
JP3470789B2 (ja) 配線基板及びその製造方法
JP3463790B2 (ja) 配線基板
JPH01220494A (ja) 多層配線基板
JP4403661B2 (ja) 放熱板を用いた部品の実装構造及びその製造方法
JP3723350B2 (ja) 配線基板およびその製造方法
JPH0713231Y2 (ja) 集積回路パッケージ
JPH0240937A (ja) 半導体パッケージ
JPH10139559A (ja) ガラスセラミック基板及びその製造方法
JP3340610B2 (ja) 電子部品用パッケージ本体及びその製造方法
JP2822506B2 (ja) 半導体装置の製造方法
JPS6276744A (ja) 集積回路用容器
JPH0558678B2 (ja)
JP3279846B2 (ja) 半導体装置の製造方法
JPH11307688A (ja) 配線基板及びその製造方法
JP4450130B2 (ja) 導体金属を用いた接合構造
JP2921135B2 (ja) 半導体装置とその製造方法
JPH09148334A (ja) バンプ、バンプを有する半導体チップ及びパッケージ並びに実装方法及び半導体装置
JPH01239959A (ja) 半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081203

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091203

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101203

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111203

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121203

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131203

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees