JPH08125341A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH08125341A JPH08125341A JP6260000A JP26000094A JPH08125341A JP H08125341 A JPH08125341 A JP H08125341A JP 6260000 A JP6260000 A JP 6260000A JP 26000094 A JP26000094 A JP 26000094A JP H08125341 A JPH08125341 A JP H08125341A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- electrode
- conductor
- electronic circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
- B23K1/0016—Brazing of electronic components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Abstract
(57)【要約】
【目的】入出力ピン接合電極を有する電子回路装置にお
いて，ぬれ性や接合強度等の接合特性の大幅な向上と，
製造工程の大幅な短縮をはかる。 【構成】基板材料にガラスセラミックを用い，配線導体
及び接合用電極にＣｕを用いた電子回路基板を形成する
際，配線及び接合電極を同一の工程で形成すると共に基
板材料によって電極上にカバーコートを形成する。この
電極に必要に応じ保護膜としてＡｕもしくはＡｕ−Ｎｉ
積層膜を形成し，Ａｕ−ＳｎもしくはＡｕ−Ｇｅろう材
等を用いて電子部品を接合する。 【効果】これまで行ってきた薄膜工程を省略できる。
いて，ぬれ性や接合強度等の接合特性の大幅な向上と，
製造工程の大幅な短縮をはかる。 【構成】基板材料にガラスセラミックを用い，配線導体
及び接合用電極にＣｕを用いた電子回路基板を形成する
際，配線及び接合電極を同一の工程で形成すると共に基
板材料によって電極上にカバーコートを形成する。この
電極に必要に応じ保護膜としてＡｕもしくはＡｕ−Ｎｉ
積層膜を形成し，Ａｕ−ＳｎもしくはＡｕ−Ｇｅろう材
等を用いて電子部品を接合する。 【効果】これまで行ってきた薄膜工程を省略できる。
Description
【０００１】
【産業上の利用分野】本発明は，入出力ピンを有するセ
ラミック基板を具備してなる電子回路装置に係わり、特
に接合特性の向上と製造工程の短縮に好適な電子回路装
置に関する。
ラミック基板を具備してなる電子回路装置に係わり、特
に接合特性の向上と製造工程の短縮に好適な電子回路装
置に関する。
【０００２】
【従来の技術】従来の装置は、特開平３−１６５５９０
号公報に記載のように、基板材料にアルミナを、導体材
料にＭｏやＷを用い、導体ペースト印刷等により導体パ
ッドを形成し、その上にＮｉめっき、Ａｕめっきを施
し、その後シンタをする事により入出力ピン接合電極を
形成していた。
号公報に記載のように、基板材料にアルミナを、導体材
料にＭｏやＷを用い、導体ペースト印刷等により導体パ
ッドを形成し、その上にＮｉめっき、Ａｕめっきを施
し、その後シンタをする事により入出力ピン接合電極を
形成していた。
【０００３】また従来の装置は、特開平４−１６４３５
８に記載のように、基板材料にアルミナを、導体材料に
Ｐｄ、Ａｇ−Ｐｄ、Ｃｕを用い、スクリーン印刷法によ
り配線導体及びスルーホール導体を印刷し焼成し、次に
同様の方法を用いて入出力ピン接合電極を形成してい
た。
８に記載のように、基板材料にアルミナを、導体材料に
Ｐｄ、Ａｇ−Ｐｄ、Ｃｕを用い、スクリーン印刷法によ
り配線導体及びスルーホール導体を印刷し焼成し、次に
同様の方法を用いて入出力ピン接合電極を形成してい
た。
【０００４】然るに、近年の電子回路の小型化、高密度
化、高速化のため基板材料として低誘電率のガラスセラ
ミックを用い、導体材料に低抵抗のＣｕ，Ａｇを用いた
基板が注目され、この様な基板を用いる場合，従来の装
置は、特開平３ー５７１７８号公報に記載のように、基
板材料にガラスセラミックを、導体材料にＣｕを用い、
Ｃｕの導体パッドの上にＮｉめっき、Ａｕめっきを施し
て入出力ピン接合電極を形成していた。更に従来の装置
は、特開平４−１４２０９９に記載のように、基板材料
にガラスセラミックを、導体材料にＡｇ、ＡｇーＰｄ、
Ａｕを用いこの導体ビアを入出力ピン接合電極としてい
た。
化、高速化のため基板材料として低誘電率のガラスセラ
ミックを用い、導体材料に低抵抗のＣｕ，Ａｇを用いた
基板が注目され、この様な基板を用いる場合，従来の装
置は、特開平３ー５７１７８号公報に記載のように、基
板材料にガラスセラミックを、導体材料にＣｕを用い、
Ｃｕの導体パッドの上にＮｉめっき、Ａｕめっきを施し
て入出力ピン接合電極を形成していた。更に従来の装置
は、特開平４−１４２０９９に記載のように、基板材料
にガラスセラミックを、導体材料にＡｇ、ＡｇーＰｄ、
Ａｕを用いこの導体ビアを入出力ピン接合電極としてい
た。
【０００５】さらに上記基板材料にガラスセラミック
を、導体材料にＣｕを用い、Ｃｕの導体パッドの上にＮ
ｉめっき、Ａｕめっきを施して入出力ピン接合電極を形
成した場合、ガラスセラミック基板の強度が小さいた
め、ろう付け時の残留応力により基板にクラックが発生
する問題が生じるので、従来の装置は、「Ｄ．Ｙ．Ｓｈ
ｉｈ他１２名：Ｄｅｓｉｇｎｓ ｏｆ Ｌｏｗ Ｓｔｒ
ｅｓｓ Ｉ／Ｏ ＰｉｎＡｔｔａｃｈ Ｓｔｒｕｃｔｕ
ｒｅｓ：ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳＯＮ Ｃ
ＯＭＰＯＮＥＮＴＳ，ＨＹＢＲＩＤＳ，ＡＮＤ ＭＡＮ
ＵＦＡＣＴＵＲＩＮＧ ＴＥＣＮＯＬＯＧＹ．ＶＯＬ．
１５．ＮＯ．２，（ＭＡＹ．１９９２）」に記載のよう
に、焼結Ｃｕ導体パッドにＴｉ−Ｃｕ−Ｔｉ−Ａｕ、Ｔ
ｉ−Ｃｕ−Ｔｉ−Ｎｉ−Ａｕ等の４〜５層の薄膜多層入
出力ピン接合電極を形成していた。
を、導体材料にＣｕを用い、Ｃｕの導体パッドの上にＮ
ｉめっき、Ａｕめっきを施して入出力ピン接合電極を形
成した場合、ガラスセラミック基板の強度が小さいた
め、ろう付け時の残留応力により基板にクラックが発生
する問題が生じるので、従来の装置は、「Ｄ．Ｙ．Ｓｈ
ｉｈ他１２名：Ｄｅｓｉｇｎｓ ｏｆ Ｌｏｗ Ｓｔｒ
ｅｓｓ Ｉ／Ｏ ＰｉｎＡｔｔａｃｈ Ｓｔｒｕｃｔｕ
ｒｅｓ：ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳＯＮ Ｃ
ＯＭＰＯＮＥＮＴＳ，ＨＹＢＲＩＤＳ，ＡＮＤ ＭＡＮ
ＵＦＡＣＴＵＲＩＮＧ ＴＥＣＮＯＬＯＧＹ．ＶＯＬ．
１５．ＮＯ．２，（ＭＡＹ．１９９２）」に記載のよう
に、焼結Ｃｕ導体パッドにＴｉ−Ｃｕ−Ｔｉ−Ａｕ、Ｔ
ｉ−Ｃｕ−Ｔｉ−Ｎｉ−Ａｕ等の４〜５層の薄膜多層入
出力ピン接合電極を形成していた。
【０００６】
【発明が解決しようとする課題】上記従来の技術は、特
開平４−１６４３５８に記載のように、基板材料にアル
ミナを、導体材料にＰｄ、Ａｇ−Ｐｄ、Ｃｕを用い、ス
クリーン印刷法により配線導体及びスルーホール導体を
印刷し焼成し、次に同様の方法を用いて入出力ピン接合
電極を形成していた為、製造工程が煩雑でかつ電極のＣ
ｕに保護膜がないので酸化、腐食等が起こり保存性が悪
いという問題があった。さらに基板材料にアルミナを用
いているためより高速な動作速度を持つ計算機の基板に
は使用できなかった。
開平４−１６４３５８に記載のように、基板材料にアル
ミナを、導体材料にＰｄ、Ａｇ−Ｐｄ、Ｃｕを用い、ス
クリーン印刷法により配線導体及びスルーホール導体を
印刷し焼成し、次に同様の方法を用いて入出力ピン接合
電極を形成していた為、製造工程が煩雑でかつ電極のＣ
ｕに保護膜がないので酸化、腐食等が起こり保存性が悪
いという問題があった。さらに基板材料にアルミナを用
いているためより高速な動作速度を持つ計算機の基板に
は使用できなかった。
【０００７】また従来の技術は、特開平３−５７１７８
に記載のように、基板材料にガラスセラミックを、導体
材料にＣｕを用い、Ｃｕの導体パッドの上にＮｉめっ
き、Ａｕめっきを施して入出力ピン接合電極を形成して
いた為、製造工程が煩雑で、かつめっき膜の膜応力のた
め接合強度の低下をもたらす問題があり、この構造で接
合強度の低下をなくすためには基板形状を特別なものに
する必要があり製造工程が煩雑化していた。
に記載のように、基板材料にガラスセラミックを、導体
材料にＣｕを用い、Ｃｕの導体パッドの上にＮｉめっ
き、Ａｕめっきを施して入出力ピン接合電極を形成して
いた為、製造工程が煩雑で、かつめっき膜の膜応力のた
め接合強度の低下をもたらす問題があり、この構造で接
合強度の低下をなくすためには基板形状を特別なものに
する必要があり製造工程が煩雑化していた。
【０００８】また従来の技術は、特開平４−１４２０９
９号公報に記載のように、基板材料にガラスセラミック
を、導体材料にＡｇ、Ａｇ−Ｐｄ、Ａｕを用いこの導体
ビアを入出力ピン接合電極としていた為、導体ビアとガ
ラスセラミック基板の界面にろう付け時に発生する応力
がかかり接合強度の低下をもたらす問題があった。
９号公報に記載のように、基板材料にガラスセラミック
を、導体材料にＡｇ、Ａｇ−Ｐｄ、Ａｕを用いこの導体
ビアを入出力ピン接合電極としていた為、導体ビアとガ
ラスセラミック基板の界面にろう付け時に発生する応力
がかかり接合強度の低下をもたらす問題があった。
【０００９】更に従来の技術は、「Ｄ．Ｙ．Ｓｈｉｈ他
１２名：Ｄｅｓｉｇｎｓ ｏｆ Ｌｏｗ Ｓｔｒｅｓｓ
Ｉ／Ｏ Ｐｉｎ Ａｔｔａｃｈ Ｓｔｒｕｃｔｕｒｅ
ｓ：ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯ
ＭＰＯＮＥＮＴＳ，ＨＹＢＲＩＤＳ，ＡＮＤ ＭＡＮＵ
ＦＡＣＴＵＲＩＮＧ ＴＥＣＮＯＬＯＧＹ．ＶＯＬ．１
５．ＮＯ．２，（ＭＡＹ．１９９２）」に記載のよう
に、焼結Ｃｕ導体パッドにＴｉ−Ｃｕ−Ｔｉ−Ａｕ、Ｔ
ｉ−Ｃｕ−Ｔｉ−Ｎｉ−Ａｕ等の４〜５層の薄膜多層入
出力ピン接合電極を形成していた為、薄膜工程前に基板
を研削、研磨等で平坦化する必要があり、かつ多層薄膜
工程があるため，製造工程が煩雑で製造期間が長期化す
る，製造歩留まりの低下等により高価な基板となる問題
があった。
１２名：Ｄｅｓｉｇｎｓ ｏｆ Ｌｏｗ Ｓｔｒｅｓｓ
Ｉ／Ｏ Ｐｉｎ Ａｔｔａｃｈ Ｓｔｒｕｃｔｕｒｅ
ｓ：ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＯ
ＭＰＯＮＥＮＴＳ，ＨＹＢＲＩＤＳ，ＡＮＤ ＭＡＮＵ
ＦＡＣＴＵＲＩＮＧ ＴＥＣＮＯＬＯＧＹ．ＶＯＬ．１
５．ＮＯ．２，（ＭＡＹ．１９９２）」に記載のよう
に、焼結Ｃｕ導体パッドにＴｉ−Ｃｕ−Ｔｉ−Ａｕ、Ｔ
ｉ−Ｃｕ−Ｔｉ−Ｎｉ−Ａｕ等の４〜５層の薄膜多層入
出力ピン接合電極を形成していた為、薄膜工程前に基板
を研削、研磨等で平坦化する必要があり、かつ多層薄膜
工程があるため，製造工程が煩雑で製造期間が長期化す
る，製造歩留まりの低下等により高価な基板となる問題
があった。
【００１０】本発明の目的は、基板材料に誘電率の低い
ガラスセラミックを、導体材料に抵抗の低いＣｕを用い
保存性も良く、接合強度の高い電子回路基板を簡略な工
程で安価に供給することにある。
ガラスセラミックを、導体材料に抵抗の低いＣｕを用い
保存性も良く、接合強度の高い電子回路基板を簡略な工
程で安価に供給することにある。
【００１１】
【課題を解決するための手段】図１、２、３は、本発明
により形成した回路基板の断面部分図を示す。
により形成した回路基板の断面部分図を示す。
【００１２】上記目的は、基板材料にガラスセラミック
を用い、導体材料にＣｕを用い、グリーンシート１１に
スルーホール１２、導体パターン１３を印刷し、所定の
回路を形成するのに必要なだけのこの印刷済みグリーン
シートを準備し、所定の電極径よりも大きなＣｕの導体
パッド１４を印刷し、その周囲にカバーコートガラスセ
ラミック１５を印刷した積層体とし圧着した後、全体を
焼結したガラスセラミック上のＣｕ導体パッド上に、必
要により表面保護のためＡｕ４、Ｎｉ、Ａｕ積層膜５等
の保護膜をめっき等で形成することにより達成される。
を用い、導体材料にＣｕを用い、グリーンシート１１に
スルーホール１２、導体パターン１３を印刷し、所定の
回路を形成するのに必要なだけのこの印刷済みグリーン
シートを準備し、所定の電極径よりも大きなＣｕの導体
パッド１４を印刷し、その周囲にカバーコートガラスセ
ラミック１５を印刷した積層体とし圧着した後、全体を
焼結したガラスセラミック上のＣｕ導体パッド上に、必
要により表面保護のためＡｕ４、Ｎｉ、Ａｕ積層膜５等
の保護膜をめっき等で形成することにより達成される。
【００１３】
【作用】図１、２、３は、本発明により形成した回路基
板の断面部分図を示す。
板の断面部分図を示す。
【００１４】基板はグリーンシートを電極まで形成した
後、積層圧着して一括焼結する為工程を簡略化できる。
電極を形成する際、所定の電極径よりも大きなＣｕの導
体パッド１４を印刷し、その周囲にガラスセラミックカ
バーコート１５を印刷で形成することにより高強度なＣ
ｕの接合電極を簡単な工程で形成できる。基板焼結と同
時に接合電極が形成されているので工程を簡略化でき
る。
後、積層圧着して一括焼結する為工程を簡略化できる。
電極を形成する際、所定の電極径よりも大きなＣｕの導
体パッド１４を印刷し、その周囲にガラスセラミックカ
バーコート１５を印刷で形成することにより高強度なＣ
ｕの接合電極を簡単な工程で形成できる。基板焼結と同
時に接合電極が形成されているので工程を簡略化でき
る。
【００１５】また、必要により表面保護のためＡｕ４も
しくはＮｉ、Ａｕ積層膜５等の保護膜を形成するため保
存性がよい。
しくはＮｉ、Ａｕ積層膜５等の保護膜を形成するため保
存性がよい。
【００１６】図４は、本発明により形成した回路基板に
ろう材を用いて入出力ピンを接合した断面部分図を示
す。
ろう材を用いて入出力ピンを接合した断面部分図を示
す。
【００１７】上記工程によって作成した回路基板にろう
材２を用いて入出力ピン３を接合すると表面保護膜はろ
う付け中に消失し、電極として形成した導体Ｃｕ１４と
ろう材２が接合し、基板とピンとの接合が成立する。こ
のときカバーコート１５によりろう付け時にフィレット
端部に発生する応力集中が電極の端部と離れているた
め、応力が緩和され接合強度が確保される。
材２を用いて入出力ピン３を接合すると表面保護膜はろ
う付け中に消失し、電極として形成した導体Ｃｕ１４と
ろう材２が接合し、基板とピンとの接合が成立する。こ
のときカバーコート１５によりろう付け時にフィレット
端部に発生する応力集中が電極の端部と離れているた
め、応力が緩和され接合強度が確保される。
【００１８】
【実施例】以下、本発明の一実施例を、図面を参照しな
がら説明する。
がら説明する。
【００１９】〈実施例１〉図５は、本発明にかかるガラ
スセラミック配線基板の導体印刷後焼結前のグリーンシ
ートの入出力ピン接合パッド側の４層分を示したもので
あり、全層数は電気的特性等により決定される。同グリ
ーンシート１１は、ほうけい酸ガラス、アルミナ、ムラ
イト、を主成分としたガラスセラミックグリーンシート
に、回路構成に必要なスルーホール部を穴空けし、導体
Ｃｕペースト１２、１３、１４を印刷して形成して得ら
れる。この図に示されるように、電極形成用導体Ｃｕパ
ッド１４の径は、所定の電極径よりも大きい。その周囲
にガラスセラミックカバーコート１５を印刷により形成
することにより高強度なＣｕの接合電極を簡単な工程で
形成できる。またこの電極用導体Ｃｕの厚みは、焼結
時、ろう付け時の熱応力を考慮し、ろう付けに必要な最
低限の厚みが良く、焼結後の厚みは３〜３０ミクロンが
望ましい。
スセラミック配線基板の導体印刷後焼結前のグリーンシ
ートの入出力ピン接合パッド側の４層分を示したもので
あり、全層数は電気的特性等により決定される。同グリ
ーンシート１１は、ほうけい酸ガラス、アルミナ、ムラ
イト、を主成分としたガラスセラミックグリーンシート
に、回路構成に必要なスルーホール部を穴空けし、導体
Ｃｕペースト１２、１３、１４を印刷して形成して得ら
れる。この図に示されるように、電極形成用導体Ｃｕパ
ッド１４の径は、所定の電極径よりも大きい。その周囲
にガラスセラミックカバーコート１５を印刷により形成
することにより高強度なＣｕの接合電極を簡単な工程で
形成できる。またこの電極用導体Ｃｕの厚みは、焼結
時、ろう付け時の熱応力を考慮し、ろう付けに必要な最
低限の厚みが良く、焼結後の厚みは３〜３０ミクロンが
望ましい。
【００２０】図１は、上記印刷済みグリーンシートを圧
着し、全体を焼結して得られた回路基板の一部断面図で
ある。本発明の効果の１つは、１度の焼結で基板本体
１、カバーコート１５及び、接合用電極１４を形成する
ことができることである。
着し、全体を焼結して得られた回路基板の一部断面図で
ある。本発明の効果の１つは、１度の焼結で基板本体
１、カバーコート１５及び、接合用電極１４を形成する
ことができることである。
【００２１】図４は、上記入出力ピン接合電極を持つガ
ラスセラミック基板１に、ろう材２を用いて入出力ピン
３を接合した一部断面図である。本実施例ではろう材２
としてＡｕ−２０ｍａｓｓ％Ｓｎ共晶合金を用いたが、
他の組成のＡｕ−Ｓｎ合金、他のろう材Ａｕ−Ｇｅ合
金、Ｓｎ、Ｓｎ−Ａｇ合金，Ｓｎ−Ｐｂ合金，Ｓｎ−Ｓ
ｂ合金を用いてもよい。本実施例では、入出力ピンはＣ
ｕ合金にＮｉ、Ａｕめっきを施したものを用いたが、他
の材料、例えばコバール、４２アロイに，Ｎｉ、Ａｕめ
っきを施したものを用いてもよい。またこれらの合金に
Ａｕめっきのみを施したもの、もしくはめっきを施さな
いものを用いてもよい。ピン３の形状は図４に示すとお
りで、ピンヘッド径３００〜１０００ミクロン、ピンヘ
ッド厚５０〜３００ミクロン、ピン径１５０〜５００ミ
クロンのものを用いたが、本発明はこの形状、寸法に限
定するものではない。本実施例においては接合はピン側
にろう材を供給し、カーボン製のピン位置決め治具を用
いてセラミック基板上にピンを位置決めし、水素窒素還
元雰囲気炉（最高温度３２０℃、融点以上保持時間１７
分）でリフロすることにより行ったが、これに限らず任
意の接合方法、条件を用いてよい。
ラスセラミック基板１に、ろう材２を用いて入出力ピン
３を接合した一部断面図である。本実施例ではろう材２
としてＡｕ−２０ｍａｓｓ％Ｓｎ共晶合金を用いたが、
他の組成のＡｕ−Ｓｎ合金、他のろう材Ａｕ−Ｇｅ合
金、Ｓｎ、Ｓｎ−Ａｇ合金，Ｓｎ−Ｐｂ合金，Ｓｎ−Ｓ
ｂ合金を用いてもよい。本実施例では、入出力ピンはＣ
ｕ合金にＮｉ、Ａｕめっきを施したものを用いたが、他
の材料、例えばコバール、４２アロイに，Ｎｉ、Ａｕめ
っきを施したものを用いてもよい。またこれらの合金に
Ａｕめっきのみを施したもの、もしくはめっきを施さな
いものを用いてもよい。ピン３の形状は図４に示すとお
りで、ピンヘッド径３００〜１０００ミクロン、ピンヘ
ッド厚５０〜３００ミクロン、ピン径１５０〜５００ミ
クロンのものを用いたが、本発明はこの形状、寸法に限
定するものではない。本実施例においては接合はピン側
にろう材を供給し、カーボン製のピン位置決め治具を用
いてセラミック基板上にピンを位置決めし、水素窒素還
元雰囲気炉（最高温度３２０℃、融点以上保持時間１７
分）でリフロすることにより行ったが、これに限らず任
意の接合方法、条件を用いてよい。
【００２２】本発明の効果である接合強度の確保の効果
を明らかにするために、本実施例の接合電極に入出力ピ
ンを接合した強度と、従来技術であるガラスセラミック
基板にＣｕ導体パッドを焼結により形成し、その上に接
合用反応層としてＮｉめっきを５ミクロン、保護膜とし
てＡｕめっき０．０７ミクロンを施した接合電極に入出
力ピンを接合した強度を比較した。ピンを治具によりチ
ャッキングして引っ張り、そのときの破壊モード及び荷
重のリフロ回数との関係を調べた。図６にその結果を示
す。本実施例に示す電極を用いて接合した場合ではリフ
ロ８回目までモードはピン切れで荷重は１〜８ｋｇｆと
なり、入出力ピン接合においては十分な接合強度を持っ
ている。従来の接合電極を用いて接合した場合ではリフ
ロ１回でモードはピン切れと基板破壊が生じ、荷重は１
〜５ｋｇｆで、リフロ２回以上では、荷重は下がりモー
ドは全て基板破壊を生じた。ろう付けによって発生する
残留応力はろう端部から基板側にかかるが、本発明の接
合電極ではこの応力集中点が靭性、強度が高いＣｕであ
りセラミック基板を破壊しない。一方従来の方法では、
ろう材の端部が、靭性がなく強度の低いガラスセラミッ
クであることと、めっきＮｉの膜応力がろう材の残留応
力に加えてかかるため基板が破壊する。このことから本
発明は、接合強度の確保に対して効果がある。
を明らかにするために、本実施例の接合電極に入出力ピ
ンを接合した強度と、従来技術であるガラスセラミック
基板にＣｕ導体パッドを焼結により形成し、その上に接
合用反応層としてＮｉめっきを５ミクロン、保護膜とし
てＡｕめっき０．０７ミクロンを施した接合電極に入出
力ピンを接合した強度を比較した。ピンを治具によりチ
ャッキングして引っ張り、そのときの破壊モード及び荷
重のリフロ回数との関係を調べた。図６にその結果を示
す。本実施例に示す電極を用いて接合した場合ではリフ
ロ８回目までモードはピン切れで荷重は１〜８ｋｇｆと
なり、入出力ピン接合においては十分な接合強度を持っ
ている。従来の接合電極を用いて接合した場合ではリフ
ロ１回でモードはピン切れと基板破壊が生じ、荷重は１
〜５ｋｇｆで、リフロ２回以上では、荷重は下がりモー
ドは全て基板破壊を生じた。ろう付けによって発生する
残留応力はろう端部から基板側にかかるが、本発明の接
合電極ではこの応力集中点が靭性、強度が高いＣｕであ
りセラミック基板を破壊しない。一方従来の方法では、
ろう材の端部が、靭性がなく強度の低いガラスセラミッ
クであることと、めっきＮｉの膜応力がろう材の残留応
力に加えてかかるため基板が破壊する。このことから本
発明は、接合強度の確保に対して効果がある。
【００２３】本実施例では、入出力ピンの接合に付いて
述べたが、他の電子部品、例えばＬＳＩ、抵抗、コンデ
ンサー等を接合した場合も同様の効果がある。
述べたが、他の電子部品、例えばＬＳＩ、抵抗、コンデ
ンサー等を接合した場合も同様の効果がある。
【００２４】〈実施例２〉図５は、本発明にかかるガラ
スセラミック配線基板の導体印刷後焼結前のグリーンシ
ートの入出力ピン接合パッド側の４層分を示したもので
あり、全層数は電気的特性等により決定される。同グリ
ーンシート１１は、ほうけい酸ガラス、アルミナ、ムラ
イト、を主成分としたガラスセラミックグリーンシート
に、回路構成に必要なスルーホール部を穴空けし、導体
Ｃｕペースト１２、１３、１４を印刷して形成して得ら
れる。この図に示されるように、電極形成用導体Ｃｕパ
ッド１４の径は、所定の電極径よりも大きい。その周囲
にガラスセラミックカバーコート１５を印刷により形成
することにより高強度なＣｕの接合電極を簡単な工程で
形成できる。またこの電極用導体Ｃｕの厚みは、焼結
時、ろう付け時の熱応力を考慮し、ろう付けに必要な最
低限の厚みが良く、焼結後の厚みは３〜３０ミクロンが
望ましい。
スセラミック配線基板の導体印刷後焼結前のグリーンシ
ートの入出力ピン接合パッド側の４層分を示したもので
あり、全層数は電気的特性等により決定される。同グリ
ーンシート１１は、ほうけい酸ガラス、アルミナ、ムラ
イト、を主成分としたガラスセラミックグリーンシート
に、回路構成に必要なスルーホール部を穴空けし、導体
Ｃｕペースト１２、１３、１４を印刷して形成して得ら
れる。この図に示されるように、電極形成用導体Ｃｕパ
ッド１４の径は、所定の電極径よりも大きい。その周囲
にガラスセラミックカバーコート１５を印刷により形成
することにより高強度なＣｕの接合電極を簡単な工程で
形成できる。またこの電極用導体Ｃｕの厚みは、焼結
時、ろう付け時の熱応力を考慮し、ろう付けに必要な最
低限の厚みが良く、焼結後の厚みは３〜３０ミクロンが
望ましい。
【００２５】図２は、上記焼結ガラスセラミック基板
に、表面酸化、腐食防止用の保護膜のＡｕ４をめっきに
より形成したものであり、その膜厚は表面保護が可能な
最低限の厚みで良く、保管状況によって必要膜厚が代わ
るが、０．０５〜４ミクロンが望ましい。また本実施例
ではパターニング等の工程が要らないめっきによりＡｕ
の層を形成したが、これはめっき工程のみに限らず他の
成膜手段、スパッタ、化学的気相成長法、蒸着等で形成
しても良い。
に、表面酸化、腐食防止用の保護膜のＡｕ４をめっきに
より形成したものであり、その膜厚は表面保護が可能な
最低限の厚みで良く、保管状況によって必要膜厚が代わ
るが、０．０５〜４ミクロンが望ましい。また本実施例
ではパターニング等の工程が要らないめっきによりＡｕ
の層を形成したが、これはめっき工程のみに限らず他の
成膜手段、スパッタ、化学的気相成長法、蒸着等で形成
しても良い。
【００２６】図４は、上記入出力ピン接合電極を持つガ
ラスセラミック基板１に、ろう材２を用いて入出力ピン
３を接合した一部断面図である。本実施例で、はろう材
２としてＡｕ−２０ｍａｓｓ％Ｓｎ共晶合金を用いた
が、他の組成のＡｕ−Ｓｎ合金、他のろう材Ａｕ−Ｇｅ
合金、Ｓｎ、Ｓｎ−Ａｇ合金、Ｓｎ−Ｐｂ合金、Ｓｎ−
Ｓｂ合金を用いてもよい。本実施例では、入出力ピンは
Ｃｕ合金にＮｉ、Ａｕめっきを施したものを用いたが、
他の材料、例えばコバール、４２アロイに、Ｎｉ、Ａｕ
めっきを施したものを用いてもよい。またこれらの合金
にＡｕめっきのみを施したもの、もしくはめっきを施さ
ないものを用いてもよい。ピン３の形状は図４に示すと
おりで、ピンヘッド径３００〜１０００ミクロン、ピン
ヘッド厚５０〜３００ミクロン、ピン径１５０〜５００
ミクロンのものを用いたが、本発明はこの形状、寸法に
限定するものではない。本実施例においては接合はピン
側にろう材を供給し、カーボン製のピン位置決め治具を
用いてセラミック基板上にピンを位置決めし、水素窒素
還元雰囲気炉（最高温度３２０℃、融点以上保持時間１
７分）でリフロすることにより行ったが、これに限らず
任意の接合方法、条件を用いてよい。
ラスセラミック基板１に、ろう材２を用いて入出力ピン
３を接合した一部断面図である。本実施例で、はろう材
２としてＡｕ−２０ｍａｓｓ％Ｓｎ共晶合金を用いた
が、他の組成のＡｕ−Ｓｎ合金、他のろう材Ａｕ−Ｇｅ
合金、Ｓｎ、Ｓｎ−Ａｇ合金、Ｓｎ−Ｐｂ合金、Ｓｎ−
Ｓｂ合金を用いてもよい。本実施例では、入出力ピンは
Ｃｕ合金にＮｉ、Ａｕめっきを施したものを用いたが、
他の材料、例えばコバール、４２アロイに、Ｎｉ、Ａｕ
めっきを施したものを用いてもよい。またこれらの合金
にＡｕめっきのみを施したもの、もしくはめっきを施さ
ないものを用いてもよい。ピン３の形状は図４に示すと
おりで、ピンヘッド径３００〜１０００ミクロン、ピン
ヘッド厚５０〜３００ミクロン、ピン径１５０〜５００
ミクロンのものを用いたが、本発明はこの形状、寸法に
限定するものではない。本実施例においては接合はピン
側にろう材を供給し、カーボン製のピン位置決め治具を
用いてセラミック基板上にピンを位置決めし、水素窒素
還元雰囲気炉（最高温度３２０℃、融点以上保持時間１
７分）でリフロすることにより行ったが、これに限らず
任意の接合方法、条件を用いてよい。
【００２７】ここで、この発明による表面保護の効果を
明らかにするため、表面保護膜のある本実施例の接合電
極と、従来技術である表面保護膜が無くＣｕが露出して
いる電極に対するはんだのぬれ性と保管時間の関係を調
べた。ぬれ性の評価は、パッドにろう材を載せリフロし
た後ろう材がぬれ広がった面積のパッドに対する面積百
分率を用いて行った。保管は電子式乾燥保管庫を用い、
１日１回以上扉を開閉して行った。図７にその結果を示
す。本実施例に示す電極では２００日保管後でもろう材
はパッドの全面にぬれ広がったが、従来技術である表面
保護膜が無くＣｕが露出している電極では１００日後か
らぬれ面積が低下する。このことから本発明は、表面保
護に対して効果がある。本実施例では表面保護層として
Ａｕを用いたが、Ａｕの代わりにＰｄ、Ａｇ−Ｐｄ、Ｐ
ｄ合金等を用いても同様の効果が有ることを確認した。
明らかにするため、表面保護膜のある本実施例の接合電
極と、従来技術である表面保護膜が無くＣｕが露出して
いる電極に対するはんだのぬれ性と保管時間の関係を調
べた。ぬれ性の評価は、パッドにろう材を載せリフロし
た後ろう材がぬれ広がった面積のパッドに対する面積百
分率を用いて行った。保管は電子式乾燥保管庫を用い、
１日１回以上扉を開閉して行った。図７にその結果を示
す。本実施例に示す電極では２００日保管後でもろう材
はパッドの全面にぬれ広がったが、従来技術である表面
保護膜が無くＣｕが露出している電極では１００日後か
らぬれ面積が低下する。このことから本発明は、表面保
護に対して効果がある。本実施例では表面保護層として
Ａｕを用いたが、Ａｕの代わりにＰｄ、Ａｇ−Ｐｄ、Ｐ
ｄ合金等を用いても同様の効果が有ることを確認した。
【００２８】次にもう１つの効果である接合強度の確保
の効果を明らかにするために、本実施例の接合電極に入
出力ピンを接合した強度と、従来技術であるガラスセラ
ミック基板にＣｕ導体パッドを焼結により形成し、その
上に接合用反応層としてＮｉめっきを５ミクロン、保護
膜としてＡｕめっき０．０７ミクロンを施した接合電極
に入出力ピンを接合した強度を比較した。ピンを治具に
よりチャッキングして引っ張り、そのときの破壊モード
及び荷重のリフロ回数との関係を調べた。図８にその結
果を示す。本実施例に示す電極を用いて接合した場合で
はリフロ８回目までモードはピン切れで荷重は１〜８ｋ
ｇｆとなり、入出力ピン接合においては十分な接合強度
を持っている。従来の接合電極を用いて接合した場合で
はリフロ１回でモードはピン切れと基板破壊が生じ、荷
重は１〜５ｋｇｆで、リフロ２回以上では、荷重は下が
りモードは全て基板破壊を生じた。ろう付けによって発
生する残留応力はろう端部から基板側にかかるが、本発
明の接合電極ではこの応力集中点が靭性、強度が高いＣ
ｕでありセラミック基板を破壊しない。一方従来の方法
では、ろう材の端部が、靭性がなく強度の低いガラスセ
ラミックであることと、めっきＮｉの膜応力がろう材の
残留応力に加えてかかるため基板が破壊する。このこと
から本発明は、接合強度の確保に対して効果がある。
の効果を明らかにするために、本実施例の接合電極に入
出力ピンを接合した強度と、従来技術であるガラスセラ
ミック基板にＣｕ導体パッドを焼結により形成し、その
上に接合用反応層としてＮｉめっきを５ミクロン、保護
膜としてＡｕめっき０．０７ミクロンを施した接合電極
に入出力ピンを接合した強度を比較した。ピンを治具に
よりチャッキングして引っ張り、そのときの破壊モード
及び荷重のリフロ回数との関係を調べた。図８にその結
果を示す。本実施例に示す電極を用いて接合した場合で
はリフロ８回目までモードはピン切れで荷重は１〜８ｋ
ｇｆとなり、入出力ピン接合においては十分な接合強度
を持っている。従来の接合電極を用いて接合した場合で
はリフロ１回でモードはピン切れと基板破壊が生じ、荷
重は１〜５ｋｇｆで、リフロ２回以上では、荷重は下が
りモードは全て基板破壊を生じた。ろう付けによって発
生する残留応力はろう端部から基板側にかかるが、本発
明の接合電極ではこの応力集中点が靭性、強度が高いＣ
ｕでありセラミック基板を破壊しない。一方従来の方法
では、ろう材の端部が、靭性がなく強度の低いガラスセ
ラミックであることと、めっきＮｉの膜応力がろう材の
残留応力に加えてかかるため基板が破壊する。このこと
から本発明は、接合強度の確保に対して効果がある。
【００２９】本実施例では、入出力ピンの接合に付いて
述べたが、他の電子部品、例えばＬＳＩ、抵抗、コンデ
ンサー等を接合した場合も同様の効果がある。
述べたが、他の電子部品、例えばＬＳＩ、抵抗、コンデ
ンサー等を接合した場合も同様の効果がある。
【００３０】〈実施例３〉図５は、本発明にかかるガラ
スセラミック配線基板の導体印刷後焼結前のグリーンシ
ートの入出力ピン接合パッド側の４層分を示したもので
あり、全層数は電気的特性等により決定される。同グリ
ーンシート１１は、ほうけい酸ガラス、アルミナ、ムラ
イト、を主成分としたガラスセラミックグリーンシート
に、回路構成に必要なスルーホール部を穴空けし，導体
Ｃｕペースト１２，１３，１４を印刷して形成して得ら
れる。この図に示されるように、電極形成用導体Ｃｕパ
ッド１４の径は、所定の電極径よりも大きい。その周囲
にガラスセラミックカバーコート１５を印刷により形成
することにより高強度なＣｕの接合電極を簡単な工程で
形成できる。またこの電極用導体Ｃｕの厚みは、焼結
時、ろう付け時の熱応力を考慮し、ろう付けに必要な最
低限の厚みが良く、焼結後の厚みは３〜３０ミクロンが
望ましい。
スセラミック配線基板の導体印刷後焼結前のグリーンシ
ートの入出力ピン接合パッド側の４層分を示したもので
あり、全層数は電気的特性等により決定される。同グリ
ーンシート１１は、ほうけい酸ガラス、アルミナ、ムラ
イト、を主成分としたガラスセラミックグリーンシート
に、回路構成に必要なスルーホール部を穴空けし，導体
Ｃｕペースト１２，１３，１４を印刷して形成して得ら
れる。この図に示されるように、電極形成用導体Ｃｕパ
ッド１４の径は、所定の電極径よりも大きい。その周囲
にガラスセラミックカバーコート１５を印刷により形成
することにより高強度なＣｕの接合電極を簡単な工程で
形成できる。またこの電極用導体Ｃｕの厚みは、焼結
時、ろう付け時の熱応力を考慮し、ろう付けに必要な最
低限の厚みが良く、焼結後の厚みは３〜３０ミクロンが
望ましい。
【００３１】図３は、上記焼結ガラスセラミック基板
に、表面酸化、腐食防止用の保護膜のＮｉ−Ａｕ積層膜
５をめっきにより形成したものであり、その膜厚はリフ
ロによりはんだと反応してＮｉを消失させるため，表面
保護が可能な最低限の厚みで良く、リフロ条件、保管状
況によって必要膜厚が代わるが、０．０５〜４ミクロン
が望ましい。また本実施例ではパターニング等の工程が
要らないめっきによりＡｕの層を形成したが、これはめ
っき工程のみに限らず他の成膜手段、スパッタ、化学的
気相成長法、蒸着等で形成しても良い。
に、表面酸化、腐食防止用の保護膜のＮｉ−Ａｕ積層膜
５をめっきにより形成したものであり、その膜厚はリフ
ロによりはんだと反応してＮｉを消失させるため，表面
保護が可能な最低限の厚みで良く、リフロ条件、保管状
況によって必要膜厚が代わるが、０．０５〜４ミクロン
が望ましい。また本実施例ではパターニング等の工程が
要らないめっきによりＡｕの層を形成したが、これはめ
っき工程のみに限らず他の成膜手段、スパッタ、化学的
気相成長法、蒸着等で形成しても良い。
【００３２】図４は、上記入出力ピン接合電極を持つガ
ラスセラミック基板１に、ろう材２を用いて入出力ピン
３を接合した一部断面図である。本実施例で、はろう材
２としてＡｕ−２０ｍａｓｓ％Ｓｎ共晶合金を用いた
が、他の組成のＡｕ−Ｓｎ合金、他のろう材Ａｕ−Ｇｅ
合金、Ｓｎ、Ｓｎ−Ａｇ合金、Ｓｎ−Ｐｂ合金、Ｓｎ−
Ｓｂ合金を用いてもよい。本実施例では、入出力ピンは
Ｃｕ合金にＮｉ、Ａｕめっきを施したものを用いたが、
他の材料、例えばコバール、４２アロイに、Ｎｉ、Ａｕ
めっきを施したものを用いてもよい。またこれらの合金
にＡｕめっきのみを施したもの、もしくはめっきを施さ
ないものを用いてもよい。ピン３の形状は図４に示すと
おりで、ピンヘッド径３００〜１０００ミクロン、ピン
ヘッド厚５０〜３００ミクロン、ピン径１５０〜５００
ミクロンのものを用いたが、本発明はこの形状、寸法に
限定するものではない。本実施例においては接合はピン
側にろう材を供給し、カーボン製のピン位置決め治具を
用いてセラミック基板上にピンを位置決めし、水素窒素
還元雰囲気炉（最高温度３２０℃、融点以上保持時間１
７分）でリフロすることにより行ったが、これに限らず
任意の接合方法、条件を用いてよい。
ラスセラミック基板１に、ろう材２を用いて入出力ピン
３を接合した一部断面図である。本実施例で、はろう材
２としてＡｕ−２０ｍａｓｓ％Ｓｎ共晶合金を用いた
が、他の組成のＡｕ−Ｓｎ合金、他のろう材Ａｕ−Ｇｅ
合金、Ｓｎ、Ｓｎ−Ａｇ合金、Ｓｎ−Ｐｂ合金、Ｓｎ−
Ｓｂ合金を用いてもよい。本実施例では、入出力ピンは
Ｃｕ合金にＮｉ、Ａｕめっきを施したものを用いたが、
他の材料、例えばコバール、４２アロイに、Ｎｉ、Ａｕ
めっきを施したものを用いてもよい。またこれらの合金
にＡｕめっきのみを施したもの、もしくはめっきを施さ
ないものを用いてもよい。ピン３の形状は図４に示すと
おりで、ピンヘッド径３００〜１０００ミクロン、ピン
ヘッド厚５０〜３００ミクロン、ピン径１５０〜５００
ミクロンのものを用いたが、本発明はこの形状、寸法に
限定するものではない。本実施例においては接合はピン
側にろう材を供給し、カーボン製のピン位置決め治具を
用いてセラミック基板上にピンを位置決めし、水素窒素
還元雰囲気炉（最高温度３２０℃、融点以上保持時間１
７分）でリフロすることにより行ったが、これに限らず
任意の接合方法、条件を用いてよい。
【００３３】ここで、この発明による表面保護の効果を
明らかにするため、表面保護膜のある本実施例の接合電
極と、従来技術である表面保護膜が無くＣｕが露出して
いる電極に対するはんだのぬれ性と保管時間の関係を調
べた。ぬれ性の評価は、パッドにろう材を載せリフロし
た後ろう材がぬれ広がった面積のパッドに対する面積百
分率を用いて行った。保管は電子式乾燥保管庫を用い、
１日１回以上扉を開閉して行った。図９にその結果を示
す。本実施例に示す電極では２００日保管後でもろう材
はパッドの全面にぬれ広がったが、従来技術である表面
保護膜が無くＣｕが露出している電極では１００日後か
らぬれ面積が低下する。このことから本発明は、表面保
護に対して効果がある。本実施例では表面保護層として
Ａｕを用いたが、Ａｕの代わりにＰｄ、Ａｇ−Ｐｄ、Ｐ
ｄ合金等を用いても同様の効果が有ることを確認した。
明らかにするため、表面保護膜のある本実施例の接合電
極と、従来技術である表面保護膜が無くＣｕが露出して
いる電極に対するはんだのぬれ性と保管時間の関係を調
べた。ぬれ性の評価は、パッドにろう材を載せリフロし
た後ろう材がぬれ広がった面積のパッドに対する面積百
分率を用いて行った。保管は電子式乾燥保管庫を用い、
１日１回以上扉を開閉して行った。図９にその結果を示
す。本実施例に示す電極では２００日保管後でもろう材
はパッドの全面にぬれ広がったが、従来技術である表面
保護膜が無くＣｕが露出している電極では１００日後か
らぬれ面積が低下する。このことから本発明は、表面保
護に対して効果がある。本実施例では表面保護層として
Ａｕを用いたが、Ａｕの代わりにＰｄ、Ａｇ−Ｐｄ、Ｐ
ｄ合金等を用いても同様の効果が有ることを確認した。
【００３４】次にもう１つの効果である接合強度の確保
の効果を明らかにするために、本実施例の接合電極に入
出力ピンを接合した強度と、従来技術であるガラスセラ
ミック基板にＣｕ導体パッドを焼結により形成し、その
上に接合用反応層としてＮｉめっきを５ミクロン、保護
膜としてＡｕめっき０．０７ミクロンを施した接合電極
に入出力ピンを接合した強度を比較した。ピンを治具に
よりチャッキングして引っ張り、そのときの破壊モード
及び荷重のリフロ回数との関係を調べた。図１０にその
結果を示す。本実施例に示す電極を用いて接合した場合
ではリフロ８回目までモードはピン切れで荷重は１〜８
ｋｇｆとなり、入出力ピン接合においては十分な接合強
度を持っている。従来の接合電極を用いて接合した場合
ではリフロ１回でモードはピン切れと基板破壊が生じ，
荷重は１〜５ｋｇｆで、リフロ２回以上では、荷重は下
がりモードは全て基板破壊を生じた。ろう付けによって
発生する残留応力はろう端部から基板側にかかるが，本
発明の接合電極ではこの応力集中点が靭性、強度が高い
Ｃｕでありセラミック基板を破壊しない。一方従来の方
法では、ろう材の端部が、靭性がなく強度の低いガラス
セラミックであることと、めっきＮｉの膜応力がろう材
の残留応力に加えてかかるため基板が破壊する。このこ
とから本発明は、接合強度の確保に対して効果がある。
の効果を明らかにするために、本実施例の接合電極に入
出力ピンを接合した強度と、従来技術であるガラスセラ
ミック基板にＣｕ導体パッドを焼結により形成し、その
上に接合用反応層としてＮｉめっきを５ミクロン、保護
膜としてＡｕめっき０．０７ミクロンを施した接合電極
に入出力ピンを接合した強度を比較した。ピンを治具に
よりチャッキングして引っ張り、そのときの破壊モード
及び荷重のリフロ回数との関係を調べた。図１０にその
結果を示す。本実施例に示す電極を用いて接合した場合
ではリフロ８回目までモードはピン切れで荷重は１〜８
ｋｇｆとなり、入出力ピン接合においては十分な接合強
度を持っている。従来の接合電極を用いて接合した場合
ではリフロ１回でモードはピン切れと基板破壊が生じ，
荷重は１〜５ｋｇｆで、リフロ２回以上では、荷重は下
がりモードは全て基板破壊を生じた。ろう付けによって
発生する残留応力はろう端部から基板側にかかるが，本
発明の接合電極ではこの応力集中点が靭性、強度が高い
Ｃｕでありセラミック基板を破壊しない。一方従来の方
法では、ろう材の端部が、靭性がなく強度の低いガラス
セラミックであることと、めっきＮｉの膜応力がろう材
の残留応力に加えてかかるため基板が破壊する。このこ
とから本発明は、接合強度の確保に対して効果がある。
【００３５】本実施例では、入出力ピンの接合に付いて
述べたが、他の電子部品、例えばＬＳＩ、抵抗、コンデ
ンサー等を接合した場合も同様の効果がある。
述べたが、他の電子部品、例えばＬＳＩ、抵抗、コンデ
ンサー等を接合した場合も同様の効果がある。
【００３６】
【発明の効果】本発明によれば、基板材料にセラミック
特にガラスセラミックを用い、配線導体及び接合用電極
にＣｕもしくはＣｕ合金を用いた電子回路装置におい
て、ぬれ性や接合強度等の接合特性の大幅な向上と、製
造工程の大幅な短縮ができる。
特にガラスセラミックを用い、配線導体及び接合用電極
にＣｕもしくはＣｕ合金を用いた電子回路装置におい
て、ぬれ性や接合強度等の接合特性の大幅な向上と、製
造工程の大幅な短縮ができる。
【図１】本発明による入出力ピン接合電極を有する電子
回路基板の焼結後の一部断面図。
回路基板の焼結後の一部断面図。
【図２】本発明による入出力ピン接合電極を有する電子
回路基板の一部断面図。
回路基板の一部断面図。
【図３】本発明による入出力ピン接合電極を有する電子
回路基板の一部断面図。
回路基板の一部断面図。
【図４】本発明による入出力ピン接合電極に入出力ピン
をろう付けした電子回路基板の一部断面図。
をろう付けした電子回路基板の一部断面図。
【図５】本発明による入出力ピン接合電極を有する電子
回路基板の導体印刷後，焼結前グリーンシートの一部断
面図。
回路基板の導体印刷後，焼結前グリーンシートの一部断
面図。
【図６】ろう付け後の接合強度評価を行った結果であ
る。
る。
【図７】接合電極のぬれ性を評価を行った結果である。
【図８】ろう付け後の接合強度評価を行った結果であ
る。
る。
【図９】接合電極のぬれ性を評価を行った結果である。
【図１０】ろう付け後の接合強度評価を行った結果であ
る。
る。
１…電子回路基板、２…ろう材、３…入出力ピン、４…
表面保護膜、５…表面保護膜、１１…ガラスセラミッ
ク、１２…スルーホール、１３…導体パターン、１４…
接合用電極導体、１５…カバーコート。
表面保護膜、５…表面保護膜、１１…ガラスセラミッ
ク、１２…スルーホール、１３…導体パターン、１４…
接合用電極導体、１５…カバーコート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 隆史 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 岡本 正英 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 小林 二三幸 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 太田 敏彦 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 田中 稔 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内
Claims (9)
- 【請求項１】Ｃｕ導体とセラミックを同時焼結して形成
した配線基板を有する電子回路装置において、Ｃｕ導体
に直接電子回路部品をろう付けしたことを特徴とする電
子回路装置。 - 【請求項２】前記第１項記載のろう材が、Ａｕ−Ｇｅ合
金，Ａｕ−Ｓｎ合金，Ｓｎ，Ｓｎ−Ａｇ合金，Ｓｎ−Ｐ
ｂ合金，Ｓｎ−Ｓｂ合金であることを特徴とする電子回
路装置。 - 【請求項３】前記第１項記載のセラミックが１０００℃
以下の焼結が可能な、ほうけい酸ガラス、アルミナ、ム
ライトを主成分としたガラスセラミックであることを特
徴とする電子回路装置。 - 【請求項４】前記第１項記載のＣｕが、純Ｃｕ、Ｃｕ−
Ｔｉ合金、Ｃｕ−Ｚｒ合金、Ｃｕ−Ａｌ合金、であるこ
とを特徴とする電子回路装置。 - 【請求項５】前記第１項記載の配線基板において、表面
電極にＡｕを表面保護膜として形成したことを特徴とす
る電子回路装置。 - 【請求項６】前記第１項記載の配線基板において、表面
電極にＮｉ、Ａｕの積層膜を表面保護膜として形成した
ことを特徴とする電子回路装置。 - 【請求項７】前記第１項記載のろう材が、Ａｕ−Ｇｅ合
金、Ａｕ−Ｓｎ合金であり、セラミックが１０００℃以
下の焼結が可能な、ほうけい酸ガラス、アルミナ、ムラ
イトを主成分としたガラスセラミックであり、Ｃｕが、
純Ｃｕ、Ｃｕ−Ｔｉ合金、Ｃｕ−Ｚｒ合金、Ｃｕ−Ａｌ
合金であることを特徴とする電子回路装置。 - 【請求項８】前記第７項記載の配線基板において、表面
電極にＡｕを表面保護膜として形成したことを特徴とす
る電子回路装置。 - 【請求項９】前記第７項記載の配線基板において、表面
電極にＮｉ，Ａｕの積層膜を表面保護膜として形成した
ことを特徴とする電子回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260000A JPH08125341A (ja) | 1994-10-25 | 1994-10-25 | 電子回路装置 |
| US08/546,795 US5731066A (en) | 1994-10-25 | 1995-10-23 | Electronic circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260000A JPH08125341A (ja) | 1994-10-25 | 1994-10-25 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08125341A true JPH08125341A (ja) | 1996-05-17 |
Family
ID=17341910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260000A Pending JPH08125341A (ja) | 1994-10-25 | 1994-10-25 | 電子回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5731066A (ja) |
| JP (1) | JPH08125341A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191102A (ja) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | 配線基板並びにその製造方法 |
| JP2007250564A (ja) * | 2006-03-13 | 2007-09-27 | Mitsubishi Electric Corp | セラミック回路モジュールおよびその製造方法 |
| US7388296B2 (en) | 2005-06-09 | 2008-06-17 | Ngk Spark Plug Co., Ltd. | Wiring substrate and bonding pad composition |
| JP2009188281A (ja) * | 2008-02-08 | 2009-08-20 | Hitachi Ltd | Ｃｕ系配線用材料およびそれを用いた電子部品 |
| JP2010192547A (ja) * | 2009-02-16 | 2010-09-02 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
| WO2010116746A1 (ja) * | 2009-04-10 | 2010-10-14 | 株式会社日立製作所 | Ｃｕ－Ａｌ－Ｃｏ系合金の電極・配線を具備した電子部品 |
| WO2012157436A1 (ja) * | 2011-05-16 | 2012-11-22 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6323549B1 (en) | 1996-08-29 | 2001-11-27 | L. Pierre deRochemont | Ceramic composite wiring structures for semiconductor devices and method of manufacture |
| JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
| JP3167296B2 (ja) * | 1998-07-31 | 2001-05-21 | 日本特殊陶業株式会社 | 樹脂製配線基板 |
| EP1129480A1 (en) * | 1998-10-05 | 2001-09-05 | Kulicke & Soffa Investments, Inc | Semiconductor copper bond pad surface protection |
| JP3160583B2 (ja) * | 1999-01-27 | 2001-04-25 | 日本特殊陶業株式会社 | 樹脂製基板 |
| US6284079B1 (en) * | 1999-03-03 | 2001-09-04 | International Business Machines Corporation | Method and structure to reduce low force pin pull failures in ceramic substrates |
| US6543674B2 (en) | 2001-02-06 | 2003-04-08 | Fujitsu Limited | Multilayer interconnection and method |
| US8163596B2 (en) * | 2009-03-24 | 2012-04-24 | General Electric Company | Stackable electronic package and method of making same |
| KR101214734B1 (ko) * | 2011-08-05 | 2012-12-21 | 삼성전기주식회사 | 박막 전극 세라믹 기판 및 이의 제조방법 |
| EP2926940B1 (en) * | 2012-11-30 | 2020-10-28 | Senju Metal Industry Co., Ltd | A pair of bonded electrodes and method for bonding two electrodes in an electronic component |
| US20140225231A1 (en) * | 2013-02-12 | 2014-08-14 | International Business Machines Corporation | Modulating bow of thin wafers |
| JP6298174B2 (ja) * | 2014-10-29 | 2018-03-20 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
| JP6555417B2 (ja) * | 2016-05-19 | 2019-08-07 | 株式会社村田製作所 | 多層基板及び多層基板の製造方法 |
| JP7131628B2 (ja) * | 2018-11-08 | 2022-09-06 | 株式会社村田製作所 | セラミック電子部品 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60254697A (ja) * | 1984-05-31 | 1985-12-16 | 富士通株式会社 | 多層セラミック回路基板および製法 |
| JPS62108593A (ja) * | 1985-11-06 | 1987-05-19 | 日本電気株式会社 | 多層配線基板 |
| US4879156A (en) * | 1986-05-02 | 1989-11-07 | International Business Machines Corporation | Multilayered ceramic substrate having solid non-porous metal conductors |
| US4861646A (en) * | 1987-08-13 | 1989-08-29 | Ceramics Process Systems Corp. | Co-fired metal-ceramic package |
| JPH0728128B2 (ja) * | 1988-03-11 | 1995-03-29 | 松下電器産業株式会社 | セラミック多層配線基板とその製造方法 |
| JPH0357178A (ja) * | 1989-07-26 | 1991-03-12 | Matsushita Electric Works Ltd | セラミックス配線基板へのピン接合方法 |
| JPH0693538B2 (ja) * | 1989-11-25 | 1994-11-16 | 松下電工株式会社 | セラミック配線回路板およびその製造方法 |
| JP3143467B2 (ja) * | 1990-10-03 | 2001-03-07 | 日本ケミコン株式会社 | セラミック多層基板およびその製造方法 |
| JPH04164358A (ja) * | 1990-10-29 | 1992-06-10 | Nec Corp | 入出力ピン付き厚膜印刷基板 |
| JP3236654B2 (ja) * | 1992-03-31 | 2001-12-10 | マツダ株式会社 | 機械式過給機付エンジン |
-
1994
- 1994-10-25 JP JP6260000A patent/JPH08125341A/ja active Pending
-
1995
- 1995-10-23 US US08/546,795 patent/US5731066A/en not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4610185B2 (ja) * | 2003-12-24 | 2011-01-12 | 京セラ株式会社 | 配線基板並びにその製造方法 |
| JP2005191102A (ja) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | 配線基板並びにその製造方法 |
| US7388296B2 (en) | 2005-06-09 | 2008-06-17 | Ngk Spark Plug Co., Ltd. | Wiring substrate and bonding pad composition |
| JP2007250564A (ja) * | 2006-03-13 | 2007-09-27 | Mitsubishi Electric Corp | セラミック回路モジュールおよびその製造方法 |
| JP2009188281A (ja) * | 2008-02-08 | 2009-08-20 | Hitachi Ltd | Ｃｕ系配線用材料およびそれを用いた電子部品 |
| JP4709238B2 (ja) * | 2008-02-08 | 2011-06-22 | 株式会社日立製作所 | Ｃｕ系配線用材料およびそれを用いた電子部品 |
| JP2010192547A (ja) * | 2009-02-16 | 2010-09-02 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
| WO2010116746A1 (ja) * | 2009-04-10 | 2010-10-14 | 株式会社日立製作所 | Ｃｕ－Ａｌ－Ｃｏ系合金の電極・配線を具備した電子部品 |
| JP5474936B2 (ja) * | 2009-04-10 | 2014-04-16 | 株式会社日立製作所 | Ｃｕ−Ａｌ−Ｃｏ系合金の電極・配線を具備した電子部品及びＣｕ−Ａｌ−Ｃｏ系合金の電極・配線用材料ならびにそれを用いた電極・配線用ペースト材料 |
| US8790549B2 (en) | 2009-04-10 | 2014-07-29 | Hitachi, Ltd. | Electronic component provided with Cu—Al—Co-based alloy electrode or wiring |
| WO2012157436A1 (ja) * | 2011-05-16 | 2012-11-22 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| JP5708798B2 (ja) * | 2011-05-16 | 2015-04-30 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
| US10178774B2 (en) | 2011-05-16 | 2019-01-08 | Murata Manufacturing Co., Ltd. | Ceramic electronic component and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US5731066A (en) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08125341A (ja) | 電子回路装置 | |
| US5897724A (en) | Method of producing a hybrid integrated circuit | |
| US5252519A (en) | Multilayered ceramic substrate and method of manufacturing the same | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JP3161815B2 (ja) | セラミックスと金属の接合用ロウ材及びその接合方法 | |
| EP0355965A2 (en) | A method of achieving selective inhibition and control of adhesion in thick-film conductors | |
| JP2589492B2 (ja) | セラミックス回路基板 | |
| JPS60198761A (ja) | ろう付け方法 | |
| JPH10139560A (ja) | セラミック基板 | |
| JP3723350B2 (ja) | 配線基板およびその製造方法 | |
| JPH11126797A (ja) | 配線基板の接続構造 | |
| JPH10139559A (ja) | ガラスセラミック基板及びその製造方法 | |
| JP2817873B2 (ja) | 混成集積回路基板及びその製造方法 | |
| JP3134234B2 (ja) | メタライズ基板及びその製造方法 | |
| JP3622160B2 (ja) | セラミック基板およびその製造方法 | |
| JPS6318356B2 (ja) | ||
| JP2596227B2 (ja) | セラミック多層配線基板 | |
| JPH0760882B2 (ja) | ろう付け方法 | |
| JPH09270479A (ja) | セラミック配線基板 | |
| JPH0864925A (ja) | チップ型電子部品及びその実装方法 | |
| JPH011268A (ja) | セラミックス回路基板 | |
| JPH0290551A (ja) | セラミックパッケージの製法 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JPH0713231Y2 (ja) | 集積回路パッケージ | |
| JPS6136962A (ja) | 電子回路パツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050510 |