JP3143467B2 - セラミック多層基板およびその製造方法 - Google Patents
セラミック多層基板およびその製造方法Info
- Publication number
- JP3143467B2 JP3143467B2 JP26373790A JP26373790A JP3143467B2 JP 3143467 B2 JP3143467 B2 JP 3143467B2 JP 26373790 A JP26373790 A JP 26373790A JP 26373790 A JP26373790 A JP 26373790A JP 3143467 B2 JP3143467 B2 JP 3143467B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- multilayer substrate
- ceramic
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、セラミック多層基板に端子ピンを立設する
製造方法の改良、およびこの方法によって製造されるセ
ラミック多層基板に関する。
製造方法の改良、およびこの方法によって製造されるセ
ラミック多層基板に関する。
［従来の技術］ 近年の電子回路の小型化・高密度化に対応して、セラ
ミック基板の多層化が進められているが、この目的によ
り適切に適合するものとして、近年では特に低温焼成基
板が注目されている。
ミック基板の多層化が進められているが、この目的によ
り適切に適合するものとして、近年では特に低温焼成基
板が注目されている。
従来の基板材料としては、熱放散、熱膨脹係数、寸法
安定性等の観点から優れた特性を有するアルミナ多層基
板が重要な位置を占めていた。しかしながら、アルミナ
の合成条件としては一般に1500℃以上の高温を必要とす
るため、導体材料としては耐熱性金属であるMoやＷ等に
使用範囲が限定されていた。また、高温焼成に耐える必
要があるため、抵抗体材料等についても一定の制約が余
儀なくされていた。
安定性等の観点から優れた特性を有するアルミナ多層基
板が重要な位置を占めていた。しかしながら、アルミナ
の合成条件としては一般に1500℃以上の高温を必要とす
るため、導体材料としては耐熱性金属であるMoやＷ等に
使用範囲が限定されていた。また、高温焼成に耐える必
要があるため、抵抗体材料等についても一定の制約が余
儀なくされていた。
このようなアルミナ多層基板の問題点を克服し、導体
材料、抵抗体材料等の電子部品の使用範囲拡大を図るべ
く、焼成温度が一般に900℃程度と低くても十分な品質
の基板を作製し得る材料の開発が行われ、この結果近年
では、700℃以下〜1000℃程度でも焼成できるガラス粉
末等のような幾種かの材料を用いることにより、例えば
多層配線基板として基板と導体ペーストとを同時に焼成
できる低温焼成基板が実用化されている。一般に低温焼
成基板は、導体のスクリーン印刷が可能であり、高伝導
度を有し、高周波特性に優れる等の利点を有する。
材料、抵抗体材料等の電子部品の使用範囲拡大を図るべ
く、焼成温度が一般に900℃程度と低くても十分な品質
の基板を作製し得る材料の開発が行われ、この結果近年
では、700℃以下〜1000℃程度でも焼成できるガラス粉
末等のような幾種かの材料を用いることにより、例えば
多層配線基板として基板と導体ペーストとを同時に焼成
できる低温焼成基板が実用化されている。一般に低温焼
成基板は、導体のスクリーン印刷が可能であり、高伝導
度を有し、高周波特性に優れる等の利点を有する。
このような低温焼成基板を使用することにより、導体
材料や抵抗体材料の使用範囲が拡大され、より高性能の
基板を提供することができるため、これと共に基板の用
途も更に拡大し、より高密度化が求められる混成集積回
路（ハイブリッドIC）等にも低温焼成基板が広く使用さ
れるに至っている。
材料や抵抗体材料の使用範囲が拡大され、より高性能の
基板を提供することができるため、これと共に基板の用
途も更に拡大し、より高密度化が求められる混成集積回
路（ハイブリッドIC）等にも低温焼成基板が広く使用さ
れるに至っている。
一般にセラミック基板上には、外部との電気的な接続
を得るための端子ピンが所定の位置に立設されるが、従
来よりセラミック基板として多用されているものは、前
記したように酸化アルミニウムからなるアルミナ基板で
あり、アルミナ基板の焼成は1500〜1600℃の高温で行わ
れるため、焼成前のグリーンシートの段階で、ピンを所
定の位置に予め取り付けておくことはできなかった。
を得るための端子ピンが所定の位置に立設されるが、従
来よりセラミック基板として多用されているものは、前
記したように酸化アルミニウムからなるアルミナ基板で
あり、アルミナ基板の焼成は1500〜1600℃の高温で行わ
れるため、焼成前のグリーンシートの段階で、ピンを所
定の位置に予め取り付けておくことはできなかった。
従来の製造方法においては、第２図に示すように、焼
結時にアルミナ基板30の表面に形成したＷ、Mo等の高融
点材の導体パターン32にNiメッキ34を施し、ここにAg/C
u合金等のろう付け剤36を塗布した端子ピン38を配置し
て、ろう付けにより立設していた。このため、端子ピン
38の折り曲げや引張り等の機械的強度が十分ではなかっ
た。また、ピンの配置作業の際には、基板が焼成により
収縮し所定の接続位置が変動するため、端子ピン毎に位
置決めを行わなければならない等、工程が煩雑でもあっ
た。
結時にアルミナ基板30の表面に形成したＷ、Mo等の高融
点材の導体パターン32にNiメッキ34を施し、ここにAg/C
u合金等のろう付け剤36を塗布した端子ピン38を配置し
て、ろう付けにより立設していた。このため、端子ピン
38の折り曲げや引張り等の機械的強度が十分ではなかっ
た。また、ピンの配置作業の際には、基板が焼成により
収縮し所定の接続位置が変動するため、端子ピン毎に位
置決めを行わなければならない等、工程が煩雑でもあっ
た。
このような問題点の解決を図るべく、本出願人は先に
特願平２−194056号として、ガラスセラミック材からな
る低温焼成用セラミックから構成した多層または単層の
グリーンシートの所定位置に棒状のピンを立設し、その
後低温で焼成を行うことを特徴とする低温焼成回路基板
の製造方法を提案した。しかしながら、このようにして
製造した回路基板の場合であっても、グリーンシートの
焼成後に特定の位置に端子ピンを立設する必要がある場
合が生じた。
特願平２−194056号として、ガラスセラミック材からな
る低温焼成用セラミックから構成した多層または単層の
グリーンシートの所定位置に棒状のピンを立設し、その
後低温で焼成を行うことを特徴とする低温焼成回路基板
の製造方法を提案した。しかしながら、このようにして
製造した回路基板の場合であっても、グリーンシートの
焼成後に特定の位置に端子ピンを立設する必要がある場
合が生じた。
例えば、導体パターンの種類によっては、特定の位置
に端子ピンを立設する場合としない場合により２種類以
上の製品とする場合がある。このような場合は、焼成前
にその位置には端子ピンを立設せず、焼成後にその位置
のみに端子ピンを立設するものとしないものを製造すれ
ば、最終工程を変えるだけで２種類以上の製品を製造す
ることができる。
に端子ピンを立設する場合としない場合により２種類以
上の製品とする場合がある。このような場合は、焼成前
にその位置には端子ピンを立設せず、焼成後にその位置
のみに端子ピンを立設するものとしないものを製造すれ
ば、最終工程を変えるだけで２種類以上の製品を製造す
ることができる。
焼成後に端子ピンを立設する場合、通常はNiメッキを
施した後にAg/Cu等のろう付け剤により42アロイのピン
を接合するが、このメッキ工程を省略することができれ
ば製造効率を更に上げることができると考えられる。し
かしながら、従来の導体、特に高温焼成において用いら
れるＷ、Mo等の高融点材の導体に対して直接端子ピンの
接着を行っても、接着強度がとれないという問題があっ
た。また、導体に対して直接端子ピンを接着することが
できれば、低温焼成回路基板に限らず、従来のアルミナ
基板のような高温で焼成するものであっても、その製造
効率の向上を図ることができると考えられる。
施した後にAg/Cu等のろう付け剤により42アロイのピン
を接合するが、このメッキ工程を省略することができれ
ば製造効率を更に上げることができると考えられる。し
かしながら、従来の導体、特に高温焼成において用いら
れるＷ、Mo等の高融点材の導体に対して直接端子ピンの
接着を行っても、接着強度がとれないという問題があっ
た。また、導体に対して直接端子ピンを接着することが
できれば、低温焼成回路基板に限らず、従来のアルミナ
基板のような高温で焼成するものであっても、その製造
効率の向上を図ることができると考えられる。
［発明が解決しようとする課題］ 本発明は、グリーンシートの焼成後に内部導体と電気
的に接続する棒状の端子ピンを立設して構成するセラミ
ック多層基板において、導体のメッキがなくても端子ピ
ンと内部導体とを強固に接合し得るセラミック多層基板
およびその製造方法を提供することを目的とする。
的に接続する棒状の端子ピンを立設して構成するセラミ
ック多層基板において、導体のメッキがなくても端子ピ
ンと内部導体とを強固に接合し得るセラミック多層基板
およびその製造方法を提供することを目的とする。
［課題を解決するための手段］ 本発明によれば、低温焼成セラミック基板の焼成と同
時に、該セラミック基板内に内部導体を形成すると共
に、Agからなるビア導体を、該ビア導体が該内部導体と
組み合わされかつ該ビア導体の上表面が該セラミック多
層基板から露出するように埋設し、次に前記ビア導体の
露出面上に端子ピンを、Ag/Cuろうのろう付け剤によっ
て前記ビア導体と直接ろう付けすることを特徴とする、
低温焼成セラミック多層基板の製造方法が提供される。
時に、該セラミック基板内に内部導体を形成すると共
に、Agからなるビア導体を、該ビア導体が該内部導体と
組み合わされかつ該ビア導体の上表面が該セラミック多
層基板から露出するように埋設し、次に前記ビア導体の
露出面上に端子ピンを、Ag/Cuろうのろう付け剤によっ
て前記ビア導体と直接ろう付けすることを特徴とする、
低温焼成セラミック多層基板の製造方法が提供される。
更に本発明によれば、前記した方法により製造された
セラミック多層基板が提供される。
セラミック多層基板が提供される。
本発明では、例えば鉛ホウケイ酸ガラス−アルミナ等
のガラスセラミック材からなる低温焼成用セラミックを
使用することができ、このようなセラミックを用いた場
合、好ましくは700〜100℃の温度で焼成を行う。
のガラスセラミック材からなる低温焼成用セラミックを
使用することができ、このようなセラミックを用いた場
合、好ましくは700〜100℃の温度で焼成を行う。
使用するピンの材質は、通常使用されるものでよく、
例えば42アロイの他、Au−Pt−Ag合金等を使用すること
ができる。このピンは、好ましくはその底部に立設に便
利なように凸部を有するものとすれば好適である。
例えば42アロイの他、Au−Pt−Ag合金等を使用すること
ができる。このピンは、好ましくはその底部に立設に便
利なように凸部を有するものとすれば好適である。
このピンをグリーンシートの焼成後に、Ag/Cuろうの
ろう付け剤によってメッキを施さずにビア導体と直接ろ
う付けするが、この場合、埋設されたビア導体と内部導
体とからなる導体部分は、両者が１つの構成単位からな
るものであっても、２つの構成単位からなるものであっ
てもよい。一般に、ビア導体の径は、好ましくはピンの
底部の径と同程度とする。また、ビア導体の縦方向の厚
さは、好ましくは0.2〜0.6mm程度とする。ろう付け剤の
直径はピンの底部の直径およびビア導体上部の直径と同
程度とし、その厚さは0.03〜0.05mm程度とする。
ろう付け剤によってメッキを施さずにビア導体と直接ろ
う付けするが、この場合、埋設されたビア導体と内部導
体とからなる導体部分は、両者が１つの構成単位からな
るものであっても、２つの構成単位からなるものであっ
てもよい。一般に、ビア導体の径は、好ましくはピンの
底部の径と同程度とする。また、ビア導体の縦方向の厚
さは、好ましくは0.2〜0.6mm程度とする。ろう付け剤の
直径はピンの底部の直径およびビア導体上部の直径と同
程度とし、その厚さは0.03〜0.05mm程度とする。
［作用］ 前記したように、本出願人は、先にセラミック材料と
して、通常1000℃以下で低温焼成可能なガラスセラミッ
ク材を用い、焼成によるピンの変質がなく、グリーンシ
ートの段階で端子ピンを立設して焼成を行うことができ
る低温焼成回路基板の製造方法を提案した。しかしなが
ら、このようにして製造した回路基板の場合であって
も、グリーンシートの焼成後に特定の位置に端子ピンを
立設する必要がある場合が生じた。また、導体に対して
直接端子ピンを接着することができれば、低温焼成回路
基板に限らず、従来のアルミナ基板のような高温で焼成
するものであっても、その製造効率の向上を図ることが
期待された。
して、通常1000℃以下で低温焼成可能なガラスセラミッ
ク材を用い、焼成によるピンの変質がなく、グリーンシ
ートの段階で端子ピンを立設して焼成を行うことができ
る低温焼成回路基板の製造方法を提案した。しかしなが
ら、このようにして製造した回路基板の場合であって
も、グリーンシートの焼成後に特定の位置に端子ピンを
立設する必要がある場合が生じた。また、導体に対して
直接端子ピンを接着することができれば、低温焼成回路
基板に限らず、従来のアルミナ基板のような高温で焼成
するものであっても、その製造効率の向上を図ることが
期待された。
本発明はこのような問題点の解決を図るものであり、
セラミック多層基板内にAgからなるビア導体を埋設し、
かつ内部導体と組合せ、そのビア導体上に端子ピンをAg
/Cuろうのろう付け剤によって、直接ろう付けすること
を特徴とするものである。
セラミック多層基板内にAgからなるビア導体を埋設し、
かつ内部導体と組合せ、そのビア導体上に端子ピンをAg
/Cuろうのろう付け剤によって、直接ろう付けすること
を特徴とするものである。
すなわち本発明は、ピンと接合性の強いビア導体の材
料的性質を積極的に利用し、製造工程を簡略化するとと
もに、ピンの立設の有無による多様なセラミック多層基
板の製造を可能とするものである。
料的性質を積極的に利用し、製造工程を簡略化するとと
もに、ピンの立設の有無による多様なセラミック多層基
板の製造を可能とするものである。
［実施例］ 以下に実施例により本発明を更に詳細に説明するが、
本発明は以下の実施例にのみ限定されるものではない。
本発明は以下の実施例にのみ限定されるものではない。
第１図は、セラミック基板に対し本発明によりピンを
立設する概略を示す図である。第１図に示すように、焼
成後のグリーンシート（基板）10上に露出した導体部
は、Agからなるビア導体であり、セラミック多層基板内
に埋設されている。この導体部は、第1a図のようにビア
導体と内部導体とが１つの構成単位からなるものであっ
てもよく、また第1b図のようにビア導体12と内部導体14
とが２つの構成単位からなるものであってもよい。
立設する概略を示す図である。第１図に示すように、焼
成後のグリーンシート（基板）10上に露出した導体部
は、Agからなるビア導体であり、セラミック多層基板内
に埋設されている。この導体部は、第1a図のようにビア
導体と内部導体とが１つの構成単位からなるものであっ
てもよく、また第1b図のようにビア導体12と内部導体14
とが２つの構成単位からなるものであってもよい。
セラミック多層基板内に埋設され、この基板上に露出
したビア導体12はAgからなるものであり、このビア導体
上にメッキを施さずに、42アロイからなる端子ピン16を
Ag/Cuろうのろう付け剤18によって直接ろう付けした。
したビア導体12はAgからなるものであり、このビア導体
上にメッキを施さずに、42アロイからなる端子ピン16を
Ag/Cuろうのろう付け剤18によって直接ろう付けした。
本実施例では、多層基板のガラスセラミック材として
鉛ホウケイ酸ガラス−アルミナを使用し、焼成は900℃
で常法により行った。ピンの材質は前記したものの他、
Au−Pt−Ag合金またはNi−Cr−Al合金とすることもでき
る。
鉛ホウケイ酸ガラス−アルミナを使用し、焼成は900℃
で常法により行った。ピンの材質は前記したものの他、
Au−Pt−Ag合金またはNi−Cr−Al合金とすることもでき
る。
ピンは直径0.4mm、長さ4mmのものを使用した。このピ
ンはその底部に直径0.7mm、長さ0.2mmの凸部を有するも
のとした。ビア導体部分の大きさは、直径1.0mm、長さ
0.4mmとした。ろう付け剤部分はピンの底部と同程度の
直径を有し、厚さは0.2mmとした。
ンはその底部に直径0.7mm、長さ0.2mmの凸部を有するも
のとした。ビア導体部分の大きさは、直径1.0mm、長さ
0.4mmとした。ろう付け剤部分はピンの底部と同程度の
直径を有し、厚さは0.2mmとした。
このようにしてセラミック多層基板を製造することに
より、導体の接着強度が向上し、導体への直接ろう付け
を行うことができる。
より、導体の接着強度が向上し、導体への直接ろう付け
を行うことができる。
［発明の効果］ 以上説明したように本発明によれば、グリーンシート
の焼成後に内部導体と電気的に接続する棒状の端子ピン
を立設して構成するセラミック多層基板において、ビア
導体のメッキを施さずに端子ピンと内部導体とを強固に
接合し得るセラミック多層基板およびその製造方法が提
供される。
の焼成後に内部導体と電気的に接続する棒状の端子ピン
を立設して構成するセラミック多層基板において、ビア
導体のメッキを施さずに端子ピンと内部導体とを強固に
接合し得るセラミック多層基板およびその製造方法が提
供される。
第１図は本発明のセラミック多層基板にピンを立設する
概略を示す図、第２図は従来の方法による端子ピンの立
設を示す図である。 10……焼成後のグリーンシート（基板） 12……ビア導体、14……内部導体 16……端子ピン、18……ろう付け剤 30……アルミナ基板、32……導体パターン 34……Niメッキ、36……ろう付け剤 38……端子ピン
概略を示す図、第２図は従来の方法による端子ピンの立
設を示す図である。 10……焼成後のグリーンシート（基板） 12……ビア導体、14……内部導体 16……端子ピン、18……ろう付け剤 30……アルミナ基板、32……導体パターン 34……Niメッキ、36……ろう付け剤 38……端子ピン
Claims (2)
- 【請求項１】低温焼成セラミック基板の焼成と同時に、
該セラミック基板内に内部導体を形成すると共に、Agか
らなるビア導体を、該ビア導体が該内部導体と組み合わ
されかつ該ビア導体の上表面が該セラミック多層基板か
ら露出するように埋設し、次に前記ビア導体の露出面上
に端子ピンを、Ag/Cuろうのろう付け剤によって前記ビ
ア導体と直接ろう付けすることを特徴とする、低温焼成
セラミック多層基板の製造方法。 - 【請求項２】請求項１記載の方法により製造されたもの
の構造を備えたセラミック多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26373790A JP3143467B2 (ja) | 1990-10-03 | 1990-10-03 | セラミック多層基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26373790A JP3143467B2 (ja) | 1990-10-03 | 1990-10-03 | セラミック多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04142099A JPH04142099A (ja) | 1992-05-15 |
| JP3143467B2 true JP3143467B2 (ja) | 2001-03-07 |
Family
ID=17393593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26373790A Expired - Fee Related JP3143467B2 (ja) | 1990-10-03 | 1990-10-03 | セラミック多層基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3143467B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125341A (ja) * | 1994-10-25 | 1996-05-17 | Hitachi Ltd | 電子回路装置 |
-
1990
- 1990-10-03 JP JP26373790A patent/JP3143467B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04142099A (ja) | 1992-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237258B2 (ja) | セラミック多層配線基板 | |
| JP2001243836A (ja) | 導電性ペースト及びそれを用いた印刷配線板 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP2572823B2 (ja) | セラミック接合体 | |
| JP3143467B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3184207B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3139759B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3139758B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3075536B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3075537B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP3225965B2 (ja) | 低温焼成回路基板の製造方法 | |
| JP2898721B2 (ja) | セラミック多層基板およびその製造方法 | |
| JPS5917227A (ja) | 複合積層セラミツク部品の製造方法 | |
| JP3493294B2 (ja) | 回路基板 | |
| JP2000188475A (ja) | セラミック多層基板の製造方法 | |
| JPS6016749B2 (ja) | 集積回路用パツケ−ジ | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| JPH0258257A (ja) | リード付き半導体パッケージ | |
| JPH0432297A (ja) | 多層配線基板及びその製造方法 | |
| JP2000058995A (ja) | セラミック回路基板及び半導体モジュール | |
| JP3493264B2 (ja) | 回路基板 | |
| JPH0636601Y2 (ja) | 回路基板 | |
| JP2839308B2 (ja) | 多層配線基板 | |
| JP2967586B2 (ja) | 多層セラミック基板への接続部材の接続方法 | |
| JP2975491B2 (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20091222 |
|
| LAPS | Cancellation because of no payment of annual fees |