JP2589492B2 - セラミックス回路基板 - Google Patents

セラミックス回路基板

Info

Publication number
JP2589492B2
JP2589492B2 JP62156197A JP15619787A JP2589492B2 JP 2589492 B2 JP2589492 B2 JP 2589492B2 JP 62156197 A JP62156197 A JP 62156197A JP 15619787 A JP15619787 A JP 15619787A JP 2589492 B2 JP2589492 B2 JP 2589492B2
Authority
JP
Japan
Prior art keywords
brazing
ceramic
thin film
substrate
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62156197A
Other languages
English (en)
Other versions
JPS641268A (en
JPH011268A (ja
Inventor
信介 矢野
洋 河辺
隆巳 平井
俊夫 野々村
進 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel and Sumikin Electronics Devices Inc
Original Assignee
Sumitomo Metal Ceramics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Ceramics Inc filed Critical Sumitomo Metal Ceramics Inc
Priority to JP62156197A priority Critical patent/JP2589492B2/ja
Publication of JPS641268A publication Critical patent/JPS641268A/ja
Publication of JPH011268A publication Critical patent/JPH011268A/ja
Application granted granted Critical
Publication of JP2589492B2 publication Critical patent/JP2589492B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 イ.発明の目的 産業上の利用分野 本発明は民生用やコンピユーター用等の電子工業に用
いられるセラミックスの多層配線基板に関する。
従来技術 従来電子機器類に使用する回路基板としてセラミック
スを絶縁体として使用した配線基板が使用されてきた。
その代表的なものとして、WやMoを配線用導体として使
用し、導体が酸化しないように還元雰囲気で焼成する導
体同時焼成セラミック配線基板がある。しかしながらこ
の基板は導体にWやMoを使用するので、導通抵抗が10〜
20m ohm/□と高く、又LSIなど半導体素子を実装した
り、部品のハンダ付けを可能にする為にNiメッキやAuメ
ッキの後処理が必要であった。
最近これらの問題を解決するためにAg系、Au系、Cu系
などの導通抵抗が小さな導体材料を使用し(以下これ等
を低融点金属という)、これらの材料の融点以下の温度
(800〜1100℃)で焼成できるセラミック材料を絶縁体
として用いた導体を同時に焼成する低温焼成セラミック
配線基板が開発されている。従来のアルミナセラミック
ス基板の場合は、入出力端子(I/O端子)としてMo又は
Wの導体パッド上にNiをメッキし、この後コバール又は
4.2合金のピンもしくはリードをAg−Cuろう材を使用し
てろう付けしていた。しかしながら低温焼成基板の場合
は導体としてAg,Au,Cu系の低融点金属を主体に使用する
為にこれらの金属はWやMoより耐熱性が劣るのでろう付
処理中にろう材中に溶解し強度を得ることができなかっ
た。従って、低温焼成基板の場合I/O端子用のピンやリ
ードは、ハンダにより接続するのが一般的である。ハン
ダの問題点としては耐熱温度が150〜200℃と低くハンダ
付けした後は低温で処理できる工程しか行なえない。た
とえばSiチップのワイヤボンディングをサーモソニック
で行なうと基板温度は200℃以上にもなってしまう。こ
のようにハンダを使用した場合その後の作業方法が温度
の面から限定されてしまい、実用性が大幅に低下する。
この対策として特開昭60−198761号公報においてはチタ
ン薄膜上に周期率表8属の金属膜を有するパッドを置き
その上にピンをろう付する方法を開示している。この方
法ではろう材料にAuの含有率が80%と多いAu−Sn系のろ
う材を使用しているので固くてもろく、強度がAg−Cuろ
うより弱く又コストが高いという問題がある。
又アルミナ基板の上に薄膜を形成しAg−Cuろうを使用
し、ろう付けする方法も知られているがMo,Wの導体を同
時焼成しる場合に使用するアルミナ基板は一般に表面粗
さが悪く、薄膜を形成するのが困難であった。
発明が解決しょうとする問題点 本発明はAg,Au,Cu系の導体を有する低温焼結基板上に
これらの導体と結合している金属パッドにAg−Cu系のろ
う材を使用してI/O端子用のピンやリードを接続したセ
ラミックス回路基板を提供することである。
ロ.発明の構成 問題点を解決するための手段 本発明は800〜1100℃で焼成され内部に低融点金属導
体による回路配線を有する基板上に薄膜法よって金属層
を形成し、該金属層の上にI/O端子用のピンもしくはリ
ードを、Cuを含むろう材により結合した構造をもつこと
を特徴とするセラミックス回路基板である。なお低温焼
成基板は原材料に多量のガラス成分を含むので表面粗さ
が良く薄膜形成に適する利点を有する。
金属層として周期率表の4A,5A,6A,8,1B属の金属及び
これらの組み合わせからなることを特徴としている。さ
らにセラミックス基板材料中のPb0は1重量%以下でろ
う付処理温度は600℃以上の中性又は還元性雰囲気で処
理することを特徴としている。特開昭60−198761号公報
に開示されたろう付方法の問題点は、ろう材に強度が弱
くて高価なAu−Sn系の材料を使用する点にある。本発明
はろう材として強度が強くて安価なAg−Cu系のろうを使
用する。Ag−Cu系のろう材を使用するためAu−Sn系のろ
う材の約400℃に比較してろう材処理温度は高くなる。A
g−Cuの共晶温度は779℃であるから、ろう材の処理温度
はこれより高くなる。Zn,Bi,等の第3,4成分を加えれば
処理温度は低くなるが600℃以上の処理温度は必要であ
る。この処理温度ではAg−Cuろう中のCuが酸化しないよ
うにろう付処理に際して中性もしくは還元性雰囲気で行
なう必要がある。このろう付処理に際しては中性もしく
は還元性雰囲気はセラミック基板にPbO成分が含まれて
いるとPbOを還元させて基板の絶縁性を劣化させる。従
ってセラミックス基板材料のPbO成分は1%以下とし、
好ましくは0.5%以下が良い。すなわち使用する基板と
しては、基本的にPbOを含まず800〜1100℃で焼成できる
もので表面粗さが良好なものであれば良い。その代表的
なものとしてホウケイ酸ガラスや更に数種類の酸化物
(例えばMgO,SrO,CaO,BaO,Al2O3,K2O,Na2O,ZnO,Li2O,Zr
2O,TiO2)を含むガラス粉末とアルミナ、石英、酸化ク
ロム、ムライト、コージュライトなどのセラミック粉末
の混合物を原料とするものや、コージュライト系、αス
ポジュメン系の結晶が生ずる結晶化ガラス粉末を原料に
するものがある。例えば本発明者等の出願に係る特公平
3−532691号、特公平3−59029号、特公平4−42349
号、特公平3−45027号はかかる材料の一例であり、こ
れらの材料の不純物としてPbOが1%以下が適する。こ
れらの基板の表面粗さRaは0.05〜0.4μmでありこの用
途に適する。一方通常のW,Mo導体を同時焼成するのに使
用されるアルミナ基板の場合はRaが0.4〜1.0μmと大き
く場合によっては研磨を必要とする。
Ag−Cu系ろう材の処理温度では低温焼成基板に使用す
るAg系、Au系、Cu系の導体がろう付処理中にろう材に溶
解してしまうので付着強度が劣化し、ピンやリードに必
要な接着強度が得られない。本発明ではろう付処理する
金属パッドを耐熱金属よりなる薄膜に形成してAg−Cuろ
う付処理に耐えられるようにして又セラミックスの付着
性に優れたものや、Ag−Cuろう材との濡れ性に優れた金
属を組合わせる。これらの薄膜に使用する金属としては
周期率表の4A,5A,6A,8,1B族の中より選択する。
薄膜の形成方法としてはスパッタリング、蒸着、メッ
キが使用されるが最外層の部分には場合によっては厚膜
を使用しても良い。
第1図は本発明を示す概念図の一例でセラミックス基
板1にAg系導体15を内蔵し上面にSiチップ7、Au電極6
を搭載している。下面が本発明の具体例で内蔵及びスル
ーホール中16のAg系導体15とI/O端子としてのコバーピ
5の間をTi−Mo−Cu薄膜3さらにAg−Cuろう4により接
続した例を示している。
実施例1 CaO−Al2O3−SiO2−B2O3系ガラス粉末とアルミナ粉末
からなるセラミックスグリーンシートにAg導体ペースト
を使用して配線パターンを印刷した後複数枚を積層し熱
圧着した。層間の導体の接続はグリーンシートにパンチ
により形成したスルーホール中に充填した導体ペースト
により行った。900℃で焼成した後第2〜5図の順に薄
膜を形成した。第2図に示すようにセラミックス1の内
蔵導体としてAg導体2からなる焼成基板上にメタルマス
ク8を固定してスパッタ装置の中にセットする。次に2
×10-6torrまで排気した後Arガスを導入し、連続してTi
9,Mo10,Cu11の順にそれぞれ0.1μm、1.0μm,2.0μmの
薄膜を堆積させた(第3図)。この場合Ti層9はセラミ
ックス1との付着を得るために、Mo層10はCu−Agろうへ
のTi層9の拡散を防ぐために、Cu層11はAg−Cuろう層13
との濡れ性を得るためである。この後マスクをはずし
(第4図)、セラミックス基板上の1.5mmφの金属パッ
ド上にAg−Cuろうを使用して窒素/水素雰囲気中で850
℃、10分間処理して0.35mmφのピン12を接続した(第5
図)。ピンの付着強度は5kg以上でピン切れした。又 のヒートサイクルを100サイクルした後も強度は変化し
なかった。又4.2アロイのピンを使用した場合も同様の
結果を得た。但しろう材の量が多すぎた場合は強度が低
下して好ましくなかった。又、第5図に示したスルーホ
ール部分16のAg導体2と薄膜の接続も良好で上記ヒート
サイクル後も問題は生じなかった。Ti層9の部分をCrに
した場合は、Mo層10の部分をW,Nb又はTaにした場合も同
様の結果を得た。又Cu層11の部分はNi,Ag又はPdにして
も同様の結果を得た。
実施例 2 CaO−MgO−Al2O3−SiO2−B2O3系ガラス粉末とアルミ
ナ粉末からなるセラミックスグリーンシートにAg−Pd導
体ペースト13を使用して実施例1と同様な方法で得た積
層体を950℃で焼成した(第6図)。この後ピンを接続
する側の表面に連続してTi9、Mo10,Cu11の順にそれぞれ
0.1μm,1.0μm,2.0μmの厚みの薄膜をスパッタリング
法で形成しその後フォトリソグラフィーを使用してレジ
スト14のマスクを薄膜上に形成した。その後の工程は図
示していないがCu膜をHCl−FeCl2水溶液により、Mo膜を
KOH−K3[Fe(CN)水溶液によりエッチングして
薄膜を除去し、1.5mmφのパッドを得た。残ったパッド
上に0.35mmφのコバー製のピンを850℃窒素還元雰囲気
でAg−Cuろうを使用してろう付した。ピンの付着強度
は、5kg以上で総じてピン切れした。
で100ヒートサイクル後も同様の結果を得た。又4.2アロ
イのピンを使用した場合も同様の結果を得た。Ti層9の
部分をCrにした場合やMo層10の部分をW,Nb又はTaにした
場合も同様な結果であった。又Cullの部分をAg,Pd又はN
iにし場合も同様であった。
実施例 3 SiO280%,B2O312%残りがアルカリ金属、及びアルカ
リ土類金属の酸化物などの組成からなる平均粒度2μm
のガラス粉末50%と平均粒度5μmのアルミ粉末30%と
酸化クロム粉末20%よりなるセラミック絶縁体用混合粉
末を使用して実施例2と同様な方法でAg−Pd導体を内蔵
したセラミック多層配線基板を作成した。この際焼成は
酸化性雰囲気中で950℃1Hr保持の条件で行った。更に実
施例1と同様な方法でTi,Mo,Cuの各層からなる1.5mmφ
の薄膜パッドを形成し、Ag−Cuろうを使用して0.355mm
φのピンをろう付した。ピンの付着強度は5kg以上でピ
ン切した。又 のヒートサイクルを100サイクルした後も強度は変化し
なかった。又4.2アロイのピンを使用した場合も同様の
結果を得た。但しろう材の量が多すぎた場合は強度が低
下して好ましくなかった。又、第2図に示したスルーホ
ール部分のAg−Pd導体と薄膜の接続も良好で上記ヒート
サイクル後も問題は生じなかった。Tiの部分をCrにした
場合や、Moの部分をW,Nb又はTaにした場合も同様の結果
を得た。又Cuの部分はNi,Ag又はPdにしても同様の結果
を得た。
ハ 発明の効果 従来、使用することのできなかったAg−Cu系のろう材
により低温焼成基板にI/Oピンやリードをろう付できる
ようになった。この為接着強度が強いろう付けピンやリ
ードを安価に得ることが可能になった。又この用途に供
する低温焼成基板の表面粗さは、I/Oピンやリードをろ
う付けする薄膜形成に容易である利点を有している。
【図面の簡単な説明】
第1図は本発明を含む概念図の一例を示す。 第2〜6図は本発明の製造法の一例の部分拡大図を示し
たものである。 第2図はメタルマスク固定 第3図は金属薄膜形成 第4図はメタルマスク除去 第5図はAg−Cuろうによりピン接着 第6図は薄膜上のレジスト形成 1……セラミックス基板、2……Ag導体、3……Ti−Mo
−Cu薄膜 4……Ag−Cuろう、5……コバーピン、6……Au電極 7……Siチップ、8……メタルマスク、9……Ti膜 10……Mo膜、11……Cu膜、12……ピン 13……Ag−Pd導体、14……レジスト膜、15……Ag系導体 16……スルーホール、17……Au−Si共晶
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平井 隆巳 愛知県名古屋市緑区鳴海町字伝治山3番 地 鳴海技術研究所内 (72)発明者 野々村 俊夫 愛知県名古屋市緑区鳴海町字伝治山3番 地 鳴海技術研究所内 (72)発明者 西垣 進 愛知県名古屋市緑区鳴海町字伝治山3番 地 鳴海技術研究所内 (56)参考文献 特開 昭60−19876(JP,A) 特開 昭60−83356(JP,A)

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】800〜1100℃で焼成され内部に低融点金属
    導体による回路配線を有する基板上に薄膜法によって金
    属層を形成し、該金属層の上にI/O端子用のピンもしく
    はリードを、Cuを含むろう材により結合した構造をもつ
    ことを特徴とするセラミックス回路基板
  2. 【請求項2】金属層が周期率表の4A,5A,6A,8,1B族の金
    属及びこれらの組み合わせからなることを特徴とする特
    許請求の範囲第1項記載のセラミックス回路基板
  3. 【請求項3】セラミックス材料の酸化鉛の含有量が1重
    量%以下であることを特徴とする特許請求の範囲第1項
    記載のセラミックス回路基板
  4. 【請求項4】ろう付処理を600℃以上の中性または還元
    性雰囲気で処理することを特徴とする特許請求の範囲第
    1項記載のセラミックス回路基板
JP62156197A 1987-06-23 1987-06-23 セラミックス回路基板 Expired - Lifetime JP2589492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62156197A JP2589492B2 (ja) 1987-06-23 1987-06-23 セラミックス回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62156197A JP2589492B2 (ja) 1987-06-23 1987-06-23 セラミックス回路基板

Publications (3)

Publication Number Publication Date
JPS641268A JPS641268A (en) 1989-01-05
JPH011268A JPH011268A (ja) 1989-01-05
JP2589492B2 true JP2589492B2 (ja) 1997-03-12

Family

ID=15622488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62156197A Expired - Lifetime JP2589492B2 (ja) 1987-06-23 1987-06-23 セラミックス回路基板

Country Status (1)

Country Link
JP (1) JP2589492B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2665557B2 (ja) * 1988-09-14 1997-10-22 日本特殊陶業株式会社 セラミック本体と外部端子の接合構造体
JPH0794633A (ja) * 1993-09-24 1995-04-07 Ngk Spark Plug Co Ltd 金属部材を接合したセラミック基板
JP4571853B2 (ja) * 2004-12-14 2010-10-27 日本特殊陶業株式会社 配線基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083356A (ja) * 1983-10-14 1985-05-11 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPS641268A (en) 1989-01-05

Similar Documents

Publication Publication Date Title
US4795670A (en) Multilayer ceramic substrate with circuit patterns
US4821151A (en) Hermetically sealed package
EP0247617A2 (en) Multilayer ceramic substrate with circuit patterns
JP2589492B2 (ja) セラミックス回路基板
JP3401102B2 (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JPH0957487A (ja) ろう材
JPH011268A (ja) セラミックス回路基板
JP2002134885A (ja) 回路基板およびその製造方法、電子デバイス実装体、グリーンシート
JP4688314B2 (ja) 配線基板の製造方法
JPH08153945A (ja) セラミック回路基板
JP2002084051A (ja) 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法
JPH11186727A (ja) 配線基板およびその製造方法
JPH01201090A (ja) セラミック用メタライズ組成物
JPS6055961B2 (ja) グレ−ズ低抗体付きアルミナ回路基板の製造方法
JP3430524B2 (ja) 金属薄膜積層セラミックス基板及びその製造方法
JPH09270479A (ja) セラミック配線基板
JP3905991B2 (ja) ガラスセラミック配線基板
JP3652184B2 (ja) 導体ペースト、ガラスセラミック配線基板並びにその製法
KR100393592B1 (ko) 도전성 페이스트 및 이를 이용한 집적 회로 장치
JP2614778B2 (ja) セラミック多層回路基板の製造方法
JPH0227817B2 (ja)
JPS63212087A (ja) 電気部品用ろう材
JP4497627B2 (ja) ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造
JPH0290551A (ja) セラミックパッケージの製法
JPH08274218A (ja) セラミック回路基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071205

Year of fee payment: 11