JPS6083356A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6083356A
JPS6083356A JP58190780A JP19078083A JPS6083356A JP S6083356 A JPS6083356 A JP S6083356A JP 58190780 A JP58190780 A JP 58190780A JP 19078083 A JP19078083 A JP 19078083A JP S6083356 A JPS6083356 A JP S6083356A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
copper
silver
conductive part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58190780A
Other languages
English (en)
Inventor
Kunizo Sawara
佐原　邦造
Kanji Otsuka
寛治 大塚
Masatoshi Seki
関　正俊
Yasuyuki Yamazaki
康行 山崎
Takashi Ishida
尚 石田
Tadaaki Oota
太田　忠明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58190780A priority Critical patent/JPS6083356A/ja
Publication of JPS6083356A publication Critical patent/JPS6083356A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は半導体装置、特に、低コスト化を可能とする半
導体装置に関する。
［背景技術］ 半導体装置の組立ておいて外部リードピンをパッケージ
の導電部に固着したり、あるいはパンケージ基板上にペ
レットを取り付ける場合、信頼性やペレットのシリコン
材料との接着性等の理由から金（Ａｕ）を用いることが
考えられる。
ところが、このような場合に金を使用すると、コストが
非常に高くなってしまうという問題があまた、外部リー
ドピンのタングステンメタライズ上にニッケルめっきを
行って銀ろう付けすることが考えられる。
しかし、この場合には、リードピンに半田コートを施す
際に熱工程でのり−ト酸化膜を除去するための酸洗浄に
おいて銀ろうが食われ、下地のニッケル層が露出し、半
田濡れ不良をひき起こすことが本発明者１こよって見い
出された。
［発明の目的］ 本発明の目的は、低コストの半導体装置を提供すること
にある。
本発明の他の目的は、ペレットからの熱放散性の良好な
半導体装置を提供することにある。
本発明の他の目的は、半田濡れ性の良いリードピンを有
する半導体装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添（１図面から明らかになるであろ
う。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、リードピンをパッケージの導電部に固着する
ための蒸着層として半田濡れ性の良い銅等を使用し、金
の使用を排除することにより、低コスト化を実現するこ
とができる。
また、パンケージのペレット取り付は面上にペレットを
取り付けるために導電性および熱伝導性の良好な接着材
を使用することにより、低コスト化および熱放散性の向
上を図ることができる。
し実施例１］ 第１図は本発明による半導体装置の一実施例を示す断面
図、第２図はそのリードピン接続部を示す拡大部分断面
図、第３図はそのペレット取り付は部を示す拡大部分断
面図である。
本実施例において、半導体装置のパッケージの基板１は
セラミックまたは炭化ケイ素（Ｓ　ｉ　Ｃ）を主成分と
する材料で作られている。
この基板１の厚さ方向には入出力用の導電部２がスルー
ホール内に形成されている。
この導電部２の下端側は、第２図に明示されるヨウに、
該ｉ型部２の材料であるタングステン（Ｗ）と同一め材
料よりなるタングステン層３、銅または銅−チタレ合金
よりなる蒸着層またはめ７き層４、銀とｉよりなる銀ろ
う５を介して、たとえば４２７０イで作られたリードピ
ン６に接続固定されてい諷。□ この蒸着１ｆ１４は半田濡れ性が良く、銀ろう５よりも
融点が高い金属を用いる。後者の理由は銀ろう付着時に
蒸着層が融は出さないためである。
具体的には、銅、銅−チタン合金♀他、銀、パラジウム
等が考えられる。
一方、導電部２の上端は、基板１の上面に形成されたア
ルミニウム等の蒸着層７に接続されている。
前記蒸着層７のペレット取り付は部７ａ上には、導電線
および赫伝導性の良好な接着材８を介してペレット９が
取り付けられている。ペレット９のボンディングバソ、
ドと前些蒸着層７とは、金またはアルミニウムのワイヤ
１０でボンディングされ、互いに電気的に接続されてい
る。
したがって、この場合セラミック基板上の配線とポンデ
ィングワイヤ１０を同時にアルミニウムで形成すむば、
互いの接着性が良（、工程を少なくして形成することか
で今る。
前記接着材８は第３図に最も明らかに示されており、そ
の材料の例としては、たとえばエポキシ樹脂が挙げられ
るが、パッケージの黒寸止温度に耐えるものであること
が要求される。
前記ペレット９、ワイヤ１０等を気密封止するため、基
板１の周辺部の上面には、低融点ガラスまたは樹脂等の
封止材１１でセラミックまたは炭化ケイ素を主成分とす
る材料のキャンプ１２が気密色１止さり、ている。
したがって、本実施例では、蒸着層１４に半田ぬれが良
（、かつ、銀ろうよりも融点が高い金属、た牛えば、銅
、銅−チタン、銀、パラジウム等を用いれば信頼性が向
上し堺コストで製造できる。
さらに、でレット付けのために導電性および熱伝導性の
良好な接着材８を用いており、金を使用していないので
、低コストである上に、熱歪も少なく、ペレット付けの
信頼性を向上させることができる。特に、パッケージ上
の金属配線とボンディングワイヤおよびペレット下の金
属を同一種類の金属、たとえば、アルミニウムにした場
合、ポンディング時の接着性が良く、かつ、工程数を少
なくして形成することが可能である。
［実施例２コ 第４図は本発明の他の実施例による半導体装置の断面図
を示す。
本実施例では、パンケージの基板１に対するリードピン
６ａの接続固定のために、タングステン層３ａおよび銅
、銀またはパラジウムを用いた蒸着層またはめっき層４
ａが用いられζいる。
また、この実施例では、ペレット付けのために、基板１
の上にタングステンｌ１ｆ１３、ニッケル層１４、金層
１５が用いられている。
本実施例では、低コスト化と半田付は性の向上環が図ら
れる。
［実施例３コ 第５図は本発明の他の実施例による半導体装置の断面図
である。
この実施例では、リードピン６の導電部２に対する接続
のためタングステン層３　（メタライズ層）、銅または
銀もしくはパラジウムの蒸着層またはめっき層４ａ、銀
ろう５が用いられている。
また、ペレット９の取り付けのため、基板１上のアルミ
ニウム蒸着層よりなるペレ・ノド取り付は部７ａおよび
該ベレット取り付は部７ａ上の接着材８ａが用いられて
いる。
本実施例では、金を使用しないことによる低コスト化お
よびニッケルを使用しないことによる半田付は性の向上
が図られる。
［実施例４］ 第６図は本発明のさらに他の実施例による半導体装置の
断面図である。
この実施例は第４図の実施例と類似しているが、リード
ピン６ａの接続固定のために銀ろう５ａを用いているこ
と、およびペレット９の取り付けのためにタングステン
ｆｆ１ｌｓ上に銅または銀もしくはパラジウムの蒸着層
またはめっき層１６を用いていることが第４図の実施例
とは異なる。
この実施例でも、低コスト化および半田付は性の向上が
図られる。
［効果］ （１）、蒸着層に半田濡れ性が良く、かつ銀ろうよりも
融点が高い金属、たとえば、銅、銅−チクン、銀−銅合
金、銀、パラジウム等を用いるため銀ろう付着時の信頼
性が良く半田付けし易い半導体装置を形成できる。
（２）、リードピンをパッケージの導電部に固着するた
めの蒸着層として銅等を使用し、金を用いていないこと
により、低コスト化を図ることができる。
（３）、ベレット取り付けのために導電性および熱伝導
性の良好な接着材を用いることにより、ベレットからの
熱放散性を向上させることができる。
（４）、前記（３）により、金を使用しないことによる
コストの低減を図ることができる。
（５）、パッケージ上の金属配線とボンディングワイヤ
、およびベレット下の薄膜金属を同一種のたとえば、セ
ラミックに接着性のよいアルミニウムを使用することに
より、ポンディング時の接着性が良く、かつ、工程数を
少なくして、信頼性の良い半導体装置を形成することが
可能である。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、導電性および熱伝導性の良好な接着材として
はエポキシ以外の材料を用いることもできる。　□ また、パッケージの構造等も前記実施例に限定されるも
のではない。
さらに、蒸着層はめっき層でもよく、また、これに使用
する金属は銀ろうより高い融点を有するものであり、か
つ、半田濡れ性の良いものであれば使用可能である。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるアキシャル型および
サイドブレーズド型の半導体装置に適用した場合につい
て説明したが、それに限定されるものではなく、たとえ
ば、他の型式の各種半導体装置に広く適用できる。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体装置の断面図、 第２図はそのリードピン接続固定部の拡大部分断面図、 第３図はペレット取り付は部の拡大部分断面図、第４図
は本発明の他の実施例の断面図、第５図は本発明の他の
１つの実施例の断面図、第６図は本発明のさらに他の１
つの実施例を示す断面図である。 １・・・パッケージの基板、２・・・導電部、３．３ａ
・・・タングステン層、４，４ａ・・・銅または銅−チ
タン合金の蒸着層またはめっき層、５．５ａ・・・銀ろ
う、６．６ａ・・・リードピン、７・・・蒸着層、７ａ
・・・ペレット取り付は部、８・・・導電性および熱伝
導性の良好な接着材、８ａ・・・接着材、９・・・ペレ
ット、１０・・・ワイヤ、１１・・・封止材、１２・・
・キャンプ、１３・・・タングステン層、１４・・・ニ
ッケル層、１５・・・金層、１６・・・銅または銀もし
くはパラジウムの蒸着層またはめつき層。 第　１　図 第２図 第　３　図 第４図 第　５　図

Claims (1)

  1. 【特許請求の範囲】 １、パンケージ表面の第１メタライズ層上に蒸着による
    第２メタライズ層が存在し、リードピンを第２メタライ
    ズ層に銀ろう祠をもって固着する半導体装置であって、
    前記第２メタライズ層として銀ろう材より融点が高い金
    属を用いることを特徴とする半導体装置。 ２、ｍ２メタライズ層がめつき層で代替されたことを特
    徴とする特許請求の範囲第１項記載の半導体装置。 ３、第１メタライズ層がタングステンまたはモリブデン
    よりなることを特徴とする特許請求の範囲第１項記載の
    半導体装置。 ４、第２メタライズ層が銅、銅−チタン合金、銀、パラ
    ジウムよりなることを特徴とする特許請求の範囲第１項
    記載の半導体装置。 ５、第１メクライズ層上に蒸着またはめっきにより第２
    メタライズ層を形成してリードピンをパッケージの導電
    部に固着する半導体装置であって、パンケージ基板のペ
    レット取り付＆Ｊ面上に金属層を形成し、その金属層上
    に導電性および熱伝導性の良好な接着材を介してペレッ
    トを取り付けてなることを特徴とする半導体装置。 ６、導電性および熱導電性の良好な接着材がエポキシ樹
    脂であることを特徴とする特許請求の範囲第５項記載の
    半導体装置。
JP58190780A 1983-10-14 1983-10-14 半導体装置 Pending JPS6083356A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58190780A JPS6083356A (ja) 1983-10-14 1983-10-14 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58190780A JPS6083356A (ja) 1983-10-14 1983-10-14 半導体装置

Publications (1)

Publication Number Publication Date
JPS6083356A true JPS6083356A (ja) 1985-05-11

Family

ID=16263606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58190780A Pending JPS6083356A (ja) 1983-10-14 1983-10-14 半導体装置

Country Status (1)

Country Link
JP (1) JPS6083356A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641268A (en) * 1987-06-23 1989-01-05 Narumi China Corp Ceramic circuit substrate
JPS6418245A (en) * 1987-07-13 1989-01-23 Hitachi Ltd Ceramic substrate having metal pin and its manufacture
EP0869553A2 (en) * 1997-04-01 1998-10-07 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US11614462B2 (en) 2018-05-31 2023-03-28 Seiko Epson Corporation Physical quantity sensor, composite sensor, inertial measurement unit, vehicle positioning device, portable electronic device, electronic device, vehicle, traveling supporting system, display device, and manufacturing method for physical quantity sensor

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS641268A (en) * 1987-06-23 1989-01-05 Narumi China Corp Ceramic circuit substrate
JPS6418245A (en) * 1987-07-13 1989-01-23 Hitachi Ltd Ceramic substrate having metal pin and its manufacture
EP0869553A2 (en) * 1997-04-01 1998-10-07 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
EP0869553A3 (en) * 1997-04-01 1999-04-21 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US6255601B1 (en) 1997-04-01 2001-07-03 Applied Materials, Inc. Conductive feedthrough for a ceramic body and method of fabricating same
US11614462B2 (en) 2018-05-31 2023-03-28 Seiko Epson Corporation Physical quantity sensor, composite sensor, inertial measurement unit, vehicle positioning device, portable electronic device, electronic device, vehicle, traveling supporting system, display device, and manufacturing method for physical quantity sensor

Similar Documents

Publication Publication Date Title
JPS60257160A (ja) 半導体装置
JPH0936186A (ja) パワー半導体モジュール及びその実装方法
USH498H (en) Electronic component including soldered electrical leads
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS6083356A (ja) 半導体装置
JPH04267544A (ja) 半導体装置
US11189550B2 (en) Low-cost semiconductor package using conductive metal structure
KR100591235B1 (ko) 반도체 장치
US4765528A (en) Plating process for an electronic part
JPS60241241A (ja) 半導体装置
JPS5819385B2 (ja) ロウヅケホウホウ
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JP4775369B2 (ja) 半導体チップ、半導体装置および製造方法
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPH0756886B2 (ja) 半導体パッケージの製造方法
JPS624860B2 (ja)
JP2796168B2 (ja) 半導体装置
JPH07106458A (ja) 気密封止形半導体装置
JPS6174354A (ja) 高周波デバイス用パツケ−ジ
JPS61166144A (ja) ペレット取付基板の製造方法
JPS6129137A (ja) 樹脂封止型半導体装置
JPH06283621A (ja) 半導体装置実装用基板および半導体装置の実装構造
JPH0762273B2 (ja) 電子部品の製造方法
JPS60195952A (ja) 半導体装置
JPH02303052A (ja) 半導体パッケージ