JPH06283621A - 半導体装置実装用基板および半導体装置の実装構造 - Google Patents
半導体装置実装用基板および半導体装置の実装構造Info
- Publication number
- JPH06283621A JPH06283621A JP5083987A JP8398793A JPH06283621A JP H06283621 A JPH06283621 A JP H06283621A JP 5083987 A JP5083987 A JP 5083987A JP 8398793 A JP8398793 A JP 8398793A JP H06283621 A JPH06283621 A JP H06283621A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- substrate
- brazing material
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 熱サイクル負荷に対するクラックを防止し、
ワイヤボンディング性が良好で、リードフレームの接合
も容易で、半導体装置の搭載も簡単な半導体装置の実装
構造および半導体装置実装用の基板を提供する。 【構成】 窒化アルミニウム基板１１表面をメタライズ
１２し、さらに、この上面をメッキ１３する。メッキ層
１３の略全面または一部に対して銀ろう１７を被着す
る。銀ろう１７の表面にはんだ１４を介してＩＣチップ
１５を搭載する。また、銀ろう１７の一部表面にリード
フレーム１６を接合する。ＩＣチップ１５はワイヤ１８
により銀ろう１７表面にボンディングする。
ワイヤボンディング性が良好で、リードフレームの接合
も容易で、半導体装置の搭載も簡単な半導体装置の実装
構造および半導体装置実装用の基板を提供する。 【構成】 窒化アルミニウム基板１１表面をメタライズ
１２し、さらに、この上面をメッキ１３する。メッキ層
１３の略全面または一部に対して銀ろう１７を被着す
る。銀ろう１７の表面にはんだ１４を介してＩＣチップ
１５を搭載する。また、銀ろう１７の一部表面にリード
フレーム１６を接合する。ＩＣチップ１５はワイヤ１８
により銀ろう１７表面にボンディングする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば高周波トランジ
スタ等のＩＣチップを搭載する半導体装置実装用の基
板、および、該ＩＣチップが窒化アルミニウム基板上に
搭載された半導体装置の実装構造に関する。
スタ等のＩＣチップを搭載する半導体装置実装用の基
板、および、該ＩＣチップが窒化アルミニウム基板上に
搭載された半導体装置の実装構造に関する。
【０００２】
【従来の技術】従来の半導体装置の実装構造としては、
例えば図２に示すようなものが知られている。この図に
示すように、窒化アルミニウム基板２１の上面はメタラ
イズ層２２（Ｗ，Ｍｏ等）により被覆され、このメタラ
イズ層２２の上面はメッキ層２３（Ｎｉ，Ｃｕ等）によ
り覆われている。そして、このメッキ層２３の上には金
（または銀）メッキ２９、はんだ２４を介してＩＣチッ
プ２５（Ｓｉ）が搭載されていた。また、このＩＣチッ
プ２５から所定距離だけ離間してリードフレーム２６
（４２アロイ，コバール合金等）の一端部が、ろう材２
７（Ａｇ72〜85Ｃｕ28〜15等）によりメッキ層２３上に
固着されていた。なお、このリードフレーム２６上にも
金（または銀）メッキが施されていた。さらに、上記Ｉ
Ｃチップ２５の端子はボンディングワイヤ２８（Ａｕ
等）によりメッキ層２３の上面の回路パターンの一部に
接合されている。
例えば図２に示すようなものが知られている。この図に
示すように、窒化アルミニウム基板２１の上面はメタラ
イズ層２２（Ｗ，Ｍｏ等）により被覆され、このメタラ
イズ層２２の上面はメッキ層２３（Ｎｉ，Ｃｕ等）によ
り覆われている。そして、このメッキ層２３の上には金
（または銀）メッキ２９、はんだ２４を介してＩＣチッ
プ２５（Ｓｉ）が搭載されていた。また、このＩＣチッ
プ２５から所定距離だけ離間してリードフレーム２６
（４２アロイ，コバール合金等）の一端部が、ろう材２
７（Ａｇ72〜85Ｃｕ28〜15等）によりメッキ層２３上に
固着されていた。なお、このリードフレーム２６上にも
金（または銀）メッキが施されていた。さらに、上記Ｉ
Ｃチップ２５の端子はボンディングワイヤ２８（Ａｕ
等）によりメッキ層２３の上面の回路パターンの一部に
接合されている。
【０００３】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のＩＣチップの実装構造にあっては、窒化アル
ミニウム基板とリードフレームとの熱膨張係数差が大き
いため、リードフレームの銀ろう付時にリードフレーム
の下部に応力集中が生じる。この結果、当該部分のメタ
ライズ層、窒化アルミニウム基板にクラックが発生し、
リードフレームと窒化アルミニウム基板との間の密着強
度が低下するという課題があった。
うな従来のＩＣチップの実装構造にあっては、窒化アル
ミニウム基板とリードフレームとの熱膨張係数差が大き
いため、リードフレームの銀ろう付時にリードフレーム
の下部に応力集中が生じる。この結果、当該部分のメタ
ライズ層、窒化アルミニウム基板にクラックが発生し、
リードフレームと窒化アルミニウム基板との間の密着強
度が低下するという課題があった。
【０００４】また、ＩＣチップを固着するはんだは表面
の粗いメタライズ層上の金（または銀）メッキ上に塗布
していたため、はんだのなじみが悪いという課題があっ
た。さらに、ワイヤをメッキ層表面に直接ボンディング
していたため、メタライズ層表面の凹凸（Ｒa値で３μ
ｍ程度）によりメッキ層とボンディングワイヤとの間の
接合強度が低下してボンディング不良が発生するという
課題があった。
の粗いメタライズ層上の金（または銀）メッキ上に塗布
していたため、はんだのなじみが悪いという課題があっ
た。さらに、ワイヤをメッキ層表面に直接ボンディング
していたため、メタライズ層表面の凹凸（Ｒa値で３μ
ｍ程度）によりメッキ層とボンディングワイヤとの間の
接合強度が低下してボンディング不良が発生するという
課題があった。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、セラミックス基体と、このセラミックス基体上に積
層されたメタライズ層と、このメタライズ層の上面に被
着されたメッキ層と、このメッキ層上面に被着され、リ
ードフレームの一端部がその上面に固着される第１のろ
う材層と、上記メッキ層の上面に被着され、その上に半
導体装置が搭載される第２のろう材層とを備えた半導体
装置実装用基板である。
は、セラミックス基体と、このセラミックス基体上に積
層されたメタライズ層と、このメタライズ層の上面に被
着されたメッキ層と、このメッキ層上面に被着され、リ
ードフレームの一端部がその上面に固着される第１のろ
う材層と、上記メッキ層の上面に被着され、その上に半
導体装置が搭載される第２のろう材層とを備えた半導体
装置実装用基板である。
【０００６】また、請求項２に記載の半導体装置実装用
基板は、上記セラミックス基体は窒化アルミニウム焼結
体である請求項１に記載の半導体装置実装用基板であ
る。
基板は、上記セラミックス基体は窒化アルミニウム焼結
体である請求項１に記載の半導体装置実装用基板であ
る。
【０００７】さらに、請求項３に記載の半導体装置の実
装構造は、セラミックス基板と、このセラミックス基板
上に積層されたメタライズ層と、このメタライズ層の上
面に被着されたメッキ層と、このメッキ層の上面に被着
されたろう材層と、このろう材層の上面にはんだを介し
て搭載された半導体装置と、このろう材層の上面にその
一端部が固着されたリードフレームとを備えた半導体装
置の実装構造である。
装構造は、セラミックス基板と、このセラミックス基板
上に積層されたメタライズ層と、このメタライズ層の上
面に被着されたメッキ層と、このメッキ層の上面に被着
されたろう材層と、このろう材層の上面にはんだを介し
て搭載された半導体装置と、このろう材層の上面にその
一端部が固着されたリードフレームとを備えた半導体装
置の実装構造である。
【０００８】また、請求項４に記載の半導体装置の実装
構造にあっては、上記セラミックス基板が窒化アルミニ
ウム基板である。
構造にあっては、上記セラミックス基板が窒化アルミニ
ウム基板である。
【０００９】
【作用】請求項１、請求項２に記載の半導体装置実装用
基板にあっては、第２のろう材層の上にはんだを介して
半導体装置を搭載するため、はんだがろう材になじみ易
く半導体装置の搭載性が良好となる。また、第１のろう
材層と第２のろう材層とを一時に被着することができ、
このろう材層形成工程を簡素化することもできる。さら
に、窒化アルミニウム基体は放熱性が良好であって、基
板全体としての放熱効果を高めることができる。
基板にあっては、第２のろう材層の上にはんだを介して
半導体装置を搭載するため、はんだがろう材になじみ易
く半導体装置の搭載性が良好となる。また、第１のろう
材層と第２のろう材層とを一時に被着することができ、
このろう材層形成工程を簡素化することもできる。さら
に、窒化アルミニウム基体は放熱性が良好であって、基
板全体としての放熱効果を高めることができる。
【００１０】請求項３に記載の半導体装置の実装構造に
よれば、リードフレームを接合するためのろう材の窒化
アルミニウム基板への接合面積が大幅に増大している。
この結果、ろう材がリードフレームと窒化アルミニウム
基板との間の応力を緩和し、クラックの発生を防止する
ことができる。また、表面が平坦であるろう材層に対し
てワイヤをボンディングすることができるため、そのボ
ンディング性が良好となる。すなわち、ボンディング不
良の発生率が減少する。また、その際の作業性が良好な
ものとなる。また、ろう材層の上にはんだを介して半導
体装置を搭載する構造であるため、はんだがなじみ易く
その搭載性が良好となる。また、ろう材をメッキ層の略
全面に対して被着するため、その一部に被着する従来の
場合に比較して、そのろう材被着の作業性も大幅に向上
する。さらに、全面に被着したろう材層に対してリード
フレームを接合するため、接合の作業性も従来に比して
大幅に向上する。
よれば、リードフレームを接合するためのろう材の窒化
アルミニウム基板への接合面積が大幅に増大している。
この結果、ろう材がリードフレームと窒化アルミニウム
基板との間の応力を緩和し、クラックの発生を防止する
ことができる。また、表面が平坦であるろう材層に対し
てワイヤをボンディングすることができるため、そのボ
ンディング性が良好となる。すなわち、ボンディング不
良の発生率が減少する。また、その際の作業性が良好な
ものとなる。また、ろう材層の上にはんだを介して半導
体装置を搭載する構造であるため、はんだがなじみ易く
その搭載性が良好となる。また、ろう材をメッキ層の略
全面に対して被着するため、その一部に被着する従来の
場合に比較して、そのろう材被着の作業性も大幅に向上
する。さらに、全面に被着したろう材層に対してリード
フレームを接合するため、接合の作業性も従来に比して
大幅に向上する。
【００１１】請求項４に記載の半導体装置の実装構造に
あっては、窒化アルミニウム基板に半導体装置を搭載し
たため、発熱量の大きい半導体装置、例えばパワートラ
ンジスタ等を搭載した場合でもその放熱をスムーズに行
うことができる。
あっては、窒化アルミニウム基板に半導体装置を搭載し
たため、発熱量の大きい半導体装置、例えばパワートラ
ンジスタ等を搭載した場合でもその放熱をスムーズに行
うことができる。
【００１２】
【実施例】以下、図面を参照して本発明に係る半導体装
置の実装構造および半導体装置実装用基板についての一
実施例を説明する。
置の実装構造および半導体装置実装用基板についての一
実施例を説明する。
【００１３】図１に示すように、窒化アルミニウム基板
１１は、その上面にメタライズ層１２（ＷまたはＭｏ）
が積層されている。このメタライズ層１２の厚さは１０
〜３０μｍ程度である。メタライズ層１２の上面全面に
はＮｉまたはＣｕからなるメッキ層１３が例えば１〜８
μｍの厚さに被着されている。
１１は、その上面にメタライズ層１２（ＷまたはＭｏ）
が積層されている。このメタライズ層１２の厚さは１０
〜３０μｍ程度である。メタライズ層１２の上面全面に
はＮｉまたはＣｕからなるメッキ層１３が例えば１〜８
μｍの厚さに被着されている。
【００１４】このように構成された窒化アルミニウム基
板１１に対してその上面にはＩＣチップ（Ｓｉ）１５お
よびリードフレーム１６（４２アロイ，コバール合金）
の一端部が搭載または接合されている。すなわち、上記
メッキ層１３の上面全面に例えばＡｇ85Ｃｕ15組成の銀
ろう１７（第１および第２のろう材層を兼ねるもの）が
被着されている。この銀ろう１７の厚さは例えば２０μ
ｍ程度としている。なお、ろう材としてはこの他にもＡ
ｇ72〜85Ｃｕ28〜15の範囲のものが好適であるが、これ
らに限られるものではなく、リードフレームの材質等に
より適宜選択するものとする。そして、この銀ろう１７
の表面は平坦に（例えばＲa値で１μｍ程度）形成され
ている。
板１１に対してその上面にはＩＣチップ（Ｓｉ）１５お
よびリードフレーム１６（４２アロイ，コバール合金）
の一端部が搭載または接合されている。すなわち、上記
メッキ層１３の上面全面に例えばＡｇ85Ｃｕ15組成の銀
ろう１７（第１および第２のろう材層を兼ねるもの）が
被着されている。この銀ろう１７の厚さは例えば２０μ
ｍ程度としている。なお、ろう材としてはこの他にもＡ
ｇ72〜85Ｃｕ28〜15の範囲のものが好適であるが、これ
らに限られるものではなく、リードフレームの材質等に
より適宜選択するものとする。そして、この銀ろう１７
の表面は平坦に（例えばＲa値で１μｍ程度）形成され
ている。
【００１５】また、この銀ろう１７の上面にはリードフ
レーム１６の一端部が固着、接合されている。さらに、
このリードフレーム１６上面および銀ろう１７の上面に
は金メッキ（または銀メッキ）層１９が所定の厚さに施
されている。そして、このリードフレーム１６の一端部
から所定間隔だけ離間して金メッキ層１９の上面にはは
んだ１４を介して上記ＩＣチップ１５が搭載されてい
る。このＩＣチップ１５表面の端子は金等のボンディン
グワイヤ１８により金メッキ層１９の表面に固着、接合
されている。また、リードフレーム１６とＩＣチップ１
５が同一ではない（異なる）メタライズ層上にそれぞれ
搭載されている場合もある。
レーム１６の一端部が固着、接合されている。さらに、
このリードフレーム１６上面および銀ろう１７の上面に
は金メッキ（または銀メッキ）層１９が所定の厚さに施
されている。そして、このリードフレーム１６の一端部
から所定間隔だけ離間して金メッキ層１９の上面にはは
んだ１４を介して上記ＩＣチップ１５が搭載されてい
る。このＩＣチップ１５表面の端子は金等のボンディン
グワイヤ１８により金メッキ層１９の表面に固着、接合
されている。また、リードフレーム１６とＩＣチップ１
５が同一ではない（異なる）メタライズ層上にそれぞれ
搭載されている場合もある。
【００１６】以上の構成に係るＩＣチップの基板への実
装構造にあっては、ＩＣチップ１５の発熱に対して窒化
アルミニウム基板１１が放熱板として機能する。このと
き、リードフレーム１６の接合部分にあって窒化アルミ
ニウム基板１１等との熱膨張係数差による応力が付加さ
れても、従来に比して大面積、大容量の銀ろう１７がこ
の応力を緩和する。この結果、窒化アルミニウム基板１
１等にクラック等が生じることはない。すなわち、リー
ドフレーム１６の窒化アルミニウム基板１１に対する接
合強度を大幅に増加させることができ、本構造の耐久性
を飛躍的に高めることができるものである。
装構造にあっては、ＩＣチップ１５の発熱に対して窒化
アルミニウム基板１１が放熱板として機能する。このと
き、リードフレーム１６の接合部分にあって窒化アルミ
ニウム基板１１等との熱膨張係数差による応力が付加さ
れても、従来に比して大面積、大容量の銀ろう１７がこ
の応力を緩和する。この結果、窒化アルミニウム基板１
１等にクラック等が生じることはない。すなわち、リー
ドフレーム１６の窒化アルミニウム基板１１に対する接
合強度を大幅に増加させることができ、本構造の耐久性
を飛躍的に高めることができるものである。
【００１７】また、このＩＣチップ１５、リードフレー
ム１６の実装は、以下の手順によりなされる。すなわ
ち、窒化アルミニウム基板１１表面のメタライズする
（ペースト塗布後焼成）。次に、メタライズ層１２の上
面略全面をメッキする。さらに、メッキ層１３上の略全
面に銀ろう１７を塗布する。この場合、全面に対して塗
布するため銀ろう１７の塗布作業がきわめて容易であ
る。次いで、銀ろう１７の表面の所定位置にリードフレ
ーム１６の一端部を配置してこれを加熱し、接合する。
さらに、リードフレーム１６の上面および銀ろう１７の
上面に対して金メッキ１９を施す。そして、はんだ１４
を金メッキ層１９表面の所定位置に一定量だけ供給し、
ＩＣチップ１５をこのはんだ１４上に載置する。このと
き、はんだ１４は銀ろう１７および金メッキ層１９に対
してよくなじみＩＣチップ１５の搭載作業が良好とな
る。最後に、超音波ボンディングによりワイヤ１８を接
続する。
ム１６の実装は、以下の手順によりなされる。すなわ
ち、窒化アルミニウム基板１１表面のメタライズする
（ペースト塗布後焼成）。次に、メタライズ層１２の上
面略全面をメッキする。さらに、メッキ層１３上の略全
面に銀ろう１７を塗布する。この場合、全面に対して塗
布するため銀ろう１７の塗布作業がきわめて容易であ
る。次いで、銀ろう１７の表面の所定位置にリードフレ
ーム１６の一端部を配置してこれを加熱し、接合する。
さらに、リードフレーム１６の上面および銀ろう１７の
上面に対して金メッキ１９を施す。そして、はんだ１４
を金メッキ層１９表面の所定位置に一定量だけ供給し、
ＩＣチップ１５をこのはんだ１４上に載置する。このと
き、はんだ１４は銀ろう１７および金メッキ層１９に対
してよくなじみＩＣチップ１５の搭載作業が良好とな
る。最後に、超音波ボンディングによりワイヤ１８を接
続する。
【００１８】なお、銀ろう１７は必ずしもメッキ層１３
の全面に被着しなくても、リードフレーム１６の接合部
分およびはんだ１４塗布部分について被着するものであ
ってもよい。この場合、リードフレーム１６の接合部分
にあっては、リードフレーム１６の接着部よりも例えば
１ｍｍ2以上の広さに銀ろう１７を塗布するものとす
る。なお、本発明は窒化アルミニウム基板に限られず高
放熱性が要求される他のセラミックス基板についても適
用することができるものでもある。
の全面に被着しなくても、リードフレーム１６の接合部
分およびはんだ１４塗布部分について被着するものであ
ってもよい。この場合、リードフレーム１６の接合部分
にあっては、リードフレーム１６の接着部よりも例えば
１ｍｍ2以上の広さに銀ろう１７を塗布するものとす
る。なお、本発明は窒化アルミニウム基板に限られず高
放熱性が要求される他のセラミックス基板についても適
用することができるものでもある。
【００１９】
【発明の効果】本発明によれば、セラミックス基板等で
のクラックの発生を防止することができる。また、ボン
ディング不良の発生率が減少する。また、ワイヤボンデ
ィングの作業性が良好となる。また、はんだがなじみ易
く、半導体装置の搭載が容易である。また、従来に比較
して、ろう材被着の作業性が大幅に向上する。さらに、
リードフレーム接合の作業性も従来に比して大幅に向上
する。
のクラックの発生を防止することができる。また、ボン
ディング不良の発生率が減少する。また、ワイヤボンデ
ィングの作業性が良好となる。また、はんだがなじみ易
く、半導体装置の搭載が容易である。また、従来に比較
して、ろう材被着の作業性が大幅に向上する。さらに、
リードフレーム接合の作業性も従来に比して大幅に向上
する。
【図面の簡単な説明】
【図１】本発明の一実施例に係る半導体装置の実装構造
を示す断面図である。
を示す断面図である。
【図２】従来の半導体装置の実装構造を示す断面図であ
る。
る。
１１ 窒化アルミニウム基板 １２ メタライズ層 １３ メッキ層 １４ はんだ １５ ＩＣチップ １６ リードフレーム １７ 銀ろう
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8719−4Ｍ Ｈ０１Ｌ 23/12 Ｋ
Claims (4)
- 【請求項１】 セラミックス基体と、 このセラミックス基体上に積層されたメタライズ層と、 このメタライズ層の上面に被着されたメッキ層と、 このメッキ層上面に被着され、リードフレームの一端部
がその上面に固着される第１のろう材層と、 上記メッキ層の上面に被着され、その上に半導体装置が
搭載される第２のろう材層とを備えたことを特徴とする
半導体装置実装用基板。 - 【請求項２】 上記セラミックス基体は窒化アルミニウ
ム焼結体である請求項１に記載の半導体装置実装用基
板。 - 【請求項３】 セラミックス基板と、 このセラミックス基板上に積層されたメタライズ層と、 このメタライズ層の上面に被着されたメッキ層と、 このメッキ層の上面に被着されたろう材層と、 このろう材層の上面にはんだを介して搭載された半導体
装置と、 このろう材層の上面にその一端部が固着されたリードフ
レームとを備えたことを特徴とする半導体装置の実装構
造。 - 【請求項４】 上記セラミックス基板は窒化アルミニウ
ム基板である請求項３に記載の半導体装置の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5083987A JP3036291B2 (ja) | 1993-03-18 | 1993-03-18 | 半導体装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5083987A JP3036291B2 (ja) | 1993-03-18 | 1993-03-18 | 半導体装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06283621A true JPH06283621A (ja) | 1994-10-07 |
| JP3036291B2 JP3036291B2 (ja) | 2000-04-24 |
Family
ID=13817896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5083987A Expired - Lifetime JP3036291B2 (ja) | 1993-03-18 | 1993-03-18 | 半導体装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036291B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8603017B2 (en) | 2005-03-07 | 2013-12-10 | American Medical Innovations, L.L.C. | Vibrational therapy assembly for treating and preventing the onset of deep venous thrombosis |
| US8795210B2 (en) | 2006-07-11 | 2014-08-05 | American Medical Innovations, L.L.C. | System and method for a low profile vibrating plate |
-
1993
- 1993-03-18 JP JP5083987A patent/JP3036291B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3036291B2 (ja) | 2000-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3461829B2 (ja) | 緩衝層を有する電力半導体素子 | |
| JP2984068B2 (ja) | 半導体装置の製造方法 | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| JPH07202063A (ja) | セラミックス回路基板 | |
| WO2017126344A1 (ja) | 電力用半導体装置および電力用半導体装置を製造する方法 | |
| US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
| JPH05218229A (ja) | セラミック回路基板 | |
| JPH03248541A (ja) | 半導体パッケージ | |
| JPH08222658A (ja) | 半導体素子用パッケージ及びその製造方法 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JP2980066B2 (ja) | 半導体装置 | |
| JP3463790B2 (ja) | 配線基板 | |
| JPH09307020A (ja) | セラミックパッケージ | |
| JP2001284501A (ja) | 放熱基板 | |
| JP2006032554A (ja) | 電子部品の製造方法 | |
| JPS61121489A (ja) | 基板製造用Ｃｕ配線シ−ト | |
| JPH07335792A (ja) | 半導体素子搭載用パッケージ | |
| JP2001135753A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JPH0794624A (ja) | 回路基板 | |
| JP2000349098A (ja) | セラミック基板と半導体素子の接合体及びその製造方法 | |
| JPS6083356A (ja) | 半導体装置 | |
| JPS628532A (ja) | 金メツキされた電子部品パツケ−ジ | |
| JP3260512B2 (ja) | 窒化アルミニウム回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000125 |