JP2001284501A - 放熱基板 - Google Patents

放熱基板

Info

Publication number
JP2001284501A
JP2001284501A JP2000090595A JP2000090595A JP2001284501A JP 2001284501 A JP2001284501 A JP 2001284501A JP 2000090595 A JP2000090595 A JP 2000090595A JP 2000090595 A JP2000090595 A JP 2000090595A JP 2001284501 A JP2001284501 A JP 2001284501A
Authority
JP
Japan
Prior art keywords
bonding layer
heat dissipation
intermediate bonding
film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000090595A
Other languages
English (en)
Inventor
Hirohisa Saito
裕久 斉藤
Takahiro Imai
貴浩 今井
Yoshiyuki Yamamoto
喜之 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2000090595A priority Critical patent/JP2001284501A/ja
Publication of JP2001284501A publication Critical patent/JP2001284501A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 従来より優れた放熱特性を有するとともに、
半導体素子が熱応力によって損傷を受けることを防止す
ることが可能な放熱基板を提供する。 【解決手段】 放熱基板は、ダイヤモンド基板１と、第
１の中間接合層２と第２の中間接合層３と半導体素子が
取付けられる金属接合層４とを備える。第１の中間接合
層２は、ダイヤモンド基板１の表面上に形成され、か
つ、Ｔｉ、Ｍｏ、ＮｉおよびＰｔからなる群から選択さ
れる少なくとも１種以上を含む。第２の中間接合層３
は、第１の中間接合層２上に形成され、かつ、Ａｕ、Ａ
ｇ、ＣｕおよびＡｌからなる群から選択される少なくと
も１種以上を含み、２０μｍ以上１００μｍ以下の厚み
を有する。金属接合層４は、第２の中間接合層３上に形
成され、かつ、Ａｕ、Ａｇ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂお
よびＩｎからなる群から選択される少なくとも１種以上
を含む共晶合金からなる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、放熱基板に関
し、より特定的には、ダイヤモンド基板を用いた放熱基
板に関する。
【０００２】
【従来の技術】従来、半導体レーザやマイクロ波素子な
ど半導体素子を搭載した電子部品が知られている。この
ような電子部品では、一般的に半導体素子が放熱基板に
接合して取付けられている。半導体素子からの発熱量は
従来比較的小さかったため、放熱基板に関しては、半導
体素子からの熱の放熱特性より、半導体素子を放熱基板
に取付けるためろう材を溶かす際の昇温を考慮して、半
導体素子と熱膨張係数が比較的近いＡｌ2Ｏ3がその材料
として多用されていた。
【０００３】一方、近年では半導体素子の高性能化に伴
う半導体素子の大型化や高出力化が進んできている。そ
のため、半導体素子からの発熱量の増大が問題となって
きている。このような発熱量の増大に対応して、熱伝導
率が比較的大きく、またＳｉやＩｎＰなどと熱膨張係数
が比較的近いＡｌＮなどの熱伝導特性に優れた材料を放
熱基板の材料として用いる傾向が強くなってきている。
しかし、ＧａＡｓ素子のようにＳｉより熱膨張係数の大
きな材料からなる素子については、上記のＡｌ 2Ｏ3ある
いはＡｌＮといった材料からなる放熱基板を用いるとそ
の素子と放熱基板との熱膨張係数の差から素子と放熱基
板との接合部において大きな熱応力が発生する。このた
め、素子が損傷を受ける場合があった。また、半導体素
子のさらなる高出力化や高密度集積化が進むと、上記の
ようなＡｌ2Ｏ3あるいはＡｌＮといった材料からなる放
熱基板では、充分に半導体素子からの熱を放熱させるこ
とができず、半導体素子の出力を低下させることにな
る。
【０００４】そこで、近年、高熱伝導率材料であるダイ
ヤモンドやｃＢＮを放熱基板の材料に適用することが提
案されている。ダイヤモンドは高い熱伝導率を示すた
め、放熱基板の材料としてこのダイヤモンドを用いれば
半導体素子からの熱を充分に除去することができる。し
かし、半導体素子の材料であるケイ素（Ｓｉ）よりダイ
ヤモンドの熱膨張係数は小さいため、ダイヤモンドから
なる放熱基板と半導体素子との接合部に熱応力が発生す
る。そして、この熱応力により半導体素子がダメージを
受けることにより、半導体素子の出力低下、性能の劣
化、寿命短縮、あるいは破損の発生といった問題が発生
していた。
【０００５】このような問題を解決するため、たとえ
ば、特開平５−３２６７６７号公報には、基板母材上に
多結晶ダイヤモンドを形成し、さらにこの多結晶ダイヤ
モンド上に金属層を設けることにより、放熱特性が良好
で、かつ、熱膨張係数を半導体素子と適合させることが
可能な放熱基板が提案されている。図５は、従来の放熱
基板を備えるＬＳＩパッケージを説明するための断面模
式図である。図５を参照して、上記特開平５−３２６７
６７号公報にて提案された放熱基板を備えるＬＳＩパッ
ケージを説明する。
【０００６】図５を参照して、ＬＳＩパッケージは、パ
ッケージ１０１と、パッケージ１０１内に固定された放
熱基板と、放熱基板上に取付けられたＬＳＩチップ１０
５とリードフレーム１０６とボンディングワイヤ１０７
とを備える。放熱基板は、基板母材１０２と、基板母材
１０２上に被覆された多結晶ダイヤモンド１０３と、多
結晶ダイヤモンド１０３の所定領域上に形成された第１
の中間接合層１０８ａ、第２の中間接合層１０８ｂおよ
び金属接合層１０４とを含む。ＬＳＩチップ１０５は金
属接合層１０４上に取付けられている。リードフレーム
１０６はパッケージ１０１の内部から外部へと延在する
ように形成されている。ボンディングワイヤ１０７はリ
ードフレーム１０６のパッケージ１０１内部に位置する
部分とＬＳＩチップ１０５の電極部分（図示せず）とを
電気的に接続している。
【０００７】基板母材１０２としては、厚みが０．１〜
２ｍｍ程度の金属またはセラミックスを使用している。
基板母材１０２の材料としてはＳｉ、Ｍｏ、Ｗ、Ｃｕ−
Ｗ合金、Ｃｕ−Ｍｏ合金、ＳｉＣおよびＡｌＮのうちい
ずれかを主成分とする焼結体を用いることが好ましいと
されている。多結晶ダイヤモンド１０３の厚みは１０μ
ｍ〜５００μｍである。また、第１の中間接合層１０８
ａは、周期律表４ａ、５ａ、６ａ族元素、これらの酸化
物、炭化物、窒化物および炭窒化物からなる群から選択
される少なくとも１種から形成される。第２の中間接合
層１０８ｂはＭｏ、Ｎｉ、Ｐｂ、ＰｔおよびＡｕからな
る群から選択された少なくとも１種から形成される。第
１および第２の中間接合層１０８ａ、１０８ｂの厚みは
０．０１〜５μｍである。金属接合層１０４はＡｕ、Ａ
ｇ、Ｓｉ、Ｇｅ、Ｓｎ、ＰｂおよびＩｎからなる群から
選択される１種以上の金属を含有する。この金属接合層
１０４の厚みは１〜５０μｍとされている。
【０００８】そして、金属接合層１０４、第１および第
２の中間接合層１０８ａ、１０８ｂ、多結晶ダイヤモン
ド１０３および基板母材１０２の材質と厚みとを所定の
材質と厚みとに設定することにより、放熱基板全体の熱
膨張率が室温〜４００℃の範囲で４×１０-6〜６×１０
-5／℃の範囲内の所定の値に設定される。このようにす
れば、放熱基板全体の熱膨張率を容易に半導体素子であ
るＬＳＩチップの熱膨張率に合致するように形成するこ
とができるとされている。また、第１および第２の中間
接合層１０８ａ、１０８ｂによって、多結晶ダイヤモン
ド１０３と金属接合層１０４との接合強度を高めること
ができるとされている。
【０００９】
【発明が解決しようとする課題】しかし、上記特開平５
−３２６７６７号公報に開示された放熱基板には、以下
のような問題があった。
【００１０】すなわち、熱伝導率が大きな多結晶ダイヤ
モンド１０３下に、ダイヤモンドより熱伝導率が劣る金
属などからなる基板母材１０２を配置しているため、多
結晶ダイヤモンド１０３を用いても放熱基板全体として
の熱伝導特性を劇的に向上させることは困難である。そ
のため、上記のように今後さらに半導体素子の発熱量が
増加する場合に対応することが難しい。
【００１１】さらに、金属接合層１０４を構成する材料
の熱伝導率は、第１および第２の中間接合層１０８ａ、
１０８ｂの材料の熱伝導率より小さい。そして、第１お
よび第２の中間接合層１０８ａ、１０８ｂの厚みは０．
０１〜５μｍであるのに対し、金属接合層１０４の厚み
は１〜５０μｍである。つまり、相対的に熱伝導率の小
さな材料からなる金属接合層１０４の厚みが第１および
第２の中間接合層１０８ａ、１０８ｂの厚みより厚くな
るように設定されている。このため、半導体素子の発熱
量が今後増加することに対応して熱伝導特性を向上させ
ることには限界があると考えられる。
【００１２】また、多結晶ダイヤモンド１０３の熱伝導
率が５００〜２０００Ｗ／ｍＫと規定されているが、ｃ
ＢＮ焼結体の熱伝導率が６００Ｗ／ｍＫ程度であること
を考えるとダイヤモンドを用いるメリットが明確でない
とも考えられる。
【００１３】この発明は、上記のような課題を解決する
ためになされたものであり、この発明の目的は、従来よ
り優れた放熱特性を有するとともに、取付けられる半導
体素子が、半導体素子と放熱基板との接合部に発生する
熱応力によって損傷を受けることを防止することが可能
な放熱基板を提供することである。
【００１４】
【課題を解決するための手段】この発明の１の局面にお
ける放熱基板は、半導体素子が取付けられる放熱基板で
あって、ダイヤモンド基板と、第１の中間接合層と第２
の中間接合層と半導体素子が取付けられる金属接合層と
を備える。第１の中間接合層は、ダイヤモンド基板の表
面上に形成され、かつ、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、ニッケル（Ｎｉ）および白金（Ｐｔ）からな
る群から選択される少なくとも１種以上を含む。第２の
中間接合層は、第１の中間接合層上に形成され、かつ、
金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）およびアルミニウ
ム（Ａｌ）からなる群から選択される少なくとも１種以
上を含み、２０μｍ以上１００μｍ以下の厚みを有す
る。金属接合層は、第２の中間接合層上に形成され、か
つ、金（Ａｕ）、銀（Ａｇ）、ケイ素（Ｓｉ）、ゲルマ
ニウム（Ｇｅ）、錫（Ｓｎ）、鉛（Ｐｂ）およびインジ
ウム（Ｉｎ）からなる群から選択される少なくとも１種
以上を含む共晶合金からなる。
【００１５】このようにすれば、放熱基板の基板材料と
して熱伝導特性に優れたダイヤモンド基板を用いること
により、優れた放熱特性を有する放熱基板を得ることが
できる。
【００１６】また、第２の中間接合層として、高い熱伝
導率を示すとともに大きな熱膨張係数を示す金、銀、銅
およびアルミニウムなどの材料を用いることにより、放
熱基板の熱伝導特性を良好に維持するとともに、半導体
素子とダイヤモンド基板との熱膨張係数の差に起因する
熱応力を緩和することができる。さらに、第２の中間接
合層として用いられる上記材料はいずれも展性に優れた
材料であり、熱応力をこの第２の中間接合層の変形によ
って効果的に緩和することができる。この結果、熱応力
に起因して半導体素子が損傷を受けるといった問題の発
生を防止できる。
【００１７】また、第２の中間接合層の厚みを２０μｍ
以上１００μｍ以下の範囲で変化させることで、放熱基
板にさまざまな材料からなる半導体素子が取付けられる
場合、半導体素子と放熱基板との接合部での熱応力を効
果的に緩和できる。たとえば、ダイヤモンド基板と熱膨
張係数の差が相対的に大きな材料からなる半導体素子を
放熱基板に取付ける場合を考える。この場合、熱応力の
緩衝帯としての第２の中間接合層の厚みを相対的に厚く
しておけば、熱膨張係数の差に起因してダイヤモンド基
板と半導体素子との熱膨張による変形量の差が大きくな
っても、この第２の中間接合層が変形することで熱応力
を緩和できる。ここで、第２の中間接合層の厚みが２０
μｍ未満の場合、上記のような熱応力を緩和する機能を
充分発揮させることが困難になる。一方、第２の中間接
合層の厚みが１００μｍ超えとなる場合、放熱基板の放
熱特性を必要以上に低下させることになる。
【００１８】また、第１の中間接合層は、チタン、モリ
ブデン、ニッケルおよび白金からなる群から選択される
１種を含むので、ダイヤモンド基板と第２の中間接合層
との密着性を向上させることができると同時に、第２の
中間接合層の材料がダイヤモンド基板へと拡散すること
を防止できる。第１の中間接合層は、上記チタン、モリ
ブデン、ニッケルおよび白金からなる群から選択される
１種あるいはこれらの合金、もしくはこれらの金属ある
いは合金を複数積層した積層構造であってもよい。
【００１９】また、金属接合層は半導体素子を取付ける
ためのろう材として用いるために形成されている。そし
て、金属接合層は上記の通り共晶合金からなる。このよ
うな共晶合金は比較的低融点であるため、半導体装置を
比較的低温度で取付けることができる。このため、半導
体素子を取付ける作業の後、室温まで放熱基板を冷却す
る際に発生する金属接合層と半導体素子との間の熱応力
を小さくできる。このような金属接合層として、Ａｕ−
Ｓｎ、Ａｕ−Ｓｉ、Ａｕ−Ｇｅ、Ｐｂ−Ｓｎ合金などの
共晶合金を用いることが好ましい。
【００２０】上記１の局面における放熱基板では、第１
の中間接合層の厚みが０．０５μｍ以上５μｍ以下であ
ることが好ましい。
【００２１】このようにすれば、密着性を向上させる
（密着層としての作用）と同時に第２の中間接合層の材
料がダイヤモンド基板へと拡散することを防止する（障
壁層としての作用）という機能を確実に発揮することが
できる。第１の中間接合層の厚みが０．０５μｍ未満の
場合、充分に上記密着層および障壁層としての作用を発
揮することができない。また、第１の中間接合層の厚み
が５μｍ超えの場合、第１の中間接合層では第２の中間
接合層の材料より熱伝導特性の劣る材料を用いているた
め、放熱基板の放熱特性を低下させる原因となる。
【００２２】上記１の局面における放熱基板では、金属
接合層の厚みが１μｍ以上５μｍ以下であることが好ま
しい。
【００２３】この場合、半導体素子を放熱基板に取付け
た場合の密着性を充分確保できると同時に、放熱基板の
放熱特性が劣化することを防止できる。なお、金属接合
層の厚みが１μｍ未満では半導体素子を放熱基板に取付
ける際の密着強度を充分に確保することが困難になる。
また、金属接合層の厚みが５μｍ超えの場合、上記のよ
うな共晶合金の熱伝導率は第１および第２の中間接合層
として用いられる材料の熱伝導率より小さいため、放熱
基板の放熱特性を必要以上に劣化させることになる。
【００２４】上記１の局面における放熱基板は、第２の
中間接合層と金属接合層との間に位置し、モリブデン
（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）および金
（Ａｕ）からなる群から選択される少なくとも１種以上
を含む第３の中間接合層を備えることが好ましい。
【００２５】この場合、第３の中間接合層は、金属接合
層と第２の中間接合層との密着性を向上させるととも
に、第２の中間接合層と金属接合層との間で構成材料が
互いに拡散することを防止する。第２の中間接合層の材
料が金属接合層へ拡散すると、金属接合層に半導体素子
を取付ける場合の密着性が劣化する原因となる。このた
め、第３の中間接合層を形成することにより、半導体素
子と放熱基板との密着性が劣化するという問題の発生を
防止できる。
【００２６】上記１の局面における放熱基板では、第３
の中間接合層の厚みが０．０５μｍ以上２μｍ以下であ
ることが好ましい。
【００２７】この場合、上記のような第３の中間接合層
の機能を十分発揮させることができるとともに、放熱基
板の放熱特性が必要以上に低下することを防止できる。
なお、第３の中間接合層の厚みが０．０５μｍ未満の場
合、第２の中間接合層と金属接合層との間で構成材料が
互いに拡散することを十分防止することが困難になる。
また、第３の中間接合層の厚みが２μｍ超えの場合、ダ
イヤモンド基板より熱伝導率の低い金属層の厚みが厚く
なることにより、放熱基板の放熱特性が必要以上に低下
することになる。
【００２８】上記１の局面における放熱基板では、ダイ
ヤモンド基板の熱伝導率が８００Ｗ／ｍＫ以上であるこ
とが好ましい。
【００２９】この場合、ｃＢＮなどの材料よりダイヤモ
ンド基板の熱伝導率を大きくできるので、ｃＢＮなどの
材料を用いた放熱基板より優れた放熱特性を有する放熱
基板を得ることができる。
【００３０】
【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態を説明する。なお、以下の図面において、同一
または相当する部分には同一の参照番号を付し、その説
明は繰り返さない。
【００３１】（実施の形態１）発明者らは、ダイヤモン
ド基板上に高い熱伝導率および大きな熱膨張係数を有す
る金属材料を積層することにより、ダイヤモンド基板の
良好な放熱特性を利用すると同時に熱応力による半導体
素子の損傷や特性の劣化を防止できるのではないかとい
う知見に基づき、研究の結果本発明を完成するに至っ
た。図１は、本発明による放熱基板の実施の形態１を示
す断面模式図である。図１を参照して、放熱基板を説明
する。
【００３２】図１を参照して、放熱基板は半導体素子が
取付けられる放熱基板であって、ダイヤモンド基板１
と、第１の中間接合層２と第２の中間接合層３と半導体
素子としてのＬＳＩチップ５（図２参照）が取付けられ
る金属接合層４とを備える。第１の中間接合層２は、ダ
イヤモンド基板１の表面上に形成され、かつ、チタン、
モリブデン、ニッケルおよび白金からなる群から選択さ
れる少なくとも１種以上を含む。第２の中間接合層３
は、第１の中間接合層２上に形成され、かつ、金、銀、
銅およびアルミニウムからなる群から選択される少なく
とも１種以上を含み、２０μｍ以上１００μｍ以下の厚
みを有する。金属接合層４は、第２の中間接合層３上に
形成され、かつ、金、銀、ケイ素、ゲルマニウム、錫、
鉛およびインジウムからなる群から選択される少なくと
も１種以上を含む共晶合金からなる。
【００３３】このようにすれば、放熱基板の基板材料と
して熱伝導特性に優れたダイヤモンド基板１を用いるこ
とにより、優れた放熱特性を有する放熱基板を得ること
ができる。
【００３４】また、第２の中間接合層３として、高い熱
伝導率を示すとともに大きな熱膨張係数を示す金、銀、
銅およびアルミニウムなどの材料を用いることにより、
放熱基板の熱伝導特性を良好に維持すると同時に、ＬＳ
Ｉチップ５を構成する材料とダイヤモンド基板１との熱
膨張係数の差に起因する熱応力を緩和することができ
る。さらに、第２の中間接合層３として用いられる上記
材料はいずれも展性に優れた材料であり、熱応力をこの
第２の中間接合層３の変形によって効果的に緩和するこ
とができる。この結果、熱応力に起因してＬＳＩチップ
５が損傷を受けるといった問題の発生を防止できる。ま
た、第２の中間接合層３の厚みを２０μｍ以上１００μ
ｍ以下の範囲で変化させることで、放熱基板にさまざま
な材料からなるＬＳＩチップ５などの素子が取付けられ
る場合、ＬＳＩチップ５と放熱基板との接合部での熱応
力を効果的に緩和できる。ここで、第２の中間接合層３
の厚みが２０μｍ未満の場合、上記のような熱応力を緩
和する機能を充分発揮させることが困難になる。一方、
第２の中間接合層３の厚みが１００μｍ超えとなる場
合、放熱基板の放熱特性を必要以上に低下させることに
なる。
【００３５】また、第１の中間接合層２は、チタン、モ
リブデン、ニッケルおよび白金からなる群から選択され
る１種を含むので、ダイヤモンド基板１と第２の中間接
合層３との密着性を向上させることができると同時に、
第２の中間接合層３の材料がダイヤモンド基板１へと拡
散することを防止できる。第１の中間接合層２は、上記
チタン、モリブデン、ニッケルおよび白金からなる群か
ら選択される１種あるいはこれらの合金、もしくはこれ
らの金属あるいは合金を複数積層した積層構造であって
もよい。
【００３６】また、金属接合層４はＬＳＩチップ５を取
付けるためのろう材として用いるために形成されてい
る。そして、金属接合層４は、上記の通り、金、銀、ケ
イ素、ゲルマニウム、錫、鉛およびインジウムからなる
群から選択される少なくとも１種以上を含む共晶合金か
らなる。このような共晶合金は比較的低融点であるた
め、ＬＳＩチップ５を比較的低温度で取付けることがで
きる。このため、ＬＳＩチップ５を取付ける作業の後、
室温まで冷却される際に発生する金属接合層４とＬＳＩ
チップ５との間の熱応力を小さくできる。このような金
属接合層４として、Ａｕ−Ｓｎ、Ａｕ−Ｓｉ、Ａｕ−Ｇ
ｅ、Ｐｂ−Ｓｎ合金などの共晶合金を用いることが好ま
しい。
【００３７】また、第１の中間接合層２の厚みは０．０
５μｍ以上５μｍ以下であることが好ましい。このよう
にすれば、密着性を向上させる密着層としての作用と第
２の中間接合層３の材料がダイヤモンド基板１へと拡散
することを防止する障壁層としての作用とを確実に発揮
することができる。第１の中間接合層２の厚みが０．０
５μｍ未満の場合、充分に上記密着層および障壁層とし
ての作用を発揮することができない。また、第１の中間
接合層２の厚みが５μｍ超えの場合、第１の中間接合層
２では第２の中間接合層３の材料より熱伝導特性の劣る
材料を用いているため、放熱基板の放熱特性を低下させ
る原因となる。
【００３８】また、金属接合層の厚みは１μｍ以上５μ
ｍ以下であることが好ましい。この場合、ＬＳＩチップ
５を放熱基板に取付けた場合の密着性を充分確保できる
と同時に、放熱基板における放熱特性の劣化の程度を充
分小さくすることができる。なお、金属接合層４の厚み
が１μｍ未満ではＬＳＩチップ５を放熱基板に取付ける
際の密着強度を充分に確保することが困難になる。ま
た、金属接合層４の厚みが５μｍ超えの場合、上記のよ
うな共晶合金の熱伝導率は第１および第２の中間接合層
２、３として用いられる材料の熱伝導率より小さいた
め、放熱基板の放熱特性を必要以上に劣化させることに
なる。
【００３９】また、ダイヤモンド基板１の熱伝導率は８
００Ｗ／ｍＫ以上であることが好ましい。この場合、ｃ
ＢＮなどの材料よりダイヤモンド基板１の熱伝導率を大
きくできるので、ｃＢＮなどの材料を用いた放熱基板よ
り優れた放熱特性を得ることができる。ダイヤモンド基
板１としては、たとえば天然の単結晶ダイヤモンド、多
結晶ダイヤモンド、人工合成された単結晶ダイヤモン
ド、多結晶ダイヤモンドを用いることができる。人工合
成の手法としては、高圧法、気相合成法などどのような
手法を用いてもよいが、大型基板の得やすい気相合成法
のなかでも、熱フィラメント法やＣＶＤ法、マイクロ波
プラズマＣＶＤ法、プラズマジェットＣＶＤ法などを用
いることが好ましい。
【００４０】図２は、図１に示した放熱基板を用いた半
導体装置としてのＬＳＩパッケージを示す断面模式図で
ある。図２を参照して、ＬＳＩパッケージを説明する。
【００４１】図２を参照して、ＬＳＩパッケージは、パ
ッケージ８と、パッケージ８内に固定された放熱基板
と、放熱基板上に取付けられたＬＳＩチップ５とリード
フレーム６とボンディングワイヤ７とを備える。放熱基
板は、図１に示した放熱基板と同様の構造を備えてお
り、ダイヤモンド基板１と、第１の中間接合層２と第２
の中間接合層３と金属接合層４とを含む。ＬＳＩチップ
５は金属接合層４上に取付けられている。リードフレー
ム６はパッケージ８の内部から外部へと延在するように
形成されている。ボンディングワイヤ７はリードフレー
ム６のパッケージ８内部に位置する部分とＬＳＩチップ
５の電極部分（図示せず）とを電気的に接続している。
【００４２】このように、本発明による放熱基板をＬＳ
Ｉパッケージに適用すれば、ＬＳＩチップ５が高出力化
する場合に、ＬＳＩチップ５と放熱基板との接合部に発
生する熱応力によりＬＳＩチップ５が損傷を受けること
を防止できると同時に、ＬＳＩチップ５からの熱を確実
に除去できる。
【００４３】（実施の形態２）図３は、本発明による放
熱基板の実施の形態２を示す断面模式図である。図３を
参照して、放熱基板は基本的に図１に示した本発明の実
施の形態１による放熱基板と同様の構造を備えるが、第
２の中間接合層３と金属接合層４との間に位置し、モリ
ブデン、ニッケル、白金および金からなる群から選択さ
れる少なくとも１種以上を含む第３の中間接合層９を備
える。
【００４４】このようにすれば、図１に示した放熱基板
により得られる効果に加えて、第３の中間接合層９が金
属接合層４と第２の中間接合層３との密着性を向上させ
るとともに、第２の中間接合層３と金属接合層４との間
で構成材料が互いに拡散することを防止できる。第２の
中間接合層３の材料が金属接合層４へ拡散すると、金属
接合層４にＬＳＩチップ５を取付ける場合の密着性が劣
化する原因となる。このため、第３の中間接合層９を形
成することにより、ＬＳＩチップ５と放熱基板との密着
性が劣化するという問題の発生を防止できる。
【００４５】また、図３に示した放熱基板では、第３の
中間接合層９の厚みが０．０５μｍ以上２μｍ以下であ
ることが好ましい。この場合、上記のような第３の中間
接合層９の機能を十分発揮させることができるととも
に、放熱基板の放熱特性が必要以上に低下することを防
止できる。なお、第３の中間接合層９の厚みが０．０５
μｍ未満の場合、第２の中間接合層３と金属接合層４と
の間で構成材料が互いに拡散することを十分防止するこ
とが困難になる。また、第３の中間接合層９の厚みが２
μｍ超えの場合、ダイヤモンド基板１より熱伝導率の低
い金属層である第３の中間接合層９の厚みが厚くなるこ
とにより、放熱基板の放熱特性が必要以上に低下するこ
とになる。
【００４６】図４は、図３に示した放熱基板を用いた半
導体装置としてのＬＳＩパッケージを示す断面模式図で
ある。図４を参照して、ＬＳＩパッケージは基本的に図
２に示したＬＳＩパッケージと同様の構造を備えるが、
放熱基板において、図３を参照して説明したように第３
の中間接合層９が形成されている。
【００４７】このように、本発明による放熱基板をＬＳ
Ｉパッケージに適用すれば、ＬＳＩチップ５が高出力化
する場合に、ＬＳＩチップ５と放熱基板との接合部に発
生する熱応力によりＬＳＩチップ５が損傷を受けること
を防止できると同時に、ＬＳＩチップ５からの熱を確実
に除去できる。また、第３の中間接合層９を形成してい
るので、第２の中間接合層３と金属接合層４との間で構
成材料が互いに拡散することを十分防止できる。この結
果、ＬＳＩチップ５と放熱基板との密着性が劣化すると
いう問題の発生を防止できる。
【００４８】
【実施例】本発明による放熱基板の効果を確認するた
め、以下のような試験を行った。
【００４９】（実施例１）本発明の実施例１の試料とし
て、図３に示した構造を有する放熱基板を形成した。具
体的には、熱フィラメントＣＶＤ法を用いて合成したダ
イヤモンド基板１としての多結晶ダイヤモンド基板の表
面に、第１の中間接合層２としてのＴｉ膜、Ｍｏ膜、Ｎ
ｉ膜からなる３層の膜を真空蒸着法により形成した。多
結晶ダイヤモンド基板の厚みは３００μｍである。Ｔｉ
膜の厚みは０．０６μｍ、Ｍｏ膜の厚みは０．２μｍ、
Ｎｉ膜の厚みは０．１μｍである。さらに、このＮｉ膜
の表面上に第２の中間接合層３としてのＡｕ膜を電解め
っき法により形成した。Ａｕ膜の厚みは５０μｍであ
る。このＡｕ膜表面上に第３の中間接合層９としてのＰ
ｔ膜を真空蒸着法により形成した。Ｐｔ膜の厚みは０．
２μｍである。このＰｔ膜上に金属接合層４としてのＡ
ｕ−Ｓｎ共晶合金膜を真空蒸着法により形成した。この
Ａｕ−Ｓｎ共晶合金膜の厚みは３μｍである。
【００５０】比較例として、第２の中間接合層３として
のＡｕ膜の厚みを１μｍとして、他の多結晶ダイヤモン
ド基板、Ｔｉ膜、Ｍｏ膜、Ｎｉ膜、Ｐｔ膜、Ａｕ−Ｓｎ
共晶合金膜の厚みおよび製法を上記実施例の試料と同様
とした比較例の試料を準備した。
【００５１】上記本発明の実施例１の試料と比較例の試
料とにおいて、それぞれ金属接合層であるＡｕ−Ｓｎ共
晶合金膜にＩｎＰ製の半導体レーザ素子を取り付けて、
その半導体レーザ素子の性能を調べた。なお、この半導
体レーザ素子は同一ロットにおいて作成されたものを用
いた。
【００５２】半導体レーザ素子の性能についての測定デ
ータとして、飽和光出力を測定した。ここで、半導体レ
ーザ素子の飽和光出力は、素子にかかる応力および素子
の温度により影響を受ける。そして、一般に、飽和光出
力は半導体レーザ素子が受ける応力が大きくなるほど、
また半導体レーザ素子の温度が高いほど低くなる。
【００５３】測定の結果、本発明の実施例１の試料にお
ける飽和光出力は、比較例の試料における飽和光出力よ
り約１５％高かった。つまり、本発明による放熱基板で
は、第２の中間接合層の厚みを厚くする事により、半導
体レーザ素子にかかる熱応力を低減することができると
ともに、十分な放熱特性を示していることがわかる。
【００５４】（実施例２）本発明の実施例２の試料とし
て、図３に示した構造を有する放熱基板を複数個準備し
た。具体的には、マイクロ波プラズマＣＶＤ法を用いて
合成したダイヤモンド基板１としての多結晶ダイヤモン
ド基板の表面に、第１の中間接合層２としてのＴｉ膜、
Ｐｔ膜からなる２層の膜をスパッタリング法により形成
した。多結晶ダイヤモンド基板の厚みは２５０μｍであ
る。Ｔｉ膜の厚みは０．０５μｍ、Ｐｔ膜の厚みは０．
２μｍである。さらに、このＰｔ膜の表面上に第２の中
間接合層３としてのＡｇ膜およびＡｕ膜からなる２層の
膜をめっき法により形成した。Ａｇ膜の厚みは５０μｍ
であり、Ａｕ膜の厚みは１μｍである。このＡｕ膜表面
上に第３の中間接合層９としてのＰｔ膜を真空蒸着法に
より形成した。Ｐｔ膜の厚みは０．２μｍである。この
Ｐｔ膜上に金属接合層４としてのＰｂ−Ｓｎ共晶合金膜
を真空蒸着法により形成した。このＰｂ−Ｓｎ共晶合金
膜の厚みは２μｍである。
【００５５】比較例として、第２の中間接合層３として
Ａｇ膜を形成せず１μｍの厚みのＡｕ膜のみを形成する
一方、他の多結晶ダイヤモンド基板、第１の中間接合層
としてのＴｉ膜、Ｐｔ膜、第３の中間接合層としてのＰ
ｔ膜、Ｐｂ−Ｓｎ共晶合金膜の製法および厚みを上記実
施例の試料と同様とした比較例の試料を複数個準備し
た。
【００５６】上記本発明の実施例２の試料と比較例の試
料とにおいて、昇温することによりＰｂ−Ｓｎ共晶合金
を溶かしてＧａＡｓ製の半導体レーザ素子をこのＰｂ−
Ｓｎ共晶合金膜に取り付けた。取り付け後、試料を室温
まで冷却した。冷却後、本発明の実施例２の試料では外
観に特に変化は無かったが、比較例の試料の１つでは、
半導体レーザ素子の角部にクラックが発生していた。こ
れは、本発明の実施例２では、第２の中間接合層が十分
な厚さで形成されているため、冷却の際の熱応力を十分
緩和できるのに対し、比較例ではこの熱応力を十分緩和
することができないため、この熱応力によって半導体レ
ーザ素子にクラックが発生したものと考えられる。
【００５７】また、本発明の実施例２の試料と比較例の
試料とについて、その半導体レーザ素子の性能を調べ
た。なお、この半導体レーザ素子は同一ロットにおいて
作成されたものを用いた。半導体レーザ素子の性能につ
いての測定データとして、実施例１と同様に飽和光出力
を測定した。
【００５８】測定の結果、本発明の実施例２の試料にお
ける飽和光出力は、比較例の試料における飽和光出力よ
り約２０％高かった。つまり、本発明による放熱基板で
は、第２の中間接合層の厚みを厚くする事により、半導
体レーザ素子にかかる熱応力を低減することができると
ともに、十分な放熱特性を示していることがわかる。
【００５９】（実施例３）本発明の実施例３の試料とし
て、図３に示した構造を有する放熱基板を形成した。具
体的には、マイクロ波プラズマＣＶＤ法を用いて合成し
たダイヤモンド基板１としての多結晶ダイヤモンド基板
を準備した。この多結晶ダイヤモンド基板は熱伝導率が
５００Ｗ／ｍＫのものと１０００Ｗ／ｍＫのものという
２種類を準備した。多結晶ダイヤモンド基板の厚みは３
５０μｍである。この２種類の多結晶ダイヤモンド基板
のそれぞれの表面に、第１の中間接合層２としてのＴｉ
膜およびＰｔ膜からなる２層の膜をスパッタリング法に
より形成した。Ｔｉ膜の厚みは０．０６μｍ、Ｐｔ膜の
厚みは０．２μｍである。さらに、このＰｔ膜の表面上
に第２の中間接合層３としてのＡｕ膜を真空蒸着法によ
り形成した。Ａｕ膜の厚みは５０μｍである。このＡｕ
膜表面上に第３の中間接合層９としてのＰｔ膜をスパッ
タリング法により形成した。Ｐｔ膜の厚みは０．２μｍ
である。このＰｔ膜上に金属接合層４としてのＡｕ−Ｓ
ｎ共晶合金膜を形成した。このＡｕ−Ｓｎ共晶合金膜の
厚みは４μｍである。
【００６０】比較例として、多結晶ダイヤモンド基板に
代えて熱伝導率が６００Ｗ／ｍＫのｃＢＮ基板を準備し
た。そして、このｃＢＮ基板上に上記の本発明の実施例
３による試料と同様に、第１の中間接合層としてのＴｉ
膜およびＰｔ膜、第２の中間接合層としてのＡｕ膜、第
３の中間接合層としてのＰｔ膜、金属接合層としてのＡ
ｕ−Ｓｎ共晶合金膜を形成した試料を準備した。
【００６１】上記本発明の実施例３の試料と比較例の試
料とにおいて、それぞれ金属接合層であるＡｕ−Ｓｎ共
晶合金膜にＩｎＰ製の半導体レーザ素子を取り付けて、
その半導体レーザ素子の性能を調べた。なお、この半導
体レーザ素子は同一ロットにおいて作成されたものを用
いた。
【００６２】半導体レーザ素子の性能についての測定デ
ータとして、飽和光出力を測定した。その結果、飽和光
出力は、熱伝導率が１０００Ｗ／ｍＫの多結晶ダイヤモ
ンド基板を用いた試料が一番大きく、ｃＢＮ基板を用い
た試料、５００Ｗ／ｍＫの多結晶ダイヤモンド基板を用
いた試料、という順番で小さくなっていた。このよう
に、熱伝導率が１０００Ｗ／ｍＫの多結晶ダイヤモンド
基板を用いた放熱基板は、ｃＢＮ基板を用いた放熱基板
より優れた特性を示すことがわかる。
【００６３】（実施例４）本発明の実施例４の試料とし
て、図１に示した構造を有する放熱基板を複数個準備し
た。具体的には、熱フィラメントＣＶＤ法を用いて合成
したダイヤモンド基板１としての多結晶ダイヤモンド基
板の表面に、第１の中間接合層２としてのＴｉ膜、Ｍｏ
膜およびＮｉ膜からなる３層の膜を真空蒸着法により形
成した。多結晶ダイヤモンド基板の厚みは３００μｍで
ある。Ｔｉ膜の厚みは０．０５μｍ、Ｍｏ膜の厚みは
０．３μｍ、Ｎｉ膜の厚みは０．１５μｍである。さら
に、このＮｉ膜の表面上に第２の中間接合層３としての
Ａｕ膜を電解めっき法により形成した。Ａｕ膜の厚みは
３０μｍである。このＡｕ膜表面上に金属接合層４とし
てのＰｂ−Ｓｎ共晶合金膜を真空蒸着法により形成し
た。このＰｂ−Ｓｎ共晶合金膜の厚みは３μｍである。
【００６４】比較例として、第２の中間接合層３として
Ａｕ膜を形成せず、他の多結晶ダイヤモンド基板、第１
の中間接合層としてのＴｉ膜、Ｍｏ膜およびＮｉ膜、金
属接合層としてのＰｂ−Ｓｎ共晶合金膜からなる放熱基
板の試料を複数個準備した。
【００６５】上記本発明の実施例４の試料と比較例の試
料とにおいて、昇温することによりＰｂ−Ｓｎ共晶合金
を溶かしてＧａＡｓ製の半導体レーザダイオードをこの
Ｐｂ−Ｓｎ共晶合金膜に取り付けた。取り付け後、試料
を室温まで冷却した。冷却後、本発明の実施例４の試料
では外観に特に変化は無かったが、比較例の試料では、
半導体レーザダイオードのエッジ部にクラックが発生し
たものがあった。これは、本発明の実施例４では、第２
の中間接合層が十分な厚さで形成されているため、冷却
の際の熱応力を十分緩和できるのに対し、比較例ではこ
の熱応力を十分緩和することができないため、この熱応
力によって半導体レーザダイオードにクラックが発生し
たものと考えられる。
【００６６】また、本発明の実施例４の試料と比較例の
試料のうちクラックが発生しなかったものとについて、
その半導体レーザダイオードの性能を調べた。なお、こ
の半導体レーザダイオードは同一ロットにおいて作成さ
れたものを用いた。
【００６７】半導体レーザ素子の性能についての測定デ
ータとして、実施例１と同様に飽和光出力を測定した。
測定の結果、本発明の実施例４の試料における飽和光出
力は、比較例の試料における飽和光出力より約１５％高
かった。つまり、本発明による放熱基板では、十分な厚
みを有する第２の中間接合層が存在する事によりこの第
２の中間接合層において熱応力が緩和されるので、半導
体レーザダイオードにかかる熱応力を低減できることが
わかる。
【００６８】（実施例５）本発明の実施例５の試料とし
て、図３に示した構造を有する放熱基板を形成した。具
体的には、熱フィラメントＣＶＤ法を用いて合成したダ
イヤモンド基板１としての多結晶ダイヤモンド基板（幅
１０ｍｍ×長さ５ｍｍ×厚さ０．３ｍｍ）の表面に、第
１の中間接合層２としてのＴｉ膜、Ｍｏ膜、Ｎｉ膜から
なる３層の膜を真空蒸着法により形成した。Ｔｉ膜の厚
みは０．０６μｍ、Ｍｏ膜の厚みは０．２μｍ、Ｎｉ膜
の厚みは０．１μｍである。さらに、このＮｉ膜の表面
上に第２の中間接合層３としてのＡｕ膜を電界めっき法
により形成した。Ａｕ膜の厚みは５０μｍである。この
Ａｕ膜表面上に第３の中間接合層９としてのＰｔ膜を真
空蒸着法により形成した。Ｐｔ膜の厚みは０．２μｍで
ある。このＰｔ膜上に金属接合層４としてのＡｕ−Ｓｎ
共晶合金膜を真空蒸着法により形成した。このＡｕ−Ｓ
ｎ共晶合金膜の厚みは３μｍである。
【００６９】比較例として、第２の中間接合層３として
のＡｕ膜を真空蒸着法により形成し、このＡｕ膜の厚み
を１μｍとする一方、他の多結晶ダイヤモンド基板、Ｔ
ｉ膜、Ｍｏ膜、Ｎｉ膜、Ｐｔ膜、Ａｕ−Ｓｎ共晶合金膜
の厚みおよび製法を上記実施例５の試料と同様とした比
較例の試料を準備した。
【００７０】上記本発明の実施例５の試料と比較例の試
料とを昇温することによりＡｕ−Ｓｎ共晶合金を溶かし
てＧａＡｓ製の半導体レーザ素子をこのＡｕ−Ｓｎ共晶
合金膜に取り付けた。取り付け後、試料を室温まで冷却
した。
【００７１】上記半導体レーザ素子取付け後、本発明の
実施例５の試料では外観に特に変化は無かったが、比較
例の試料では、半導体レーザ素子の角部にクラックが発
生したものがあった。これは、本発明の実施例５では、
第２の中間接合層であるＡｕ膜が十分な厚さで形成され
ているため、冷却の際の熱応力を緩和できるのに対し、
比較例ではこの熱応力を十分緩和することができないた
め、この熱応力によって半導体レーザ素子にクラックが
発生したものと考えられる。
【００７２】また、本発明の実施例５の試料と比較例の
試料のうちクラックが発生しなかったものとについて、
その半導体レーザ素子の性能を調べた。なお、この半導
体レーザ素子は同一ロットにおいて作成されたものを用
いた。
【００７３】半導体レーザ素子の性能についての測定デ
ータとして、実施例１と同様に飽和光出力を測定した。
測定の結果、本発明の実施例５の試料における飽和光出
力は、比較例の試料における飽和光出力より約１５％高
かった。このため、本発明の実施例５による放熱基板は
比較例としての放熱基板より優れた特性を示すことがわ
かる。
【００７４】今回開示された実施の形態および実施例は
すべての点で例示であって制限的なものではないと考え
られるべきである。本発明の範囲は上記した実施の形態
および実施例ではなくて特許請求の範囲によって示さ
れ、特許請求の範囲と均等の意味および範囲内でのすべ
ての変更が含まれることが意図される。
【００７５】
【発明の効果】このように、本発明によれば、半導体素
子が取付けられる放熱基板としてダイヤモンド基板を利
用し、かつ、相対的に熱伝導率の高い材料からなる第２
の中間接合層の厚みを厚くすることで熱応力を緩和する
ことができるので、優れた放熱特性を示すと同時に熱応
力による半導体素子の損傷などを防止することが可能な
放熱基板を得ることができる。
【図面の簡単な説明】
【図１】 本発明による放熱基板の実施の形態１を示す
断面模式図である。
【図２】 図１に示した放熱基板を用いた半導体装置と
してのＬＳＩパッケージを示す断面模式図である。
【図３】 本発明による放熱基板の実施の形態２を示す
断面模式図である。
【図４】 図３に示した放熱基板を用いた半導体装置と
してのＬＳＩパッケージを示す断面模式図である。
【図５】 従来の放熱基板を備えるＬＳＩパッケージを
説明するための断面模式図である。
【符号の説明】
１ ダイヤモンド基板、２ 第１の中間接合層、３ 第
２の中間接合層、４金属接合層、５ ＬＳＩチップ、６
リードフレーム、７ ボンディングワイヤ、８ パッ
ケージ、９ 第３の中間接合層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 喜之 兵庫県伊丹市昆陽北一丁目１番１号 住友 電気工業株式会社伊丹製作所内 Ｆターム(参考） 5F036 AA01 BB08 BC06 BD01 BD03 BD05 BD16 BE01 5F073 FA15 FA18 FA22

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が取付けられる放熱基板であ
    って、 ダイヤモンド基板と、 前記ダイヤモンド基板の表面上に形成され、かつ、チタ
    ン、モリブデン、ニッケルおよび白金からなる群から選
    択される少なくとも１種以上を含む第１の中間接合層
    と、 前記第１の中間接合層上に形成され、かつ、金、銀、銅
    およびアルミニウムからなる群から選択される少なくと
    も１種以上を含み、２０μｍ以上１００μｍ以下の厚み
    を有する第２の中間接合層と、 前記第２の中間接合層上に形成され、かつ、金、銀、ケ
    イ素、ゲルマニウム、錫、鉛およびインジウムからなる
    群から選択される少なくとも１種以上を含む共晶合金か
    らなり、かつ、半導体素子が取付けられる金属接合層と
    を備える、放熱基板。
  2. 【請求項２】 前記第２の中間接合層と前記金属接合層
    との間に位置し、モリブデン、ニッケル、白金および金
    からなる群から選択される少なくとも１種以上を含む第
    ３の中間接合層を備える、請求項１に記載の放熱基板。
  3. 【請求項３】 前記第３の中間接合層の厚みが０．０５
    μｍ以上２μｍ以下である、請求項２に記載の放熱基
    板。
  4. 【請求項４】 前記ダイヤモンド基板の熱伝導率が８０
    ０Ｗ／ｍＫ以上である、請求項１〜３のいずれか１項に
    記載の放熱基板。
  5. 【請求項５】 前記第１の中間接合層の厚みが０．０５
    μｍ以上５μｍ以下である、請求項１〜４のいずれか１
    項に記載の放熱基板。
  6. 【請求項６】 前記金属接合層の厚みが１μｍ以上５μ
    ｍ以下である、請求項１〜５のいずれか１項に記載の放
    熱基板。
JP2000090595A 2000-03-29 2000-03-29 放熱基板 Withdrawn JP2001284501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000090595A JP2001284501A (ja) 2000-03-29 2000-03-29 放熱基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000090595A JP2001284501A (ja) 2000-03-29 2000-03-29 放熱基板

Publications (1)

Publication Number Publication Date
JP2001284501A true JP2001284501A (ja) 2001-10-12

Family

ID=18606183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000090595A Withdrawn JP2001284501A (ja) 2000-03-29 2000-03-29 放熱基板

Country Status (1)

Country Link
JP (1) JP2001284501A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096316A (ja) * 2005-09-27 2007-04-12 Agere Systems Inc ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス
JP2010508658A (ja) * 2006-10-31 2010-03-18 レイセオン カンパニー 基板内のビアを密閉する方法
WO2012173631A1 (en) * 2011-06-17 2012-12-20 Ipg Photonics Corporation Semiconductor unit with submount for semiconductor device
JP2013168621A (ja) * 2012-01-16 2013-08-29 National Institute Of Advanced Industrial & Technology ３層構造積層ダイヤモンド系基板、パワー半導体モジュール用放熱実装基板およびそれらの製造方法
JP2013225654A (ja) * 2012-03-22 2013-10-31 Nichia Chem Ind Ltd 半導体レーザ装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096316A (ja) * 2005-09-27 2007-04-12 Agere Systems Inc ヒートシンクへの熱伝導を向上させるための冶金的接合を含む集積回路デバイス
JP2010508658A (ja) * 2006-10-31 2010-03-18 レイセオン カンパニー 基板内のビアを密閉する方法
WO2012173631A1 (en) * 2011-06-17 2012-12-20 Ipg Photonics Corporation Semiconductor unit with submount for semiconductor device
EP2721636A1 (en) * 2011-06-17 2014-04-23 IPG Photonics Corporation Semiconductor unit with submount for semiconductor device
EP2721636A4 (en) * 2011-06-17 2015-04-01 Ipg Photonics Corp SEMICONDUCTOR UNIT WITH MOUNTING BASE FOR A SEMICONDUCTOR COMPONENT
JP2013168621A (ja) * 2012-01-16 2013-08-29 National Institute Of Advanced Industrial & Technology ３層構造積層ダイヤモンド系基板、パワー半導体モジュール用放熱実装基板およびそれらの製造方法
JP2013225654A (ja) * 2012-03-22 2013-10-31 Nichia Chem Ind Ltd 半導体レーザ装置

Similar Documents

Publication Publication Date Title
US7518155B2 (en) Light emitting element mounting member, and semiconductor device using the same
US7196356B2 (en) Submount and semiconductor device
US4830820A (en) Method for producing material for semiconductor device
WO2016143557A1 (ja) パワー半導体装置
WO2003094220A1 (fr) Embase et dispositif a semi-conducteur
US8021929B2 (en) Apparatus and method configured to lower thermal stresses
JP2006261569A (ja) サブマウントおよびその製造方法
EP0460785B1 (en) Semiconductor device having a heat sink
KR20180095590A (ko) 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법
JPH08203924A (ja) 半導体装置
EP1939929B1 (en) Heat sink using a solder layer and method for manufacturing such heat sink
US9324674B2 (en) Die substrate assembly and method
JP3063299B2 (ja) 半導体装置実装用基板
US20070231954A1 (en) Gold/silicon eutectic die bonding method
US6534792B1 (en) Microelectronic device structure with metallic interlayer between substrate and die
EP2693465A1 (en) Electronic device and method of manufacturing such device
JP2001284501A (ja) 放熱基板
JPH08222658A (ja) 半導体素子用パッケージ及びその製造方法
JP3092603B2 (ja) 半導体素子実装基板又は放熱板とその製造方法及び該基板又は放熱板と半導体素子との接合体
JPS6318687A (ja) 回路基板
JPH08102570A (ja) セラミックス回路基板
JPH08115928A (ja) 半導体装置およびその製造方法
JPH1126335A (ja) 半導体装置
JPH03218031A (ja) 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JP3044952B2 (ja) 半導体チップの実装構造

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605