JPH1126335A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1126335A JPH1126335A JP9181465A JP18146597A JPH1126335A JP H1126335 A JPH1126335 A JP H1126335A JP 9181465 A JP9181465 A JP 9181465A JP 18146597 A JP18146597 A JP 18146597A JP H1126335 A JPH1126335 A JP H1126335A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- metal layer
- semiconductor device
- thin film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を金属製パッケージに高温で実装
した際に半導体装置の反りを低減し、半導体装置の実装
時における組立性が向上された半導体装置を実現する。 【解決手段】 半導体基板１と、半導体基板１の裏面側
に備えられたＡｕ薄膜３及びＡｕメッキ膜４との間に、
線熱膨張率がＡｕ薄膜３及びＡｕメッキ膜４よりも半導
体基板１に近く、弾性率がＡｕ薄膜３及びＡｕメッキ膜
４よりも高いＷ薄膜７が形成される。半導体基板１とＷ
薄膜７との間に、半導体基板１とＷ薄膜７との接着性を
高めるＴｉ薄膜２が形成される。Ａｕメッキ膜４の面
が、ＡｕＳｎ半田を用いて高温で金属製パッケージに接
着されることで半導体装置が金属製パッケージに実装さ
れる。この半導体装置の実装時に、半導体基板１と、Ａ
ｕ薄膜３及びＡｕメッキ膜４との線熱膨張率の差により
熱ストレスが発生するが、その熱ストレスがＷ薄膜７で
緩和され、半導体基板１の反りが減少する。
した際に半導体装置の反りを低減し、半導体装置の実装
時における組立性が向上された半導体装置を実現する。 【解決手段】 半導体基板１と、半導体基板１の裏面側
に備えられたＡｕ薄膜３及びＡｕメッキ膜４との間に、
線熱膨張率がＡｕ薄膜３及びＡｕメッキ膜４よりも半導
体基板１に近く、弾性率がＡｕ薄膜３及びＡｕメッキ膜
４よりも高いＷ薄膜７が形成される。半導体基板１とＷ
薄膜７との間に、半導体基板１とＷ薄膜７との接着性を
高めるＴｉ薄膜２が形成される。Ａｕメッキ膜４の面
が、ＡｕＳｎ半田を用いて高温で金属製パッケージに接
着されることで半導体装置が金属製パッケージに実装さ
れる。この半導体装置の実装時に、半導体基板１と、Ａ
ｕ薄膜３及びＡｕメッキ膜４との線熱膨張率の差により
熱ストレスが発生するが、その熱ストレスがＷ薄膜７で
緩和され、半導体基板１の反りが減少する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、温度上昇を抑えるために半導体基板に金を裏
打ちしたＰＨＳ（plated heat sink）構造の半導体装置
に関する。
し、特に、温度上昇を抑えるために半導体基板に金を裏
打ちしたＰＨＳ（plated heat sink）構造の半導体装置
に関する。
【０００２】
【従来の技術】一般的に半導体装置が動作する際、半導
体装置の素子部から発熱が起こるが、その際に発生した
熱により素子部の温度が高くなると熱暴走、あるいは半
導体装置の特性劣化等の不具合が発生し易くなる。その
不具合の対策として、半導体装置を構成する半導体基板
の厚さを薄くした後、半導体基板に例えばＡｕ（金）等
のメッキ層を形成して裏打ちするＰＨＳ（plated heat
sink）構造の半導体装置が広く用いられている。このよ
うな半導体装置では、半導体基板の素子部から発生した
熱がＡｕ等のメッキ層から放熱されることによって、半
導体装置の温度上昇が抑えられる。
体装置の素子部から発熱が起こるが、その際に発生した
熱により素子部の温度が高くなると熱暴走、あるいは半
導体装置の特性劣化等の不具合が発生し易くなる。その
不具合の対策として、半導体装置を構成する半導体基板
の厚さを薄くした後、半導体基板に例えばＡｕ（金）等
のメッキ層を形成して裏打ちするＰＨＳ（plated heat
sink）構造の半導体装置が広く用いられている。このよ
うな半導体装置では、半導体基板の素子部から発生した
熱がＡｕ等のメッキ層から放熱されることによって、半
導体装置の温度上昇が抑えられる。
【０００３】図７は、従来のＰＨＳ構造の半導体装置を
示す断面図である。図７に示されるように従来のＰＨＳ
構造の半導体装置では、半導体基板１０１の裏面にＴｉ
（チタン）薄膜１０２、Ａｕ薄膜１０３、第１の金属層
としてのＡｕメッキ膜１０４がこの順番で積層されてい
る。Ｔｉ薄膜１０２、Ａｕ薄膜１０３及びＡｕメッキ薄
膜１０４によって裏面積層部１１０が構成されている。
半導体基板１０１の表層には回路素子（不図示）が形成
されている。この半導体装置では、半導体基板１０１の
回路素子から発生した熱がＡｕメッキ膜１０４を通して
放出される。
示す断面図である。図７に示されるように従来のＰＨＳ
構造の半導体装置では、半導体基板１０１の裏面にＴｉ
（チタン）薄膜１０２、Ａｕ薄膜１０３、第１の金属層
としてのＡｕメッキ膜１０４がこの順番で積層されてい
る。Ｔｉ薄膜１０２、Ａｕ薄膜１０３及びＡｕメッキ薄
膜１０４によって裏面積層部１１０が構成されている。
半導体基板１０１の表層には回路素子（不図示）が形成
されている。この半導体装置では、半導体基板１０１の
回路素子から発生した熱がＡｕメッキ膜１０４を通して
放出される。
【０００４】従来の半導体装置を製造する方法として
は、例えば、半導体基板１０１の厚さを５０μｍ以下ま
で薄くし、半導体基板１０１の裏面に膜厚５００ÅのＴ
ｉ薄膜１０２及び、膜厚２０００ÅのＡｕ薄膜１０３
を、真空蒸着法あるいはスパッタ法を用いて形成する。
次に、Ａｕ薄膜１０３の、半導体基板１０１側と反対側
の面に、厚さ２０〜５０μｍのＡｕメッキ膜１０４を形
成することにより、ＰＨＳ構造の半導体装置が製造され
る。
は、例えば、半導体基板１０１の厚さを５０μｍ以下ま
で薄くし、半導体基板１０１の裏面に膜厚５００ÅのＴ
ｉ薄膜１０２及び、膜厚２０００ÅのＡｕ薄膜１０３
を、真空蒸着法あるいはスパッタ法を用いて形成する。
次に、Ａｕ薄膜１０３の、半導体基板１０１側と反対側
の面に、厚さ２０〜５０μｍのＡｕメッキ膜１０４を形
成することにより、ＰＨＳ構造の半導体装置が製造され
る。
【０００５】図８は、図７に示した半導体装置がＣｕ製
のパッケージに実装された状態を示す断面図である。図
８に示されるように、裏面積層部１１０のＡｕメッキ膜
１０４側の面が、ＡｕＳｎ半田を用いて３２０℃の高温
でＣｕ製パッケージ１０６に接着されることによって、
半導体装置がＡｕＳｎ半田層１０５を介してＣｕ製パッ
ケージ１０６に実装されている。
のパッケージに実装された状態を示す断面図である。図
８に示されるように、裏面積層部１１０のＡｕメッキ膜
１０４側の面が、ＡｕＳｎ半田を用いて３２０℃の高温
でＣｕ製パッケージ１０６に接着されることによって、
半導体装置がＡｕＳｎ半田層１０５を介してＣｕ製パッ
ケージ１０６に実装されている。
【０００６】しかしながら、従来のＰＨＳ構造の半導体
装置では、半導体基板１０１と、Ａｕ薄膜１０３及びＡ
ｕメッキ膜１０４との線熱膨張率の差、あるいは半導体
基板１０１とＣｕ製パッケージ１０６との線熱膨張率の
差から、半導体装置をＣｕ製パッケージ１０６に高温で
実装した際、半導体装置に熱ストレスが発生する。熱ス
トレスが発生すると、半導体基板１０１を薄くしたこと
から半導体基板１０１が凹状に反ってしまう。例えば半
導体基板１０１の大きさが４．３×１．０ｍｍの場合、
図８に示されるように半導体基板１０１の反り量δが約
５０μｍとなる。その結果、半導体装置を実装する際の
組立性が悪くなるという問題点がある。また、このよう
に半導体装置が反ってしまうと、半導体装置の自動組立
機で半導体装置の認識率が下がってしまうという問題点
がある。この問題点の対策として、特開平８−２０３９
２４号公報に示されるＰＨＳ構造の半導体装置が提案さ
れている。
装置では、半導体基板１０１と、Ａｕ薄膜１０３及びＡ
ｕメッキ膜１０４との線熱膨張率の差、あるいは半導体
基板１０１とＣｕ製パッケージ１０６との線熱膨張率の
差から、半導体装置をＣｕ製パッケージ１０６に高温で
実装した際、半導体装置に熱ストレスが発生する。熱ス
トレスが発生すると、半導体基板１０１を薄くしたこと
から半導体基板１０１が凹状に反ってしまう。例えば半
導体基板１０１の大きさが４．３×１．０ｍｍの場合、
図８に示されるように半導体基板１０１の反り量δが約
５０μｍとなる。その結果、半導体装置を実装する際の
組立性が悪くなるという問題点がある。また、このよう
に半導体装置が反ってしまうと、半導体装置の自動組立
機で半導体装置の認識率が下がってしまうという問題点
がある。この問題点の対策として、特開平８−２０３９
２４号公報に示されるＰＨＳ構造の半導体装置が提案さ
れている。
【０００７】特開平８−２０３９２４号公報の半導体装
置では、半導体基板の裏面に、放熱性を高めるＡｕ膜が
形成され、そのＡｕ膜における半導体基板側と反対側の
面に、Ｗ（タングステン）あるいはＭｏ（モリブデン）
の金属層が形成されている。この半導体装置をパッケー
ジに実装する際には、半導体装置のＷあるいはＭｏの金
属層をパッケージ側に向け、ＡｕＳｎ半田を介してＷあ
るいはＭｏの金属層をパッケージに接合する。
置では、半導体基板の裏面に、放熱性を高めるＡｕ膜が
形成され、そのＡｕ膜における半導体基板側と反対側の
面に、Ｗ（タングステン）あるいはＭｏ（モリブデン）
の金属層が形成されている。この半導体装置をパッケー
ジに実装する際には、半導体装置のＷあるいはＭｏの金
属層をパッケージ側に向け、ＡｕＳｎ半田を介してＷあ
るいはＭｏの金属層をパッケージに接合する。
【０００８】
【発明が解決しようとする課題】しかしながら、特開平
８−２０３９２４号公報のＰＨＳ構造の半導体装置で
は、ＷあるいはＭｏの金属層が高融点であり、半導体装
置をパッケージに実装する際の温度でＷあるいはＭｏの
金属層が溶融しない。従って、ＷあるいはＭｏの金属層
がＡｕＳｎ半田と合金化されず、その金属層とＡｕＳｎ
半田との接着性が非常に悪いという問題点がある。
８−２０３９２４号公報のＰＨＳ構造の半導体装置で
は、ＷあるいはＭｏの金属層が高融点であり、半導体装
置をパッケージに実装する際の温度でＷあるいはＭｏの
金属層が溶融しない。従って、ＷあるいはＭｏの金属層
がＡｕＳｎ半田と合金化されず、その金属層とＡｕＳｎ
半田との接着性が非常に悪いという問題点がある。
【０００９】また、半導体装置には、電気的な接続を行
うために半導体基板を貫通する、バイアホールと呼ばれ
る孔が形成されることがある。この場合、半導体装置を
高温度でパッケージに実装した際に半導体装置に熱スト
レスが発生すると、バイアホールの内壁に熱ストレスが
かかり、バイアホール内壁の部分から半導体基板に亀裂
が生じる可能性が大きくなるという問題点がある。
うために半導体基板を貫通する、バイアホールと呼ばれ
る孔が形成されることがある。この場合、半導体装置を
高温度でパッケージに実装した際に半導体装置に熱スト
レスが発生すると、バイアホールの内壁に熱ストレスが
かかり、バイアホール内壁の部分から半導体基板に亀裂
が生じる可能性が大きくなるという問題点がある。
【００１０】本発明の目的は、上述した従来技術の問題
点に鑑み、ＰＨＳ構造の半導体装置を製造するために半
導体基板が薄くなっても、半導体装置をパッケージに実
装した際に半導体基板の反りを低減し、半導体基板に亀
裂が生じることを防止することで、半導体装置の実装時
における組立性が向上された半導体装置を提供すること
にある。
点に鑑み、ＰＨＳ構造の半導体装置を製造するために半
導体基板が薄くなっても、半導体装置をパッケージに実
装した際に半導体基板の反りを低減し、半導体基板に亀
裂が生じることを防止することで、半導体装置の実装時
における組立性が向上された半導体装置を提供すること
にある。
【００１１】また、上記目的に加えて、半導体基板にバ
イアホールが形成された場合、半導体装置の実装時にバ
イアホールの内壁から半導体基板に亀裂が生じることが
ない半導体装置を提供することにある。
イアホールが形成された場合、半導体装置の実装時にバ
イアホールの内壁から半導体基板に亀裂が生じることが
ない半導体装置を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体基板と、該半導体基板の裏面側に備
えられ該半導体基板と線熱膨張率が異なる第１の金属層
とを有し、該第１の金属層における前記半導体基板側と
反対側の面が金属製パッケージにＡｕＳｎ半田で接着さ
れる半導体装置において、前記第１の金属層と前記半導
体基板との間には、線熱膨張率が前記第１の金属層より
も前記半導体基板に近く、弾性率が前記第１の金属層よ
りも高く、融点が、前記第１の金属層を前記金属製パッ
ケージにＡｕＳｎ半田で接着する際の温度よりも高い第
２の金属層が形成されていることを特徴とする。
の本発明は、半導体基板と、該半導体基板の裏面側に備
えられ該半導体基板と線熱膨張率が異なる第１の金属層
とを有し、該第１の金属層における前記半導体基板側と
反対側の面が金属製パッケージにＡｕＳｎ半田で接着さ
れる半導体装置において、前記第１の金属層と前記半導
体基板との間には、線熱膨張率が前記第１の金属層より
も前記半導体基板に近く、弾性率が前記第１の金属層よ
りも高く、融点が、前記第１の金属層を前記金属製パッ
ケージにＡｕＳｎ半田で接着する際の温度よりも高い第
２の金属層が形成されていることを特徴とする。
【００１３】また、前記第１の金属層は、前記第１の金
属層を前記金属製パッケージに接着する際に用いられる
ＡｕＳｎ半田と密着性が高いものであることが好まし
い。
属層を前記金属製パッケージに接着する際に用いられる
ＡｕＳｎ半田と密着性が高いものであることが好まし
い。
【００１４】さらに、前記半導体基板には、前記半導体
基板を貫通する孔としてバイアホールが形成され、該バ
イアホールの内壁及び、該バイアホールにおける前記半
導体基板の表面側の底面が前記第２の金属層で覆われて
いることが好ましい。
基板を貫通する孔としてバイアホールが形成され、該バ
イアホールの内壁及び、該バイアホールにおける前記半
導体基板の表面側の底面が前記第２の金属層で覆われて
いることが好ましい。
【００１５】さらに、前記半導体基板の材質はガリウム
ヒ素であり、前記第１の金属層は金メッキの膜で構成さ
れ、前記第２の金属層の材質はタングステンまたはモリ
ブデンであることが好ましい。
ヒ素であり、前記第１の金属層は金メッキの膜で構成さ
れ、前記第２の金属層の材質はタングステンまたはモリ
ブデンであることが好ましい。
【００１６】さらに、前記第２の金属層と前記半導体基
板との間には、前記第２の金属層と前記半導体基板との
接着性を向上させる第３の金属層が形成されていること
が好ましい。
板との間には、前記第２の金属層と前記半導体基板との
接着性を向上させる第３の金属層が形成されていること
が好ましい。
【００１７】さらに、前記半導体基板の側面側には前記
第１の金属層がさらに備えられ、前記半導体基板の少な
くとも縁部の表面側には、前記半導体基板と線熱膨張率
が異なる第４の金属層が備えられており、前記第１の金
属層における前記半導体基板の側面側の部分と、前記半
導体基板の側面との間には前記第２の金属層がさらに形
成されると共に、前記第４の金属層と、前記半導体基板
の少なくとも縁部の表面との間には、線熱膨張率が前記
第４の金属層よりも前記半導体基板に近く、弾性率が前
記第４の金属層よりも高く、融点が、前記第１の金属層
を前記金属製パッケージに接着する際の温度よりも高い
第５の金属層が形成されていることが好ましい。
第１の金属層がさらに備えられ、前記半導体基板の少な
くとも縁部の表面側には、前記半導体基板と線熱膨張率
が異なる第４の金属層が備えられており、前記第１の金
属層における前記半導体基板の側面側の部分と、前記半
導体基板の側面との間には前記第２の金属層がさらに形
成されると共に、前記第４の金属層と、前記半導体基板
の少なくとも縁部の表面との間には、線熱膨張率が前記
第４の金属層よりも前記半導体基板に近く、弾性率が前
記第４の金属層よりも高く、融点が、前記第１の金属層
を前記金属製パッケージに接着する際の温度よりも高い
第５の金属層が形成されていることが好ましい。
【００１８】さらに、前記第４の金属層は金メッキの膜
で構成され、前記第５の金属層の材質はタングステンま
たはモリブデンであることが好ましい。
で構成され、前記第５の金属層の材質はタングステンま
たはモリブデンであることが好ましい。
【００１９】さらに、前記第５の金属層と前記半導体基
板との間には、前記第５の金属層と前記半導体基板との
接着性を向上させる第６の金属層が形成されていること
が好ましい。
板との間には、前記第５の金属層と前記半導体基板との
接着性を向上させる第６の金属層が形成されていること
が好ましい。
【００２０】さらに、前記半導体基板の厚さは１００μ
ｍ以下であり、前記第１の金属層の厚さは１０〜５０μ
ｍであることが好ましい。
ｍ以下であり、前記第１の金属層の厚さは１０〜５０μ
ｍであることが好ましい。
【００２１】上記のとおりの発明では、半導体基板と、
半導体基板の裏面側に備えられた第１の金属層との間
に、第２の金属層が形成された。第２の金属層は、線熱
膨張率が前記第１の金属層よりも前記半導体基板に近
く、弾性率が前記第１の金属層よりも高いものであるの
で、第１の金属層における半導体基板側と反対側の面が
高温でＡｕＳｎ半田により金属製パッケージに接着され
た際、半導体基板と第１の金属層との線熱膨張率の差に
より熱ストレスが発生しても、その熱ストレスが第２の
金属層で緩和される。従って、半導体基板の反りが減少
し、半導体基板に亀裂が生じることを防止できる。ま
た、第２の金属層の融点が、第１の金属層を金属パッケ
ージにＡｕＳｎ半田で接着する際の温度よりも高いこと
により、ＡｕＳｎ半田を用いて半導体装置を金属パッケ
ージに実装する際に第２の金属層が溶融しない。従っ
て、半導体基板と第１の金属層との間に亀裂が生じるこ
となく、また、第１の金属層が半導体基板から剥離する
ことがない。
半導体基板の裏面側に備えられた第１の金属層との間
に、第２の金属層が形成された。第２の金属層は、線熱
膨張率が前記第１の金属層よりも前記半導体基板に近
く、弾性率が前記第１の金属層よりも高いものであるの
で、第１の金属層における半導体基板側と反対側の面が
高温でＡｕＳｎ半田により金属製パッケージに接着され
た際、半導体基板と第１の金属層との線熱膨張率の差に
より熱ストレスが発生しても、その熱ストレスが第２の
金属層で緩和される。従って、半導体基板の反りが減少
し、半導体基板に亀裂が生じることを防止できる。ま
た、第２の金属層の融点が、第１の金属層を金属パッケ
ージにＡｕＳｎ半田で接着する際の温度よりも高いこと
により、ＡｕＳｎ半田を用いて半導体装置を金属パッケ
ージに実装する際に第２の金属層が溶融しない。従っ
て、半導体基板と第１の金属層との間に亀裂が生じるこ
となく、また、第１の金属層が半導体基板から剥離する
ことがない。
【００２２】また、前記第１の金属層は、前記第１の金
属層を前記金属製パッケージに接着する際に用いられる
ＡｕＳｎ半田と密着性が高いものであることにより、半
導体基板を金属製パッケージに実装した際に半導体装置
と金属製パッケージとの接着性が向上し、信頼性の高い
半導体装置が得られる。
属層を前記金属製パッケージに接着する際に用いられる
ＡｕＳｎ半田と密着性が高いものであることにより、半
導体基板を金属製パッケージに実装した際に半導体装置
と金属製パッケージとの接着性が向上し、信頼性の高い
半導体装置が得られる。
【００２３】さらに、前記半導体基板にバイアホールが
形成されている場合、バイアホールの内壁及び、バイア
ホールにおける前記半導体基板の表面側の底面が、前記
第２の金属層で覆われた。これにより、前記第１の金属
層をＡｕＳｎ半田で金属製パッケージに接着した際にバ
イアホールの内壁に熱ストレスがかかっても、バイアホ
ールの内壁及び底面を覆う第２の金属層により熱ストレ
スが緩和される。従って、バイアホールの内壁から半導
体基板に亀裂が生じることを防止できる。
形成されている場合、バイアホールの内壁及び、バイア
ホールにおける前記半導体基板の表面側の底面が、前記
第２の金属層で覆われた。これにより、前記第１の金属
層をＡｕＳｎ半田で金属製パッケージに接着した際にバ
イアホールの内壁に熱ストレスがかかっても、バイアホ
ールの内壁及び底面を覆う第２の金属層により熱ストレ
スが緩和される。従って、バイアホールの内壁から半導
体基板に亀裂が生じることを防止できる。
【００２４】さらに、前記半導体基板の側面側には第１
の金属層がさらに備えられ、半導体基板の側面がメタラ
イズされることがある。この場合、半導体基板の少なく
とも縁部の表面側にも半導体基板と線熱膨張率が異なる
第４の金属層が備えられる。そして、半導体基板の側面
に備えられた第１の金属層と、半導体基板の側面との間
に第２の金属層がさらに形成されると共に、第４の金属
層と、前記半導体基板の少なくとも縁部の表面との間
に、線熱膨張率が第４の金属層よりも半導体基板に近
く、弾性率が第４の金属層よりも高く、融点が、第１の
金属層を金属製パッケージに接着する際の温度よりも高
い第５の金属層が形成された。これにより、半導体基板
を金属製パッケージにＡｕＳｎ半田で実装した際に、半
導体基板の側面側で発生する熱ストレスが、第２の金属
層における半導体基板の側面側の部分で緩和される。こ
れと同様に、半導体基板を金属製パッケージに実装した
際、半導体基板と第４の金属層との線熱膨張率の違いに
より熱ストレスが発生しても、その熱ストレスが第５の
金属層で緩和される。従って、半導体基板の反りが減少
し、半導体基板の側面と第１の金属層との間や、半導体
基板の表面と第４の金属層との間に亀裂が生じることを
防止できる。
の金属層がさらに備えられ、半導体基板の側面がメタラ
イズされることがある。この場合、半導体基板の少なく
とも縁部の表面側にも半導体基板と線熱膨張率が異なる
第４の金属層が備えられる。そして、半導体基板の側面
に備えられた第１の金属層と、半導体基板の側面との間
に第２の金属層がさらに形成されると共に、第４の金属
層と、前記半導体基板の少なくとも縁部の表面との間
に、線熱膨張率が第４の金属層よりも半導体基板に近
く、弾性率が第４の金属層よりも高く、融点が、第１の
金属層を金属製パッケージに接着する際の温度よりも高
い第５の金属層が形成された。これにより、半導体基板
を金属製パッケージにＡｕＳｎ半田で実装した際に、半
導体基板の側面側で発生する熱ストレスが、第２の金属
層における半導体基板の側面側の部分で緩和される。こ
れと同様に、半導体基板を金属製パッケージに実装した
際、半導体基板と第４の金属層との線熱膨張率の違いに
より熱ストレスが発生しても、その熱ストレスが第５の
金属層で緩和される。従って、半導体基板の反りが減少
し、半導体基板の側面と第１の金属層との間や、半導体
基板の表面と第４の金属層との間に亀裂が生じることを
防止できる。
【００２５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２６】（第１の実施の形態）図１は、本発明の半
導体装置の第１の実施形態を示す断面図である。本実施
形態の半導体装置では図１に示すように、半導体基板１
の裏面に、第３の金属層としてのＴｉ（チタン）薄膜
２、第２の金属層としてのＷ（タングステン）薄膜７、
Ａｕ（金）薄膜３、第１の金属層としてのＡｕメッキ膜
４がこの順番で積層されている。半導体基板１の裏面に
形成された上記の４つの膜で裏面積層部１０が構成され
ている。半導体基板１の表層には回路素子（不図示）が
形成されている。半導体基板１としては、材質がガリウ
ムヒ素であるＧａＡｓ基板を用い、半導体基板１の大き
さは４．３ｍｍ×１．０ｍｍである。Ｔｉ薄膜２は、半
導体基板１とＷ薄膜７との接着性をよくする目的で形成
され、Ａｕ薄膜３は給電層として用いられる。また、半
導体基板１にＡｕメッキ膜４が裏打ちされることで、本
実施形態の半導体装置はＰＨＳ（plated heat sink）構
造となっている。従って、Ａｕメッキ膜４は、半導体基
板１の回路素子から発生した熱を放出するためのもので
ある。
導体装置の第１の実施形態を示す断面図である。本実施
形態の半導体装置では図１に示すように、半導体基板１
の裏面に、第３の金属層としてのＴｉ（チタン）薄膜
２、第２の金属層としてのＷ（タングステン）薄膜７、
Ａｕ（金）薄膜３、第１の金属層としてのＡｕメッキ膜
４がこの順番で積層されている。半導体基板１の裏面に
形成された上記の４つの膜で裏面積層部１０が構成され
ている。半導体基板１の表層には回路素子（不図示）が
形成されている。半導体基板１としては、材質がガリウ
ムヒ素であるＧａＡｓ基板を用い、半導体基板１の大き
さは４．３ｍｍ×１．０ｍｍである。Ｔｉ薄膜２は、半
導体基板１とＷ薄膜７との接着性をよくする目的で形成
され、Ａｕ薄膜３は給電層として用いられる。また、半
導体基板１にＡｕメッキ膜４が裏打ちされることで、本
実施形態の半導体装置はＰＨＳ（plated heat sink）構
造となっている。従って、Ａｕメッキ膜４は、半導体基
板１の回路素子から発生した熱を放出するためのもので
ある。
【００２７】本実施形態の半導体装置を製造する方法と
しては、半導体基板１の表層に回路素子を形成した後、
半導体基板１の裏面を研磨して半導体基板１の厚さを４
０μｍにする。次に、半導体基板１の裏面に膜厚５００
ÅのＴｉ薄膜２、膜厚５μｍのＷ薄膜７、膜厚２０００
ÅのＡｕ薄膜３を、真空蒸着法またはスパッタ法を用い
て順番に形成する。そして、Ａｕ薄膜３の、半導体基板
１側と反対側の面に、厚さ１５μｍのＡｕメッキ膜４を
メッキ法で形成する。
しては、半導体基板１の表層に回路素子を形成した後、
半導体基板１の裏面を研磨して半導体基板１の厚さを４
０μｍにする。次に、半導体基板１の裏面に膜厚５００
ÅのＴｉ薄膜２、膜厚５μｍのＷ薄膜７、膜厚２０００
ÅのＡｕ薄膜３を、真空蒸着法またはスパッタ法を用い
て順番に形成する。そして、Ａｕ薄膜３の、半導体基板
１側と反対側の面に、厚さ１５μｍのＡｕメッキ膜４を
メッキ法で形成する。
【００２８】図２は、上述した半導体装置の構成要素と
して用いられた材質の特性を示す図であり、図２では、
各材質の線熱膨張率、融点及び、弾性率であるヤング率
の数値が示されている。図２に示すように、Ｗ薄膜７の
線熱膨張率は４．５×１０-6／Ｋであり、Ａｕ薄膜３及
びＡｕメッキ膜４の線熱膨張率１５×１０-6／Ｋよりも
ＧａＡｓの半導体基板１の線熱膨張率６．５×１０-6／
Ｋに近い。また、Ｗ薄膜７のヤング率は５３．４４×１
０10Ｎ／ｍ2であり、Ａｕ薄膜３及びＡｕメッキ膜４の
ヤング率７．８×１０10Ｎ／ｍ2よりも高い。そして、
Ｗ薄膜７の融点は３３８７℃であり、後述するように半
導体装置をＣｕ製パッケージにＡｕＳｎ半田で接着する
際の温度３２０℃よりも高くなっている。また、Ｍｏの
特性においても図２に示されるように、Ａｕ薄膜３及び
Ａｕメッキ膜４や、半導体基板１との関係が、上述した
Ｗ薄膜７の関係と同様である。従って、Ｗ薄膜７の層に
は、Ｗ薄膜７の代わりにＭｏ薄膜を形成してもよい。
して用いられた材質の特性を示す図であり、図２では、
各材質の線熱膨張率、融点及び、弾性率であるヤング率
の数値が示されている。図２に示すように、Ｗ薄膜７の
線熱膨張率は４．５×１０-6／Ｋであり、Ａｕ薄膜３及
びＡｕメッキ膜４の線熱膨張率１５×１０-6／Ｋよりも
ＧａＡｓの半導体基板１の線熱膨張率６．５×１０-6／
Ｋに近い。また、Ｗ薄膜７のヤング率は５３．４４×１
０10Ｎ／ｍ2であり、Ａｕ薄膜３及びＡｕメッキ膜４の
ヤング率７．８×１０10Ｎ／ｍ2よりも高い。そして、
Ｗ薄膜７の融点は３３８７℃であり、後述するように半
導体装置をＣｕ製パッケージにＡｕＳｎ半田で接着する
際の温度３２０℃よりも高くなっている。また、Ｍｏの
特性においても図２に示されるように、Ａｕ薄膜３及び
Ａｕメッキ膜４や、半導体基板１との関係が、上述した
Ｗ薄膜７の関係と同様である。従って、Ｗ薄膜７の層に
は、Ｗ薄膜７の代わりにＭｏ薄膜を形成してもよい。
【００２９】図３は、図１に示される半導体装置をＣｕ
製パッケージに実装した状態を示す断面図である。図３
に示すように、半導体装置における裏面積層部１０のＡ
ｕメッキ膜４側の面がＡｕＳｎ半田層５を介してＣｕ製
パッケージ６に接着されることにより、半導体装置がＣ
ｕ製パッケージ６に実装されている。この半導体装置を
Ｃｕ製パッケージ６に実装する時には、ＡｕＳｎ半田層
５を溶融するために半導体装置及びＣｕ製パッケージ６
が約３２０℃の高温となる。このため、半導体基板１の
線熱膨張率が、Ａｕ薄膜３及びＡｕメッキ膜４や、Ｃｕ
製パッケージ６の線熱膨張率と異なることにより、半導
体装置がＣｕ製パッケージ６に実装された際に半導体基
板１に熱ストレスがかかる。ところが、上述したように
半導体基板１と、Ａｕ薄膜３及びＡｕメッキ膜４との間
の層に、線熱膨張率がＡｕ薄膜３及びＡｕメッキ膜４よ
りも半導体基板１に近く、ヤング率がＡｕ薄膜３及びＡ
ｕメッキ膜４よりも高いＷ薄膜７が形成されたことによ
り、半導体基板１にかかる熱ストレスがＷ薄膜７で吸
収、抑制される。従って、半導体基板１の反り量δが、
従来の半導体装置における半導体基板の反り量よりも減
少する。
製パッケージに実装した状態を示す断面図である。図３
に示すように、半導体装置における裏面積層部１０のＡ
ｕメッキ膜４側の面がＡｕＳｎ半田層５を介してＣｕ製
パッケージ６に接着されることにより、半導体装置がＣ
ｕ製パッケージ６に実装されている。この半導体装置を
Ｃｕ製パッケージ６に実装する時には、ＡｕＳｎ半田層
５を溶融するために半導体装置及びＣｕ製パッケージ６
が約３２０℃の高温となる。このため、半導体基板１の
線熱膨張率が、Ａｕ薄膜３及びＡｕメッキ膜４や、Ｃｕ
製パッケージ６の線熱膨張率と異なることにより、半導
体装置がＣｕ製パッケージ６に実装された際に半導体基
板１に熱ストレスがかかる。ところが、上述したように
半導体基板１と、Ａｕ薄膜３及びＡｕメッキ膜４との間
の層に、線熱膨張率がＡｕ薄膜３及びＡｕメッキ膜４よ
りも半導体基板１に近く、ヤング率がＡｕ薄膜３及びＡ
ｕメッキ膜４よりも高いＷ薄膜７が形成されたことによ
り、半導体基板１にかかる熱ストレスがＷ薄膜７で吸
収、抑制される。従って、半導体基板１の反り量δが、
従来の半導体装置における半導体基板の反り量よりも減
少する。
【００３０】また、図２に示したようにＷ薄膜７の融点
は３３８７℃であり、この温度は、半導体装置をＣｕ製
パッケージ６に実装する際の温度である３２０℃よりも
高い。従って、半導体装置の実装時にＷ薄膜７が溶融せ
ず、半導体基板１とＡｕ薄膜３との間に亀裂が生じるこ
とがなく、また、Ａｕ薄膜３及びＡｕメッキ膜４が半導
体基板１から剥離することがない。
は３３８７℃であり、この温度は、半導体装置をＣｕ製
パッケージ６に実装する際の温度である３２０℃よりも
高い。従って、半導体装置の実装時にＷ薄膜７が溶融せ
ず、半導体基板１とＡｕ薄膜３との間に亀裂が生じるこ
とがなく、また、Ａｕ薄膜３及びＡｕメッキ膜４が半導
体基板１から剥離することがない。
【００３１】図４は、図１に示した半導体装置において
Ｗ薄膜７の膜厚と、半導体基板１の反り量との関係を示
す図である。図４には、Ｔｉ薄膜２とＡｕ薄膜３との間
に、Ｗ薄膜７の代わりにＭｏ薄膜を形成した場合での、
Ｍｏ薄膜の膜厚と、半導体基板１の反り量との関係も示
されている。この図４では、横軸がＷ薄膜７及びＭｏ薄
膜の膜厚であり、縦軸が半導体基板１の反り量である。
Ｗ薄膜７の膜厚と、半導体基板１の反り量との関係を示
す図である。図４には、Ｔｉ薄膜２とＡｕ薄膜３との間
に、Ｗ薄膜７の代わりにＭｏ薄膜を形成した場合での、
Ｍｏ薄膜の膜厚と、半導体基板１の反り量との関係も示
されている。この図４では、横軸がＷ薄膜７及びＭｏ薄
膜の膜厚であり、縦軸が半導体基板１の反り量である。
【００３２】図４に示すように、Ｗ薄膜７の膜厚が厚く
なるほど半導体基板１の反り量が減少している。Ｗ薄膜
７の膜厚が５μｍの場合、半導体基板１の反り量が約２
２μｍとなり、Ｗ薄膜あるいはＭｏ薄膜が形成されてい
ない従来の半導体装置で半導体基板の反り量が５０μｍ
であったのと比較すると、半導体基板１の反り量が半減
していることになる。Ｗ薄膜７の代わりにＭｏ薄膜が形
成されている場合でも図４に示されるように、Ｍｏ薄膜
の膜厚が厚くなるほど半導体基板１の反り量が減少して
おり、Ｍｏ薄膜が形成されたことによって半導体基板１
の反り量が従来の半導体装置よりも減少する。
なるほど半導体基板１の反り量が減少している。Ｗ薄膜
７の膜厚が５μｍの場合、半導体基板１の反り量が約２
２μｍとなり、Ｗ薄膜あるいはＭｏ薄膜が形成されてい
ない従来の半導体装置で半導体基板の反り量が５０μｍ
であったのと比較すると、半導体基板１の反り量が半減
していることになる。Ｗ薄膜７の代わりにＭｏ薄膜が形
成されている場合でも図４に示されるように、Ｍｏ薄膜
の膜厚が厚くなるほど半導体基板１の反り量が減少して
おり、Ｍｏ薄膜が形成されたことによって半導体基板１
の反り量が従来の半導体装置よりも減少する。
【００３３】上述したように本実施形態の半導体装置で
は、半導体装置１と、Ａｕ薄膜３及びＡｕメッキ膜４と
の間の層に、線熱膨張率がＡｕ薄膜３及びＡｕメッキ膜
４よりも半導体基板１に近く、ヤング率がＡｕ薄膜３及
びＡｕメッキ膜４よりも高いＷ薄膜７が形成された。こ
れにより、半導体装置のＡｕメッキ膜４側の面を、高温
でＡｕＳｎ半田を溶融してＣｕ製パッケージ６に接着し
た際に、半導体基板１と、Ａｕ薄膜３及びＡｕメッキ膜
４との線熱膨張率の差、または半導体基板１とＣｕ製パ
ッケージ６との線熱膨張率の差により熱ストレスが生じ
ても、その熱ストレスがＷ薄膜７で緩和される。従っ
て、ＰＨＳ構造の半導体装置を製造するために半導体基
板１を薄くしても、半導体装置をＣｕ製パッケージに実
装した際に半導体基板１の反りが抑制され、半導体基板
に亀裂が生じることを防止できる。その結果、半導体装
置の実装時に組立性が向上された、信頼性の高い半導体
装置が得られる。また、半導体装置の自動組立機で半導
体装置の認識率が損なわれない。さらに、半導体装置を
大型化することができる。
は、半導体装置１と、Ａｕ薄膜３及びＡｕメッキ膜４と
の間の層に、線熱膨張率がＡｕ薄膜３及びＡｕメッキ膜
４よりも半導体基板１に近く、ヤング率がＡｕ薄膜３及
びＡｕメッキ膜４よりも高いＷ薄膜７が形成された。こ
れにより、半導体装置のＡｕメッキ膜４側の面を、高温
でＡｕＳｎ半田を溶融してＣｕ製パッケージ６に接着し
た際に、半導体基板１と、Ａｕ薄膜３及びＡｕメッキ膜
４との線熱膨張率の差、または半導体基板１とＣｕ製パ
ッケージ６との線熱膨張率の差により熱ストレスが生じ
ても、その熱ストレスがＷ薄膜７で緩和される。従っ
て、ＰＨＳ構造の半導体装置を製造するために半導体基
板１を薄くしても、半導体装置をＣｕ製パッケージに実
装した際に半導体基板１の反りが抑制され、半導体基板
に亀裂が生じることを防止できる。その結果、半導体装
置の実装時に組立性が向上された、信頼性の高い半導体
装置が得られる。また、半導体装置の自動組立機で半導
体装置の認識率が損なわれない。さらに、半導体装置を
大型化することができる。
【００３４】また、半導体装置をＣｕ製パッケージに実
装する際に、ＷあるいはＭｏの金属層が形成された従来
の半導体装置のようにＷあるいはＭｏの金属層が直接、
ＡｕＳｎ半田を介してＣｕ製パッケージに接着されるの
でなく、Ａｕメッキ膜４がＡｕＳｎ半田層５を介してＣ
ｕ製パッケージ６に接着される。Ａｕメッキ膜４とＡｕ
Ｓｎ半田層５とは密着性が高いので、半導体装置とＣｕ
製パッケージ６との接着性が向上し、半導体装置の信頼
性が高くなる。
装する際に、ＷあるいはＭｏの金属層が形成された従来
の半導体装置のようにＷあるいはＭｏの金属層が直接、
ＡｕＳｎ半田を介してＣｕ製パッケージに接着されるの
でなく、Ａｕメッキ膜４がＡｕＳｎ半田層５を介してＣ
ｕ製パッケージ６に接着される。Ａｕメッキ膜４とＡｕ
Ｓｎ半田層５とは密着性が高いので、半導体装置とＣｕ
製パッケージ６との接着性が向上し、半導体装置の信頼
性が高くなる。
【００３５】（第２の実施の形態）図５は、本発明の半
導体装置の第２の実施形態を示す断面図である。本実施
形態の半導体装置では図５に示すように、半導体基板２
１に、半導体基板２１を貫通する孔として直径８０μｍ
のバイアホール２８が形成されている。半導体基板２１
の裏面や、バイアホール２８の内壁及び、バイアホール
２８における半導体基板１の表面側の底面には、第３の
金属層としてのＴｉ薄膜２２、第２の金属層としてのＷ
薄膜２７、給電層としてのＡｕ薄膜２３、第１の金属層
としてのＡｕメッキ膜２４がこの順番で積層されてい
る。半導体基板１の表層には回路素子（不図示）が形成
されている。
導体装置の第２の実施形態を示す断面図である。本実施
形態の半導体装置では図５に示すように、半導体基板２
１に、半導体基板２１を貫通する孔として直径８０μｍ
のバイアホール２８が形成されている。半導体基板２１
の裏面や、バイアホール２８の内壁及び、バイアホール
２８における半導体基板１の表面側の底面には、第３の
金属層としてのＴｉ薄膜２２、第２の金属層としてのＷ
薄膜２７、給電層としてのＡｕ薄膜２３、第１の金属層
としてのＡｕメッキ膜２４がこの順番で積層されてい
る。半導体基板１の表層には回路素子（不図示）が形成
されている。
【００３６】半導体基板２１としてはＧａＡｓ基板を用
いており、半導体基板２１の厚みは、研磨されることに
より４０μｍに薄くされている。半導体基板２１の裏面
に形成されたそれぞれの膜の膜厚としては、Ｔｉ薄膜２
２が５００Å、Ｗ薄膜２７が５μｍ、Ａｕ薄膜２３が２
０００Å、Ａｕメッキ膜２４が１５μｍである。
いており、半導体基板２１の厚みは、研磨されることに
より４０μｍに薄くされている。半導体基板２１の裏面
に形成されたそれぞれの膜の膜厚としては、Ｔｉ薄膜２
２が５００Å、Ｗ薄膜２７が５μｍ、Ａｕ薄膜２３が２
０００Å、Ａｕメッキ膜２４が１５μｍである。
【００３７】このように本実施形態の半導体装置では、
第１の実施形態と同様に半導体基板２１の裏面と、Ａｕ
薄膜２３及びＡｕメッキ膜２４との間に、線熱膨張率が
Ａｕ薄膜２３及びＡｕメッキ膜２４より半導体基板２１
に近く、ヤング率がＡｕ薄膜２３及びＡｕメッキ膜２４
よりも高いＷ薄膜２７が形成された。その上、バイアホ
ール２８の内壁の部分でも、バイアホール２８の内壁
と、Ａｕ薄膜２３及びＡｕメッキ膜２４との間にＷ薄膜
２７が形成され、バイアホール２８における半導体基板
２１の表面側の底面もＷ薄膜２７で覆われている。この
ことにより、第１の実施形態と同様に、半導体装置をＣ
ｕ製パッケージに実装した際に半導体基板２１と、Ａｕ
薄膜２３及びＡｕメッキ膜２４との線熱膨張率の差によ
り熱ストレスが生じても、その熱ストレスがＷ薄膜７で
緩和される。ここで、バイアホール２８の壁面にも熱ス
トレスがかかるが、Ｗ薄膜７の、バイアホール２８の内
壁及び底面に形成された部分が熱ストレスを緩和するの
で、バイアホール２８の内壁から半導体基板２１に亀裂
が生じることを防止できる。このことにより、半導体装
置を大型化することができ、また、半導体装置の実装時
に組立性が向上された、信頼性が高い半導体装置が得ら
れる。
第１の実施形態と同様に半導体基板２１の裏面と、Ａｕ
薄膜２３及びＡｕメッキ膜２４との間に、線熱膨張率が
Ａｕ薄膜２３及びＡｕメッキ膜２４より半導体基板２１
に近く、ヤング率がＡｕ薄膜２３及びＡｕメッキ膜２４
よりも高いＷ薄膜２７が形成された。その上、バイアホ
ール２８の内壁の部分でも、バイアホール２８の内壁
と、Ａｕ薄膜２３及びＡｕメッキ膜２４との間にＷ薄膜
２７が形成され、バイアホール２８における半導体基板
２１の表面側の底面もＷ薄膜２７で覆われている。この
ことにより、第１の実施形態と同様に、半導体装置をＣ
ｕ製パッケージに実装した際に半導体基板２１と、Ａｕ
薄膜２３及びＡｕメッキ膜２４との線熱膨張率の差によ
り熱ストレスが生じても、その熱ストレスがＷ薄膜７で
緩和される。ここで、バイアホール２８の壁面にも熱ス
トレスがかかるが、Ｗ薄膜７の、バイアホール２８の内
壁及び底面に形成された部分が熱ストレスを緩和するの
で、バイアホール２８の内壁から半導体基板２１に亀裂
が生じることを防止できる。このことにより、半導体装
置を大型化することができ、また、半導体装置の実装時
に組立性が向上された、信頼性が高い半導体装置が得ら
れる。
【００３８】また、本実施形態の半導体装置をＣｕ製パ
ッケージに実装する際に、ＷあるいはＭｏの金属層が形
成された従来の半導体装置のようにＷあるいはＭｏの金
属層がＡｕＳｎ半田を介してＣｕ製パッケージに接着さ
れるのでなく、Ａｕメッキ膜２４がＡｕＳｎ半田層を介
して接着される。従って、半導体装置とＣｕ製パッケー
ジとの接着性が向上し、半導体装置の信頼性が高くな
る。
ッケージに実装する際に、ＷあるいはＭｏの金属層が形
成された従来の半導体装置のようにＷあるいはＭｏの金
属層がＡｕＳｎ半田を介してＣｕ製パッケージに接着さ
れるのでなく、Ａｕメッキ膜２４がＡｕＳｎ半田層を介
して接着される。従って、半導体装置とＣｕ製パッケー
ジとの接着性が向上し、半導体装置の信頼性が高くな
る。
【００３９】本実施形態の半導体装置では、第２の金属
層としてＷ薄膜２７を用いたが、第１の実施形態と同様
にＷ薄膜２７の代わりにＭｏ薄膜を用いてもよい。
層としてＷ薄膜２７を用いたが、第１の実施形態と同様
にＷ薄膜２７の代わりにＭｏ薄膜を用いてもよい。
【００４０】（第３の実施の形態）図６は、本発明の半
導体装置の第３の実施形態を示す上面図及び断面図であ
る。図６の（ａ）が本実施形態の半導体装置の上面図で
あり、図６の（ｂ）が図６の（ａ）におけるＡ−Ａ’線
断面図である。
導体装置の第３の実施形態を示す上面図及び断面図であ
る。図６の（ａ）が本実施形態の半導体装置の上面図で
あり、図６の（ｂ）が図６の（ａ）におけるＡ−Ａ’線
断面図である。
【００４１】本実施形態の半導体装置は図６の（ａ）に
示すように、半導体基板４１の表層に、回路素子（不図
示）が形成される回路素子領域５０を有している。その
半導体基板４１の表面の縁部には、図６の（ｂ）に基づ
いて後述するように半導体基板４１の側面をメタライズ
するために縁部積層領域４９が形成されている。
示すように、半導体基板４１の表層に、回路素子（不図
示）が形成される回路素子領域５０を有している。その
半導体基板４１の表面の縁部には、図６の（ｂ）に基づ
いて後述するように半導体基板４１の側面をメタライズ
するために縁部積層領域４９が形成されている。
【００４２】縁部積層領域４９は、図６の（ｂ）に示す
ように、第６の金属層としてのＴｉ薄膜４２ａ、第５の
金属層としてのＷ薄膜４７ａ、Ａｕ薄膜４３ａ、第４の
金属層としてのＡｕメッキ膜４４ａがこの順番で積層さ
れたものである。この縁部積層領域４９は一部が半導体
基板４１の縁部の表面にＴｉ薄膜４２ａを介して接着さ
れ、残りの部分が半導体基板４１から突出している。そ
して、半導体基板４１の裏面及び側面や、縁部積層領域
４９における半導体基板４１から突出した部分の半導体
基板４１側の面上に、第３の金属層としてのＴｉ薄膜４
２ｂ、第２の金属層としてのＷ薄膜４７ｂ、Ａｕ薄膜４
３ｂ、第１の金属層としてのＡｕメッキ薄膜４４ｂがこ
の順番で積層されている。このように半導体基板４１の
側面にＡｕ薄膜４３ｂなどの導体層が備えられること
で、半導体基板４１の側面がメタライズされている。
ように、第６の金属層としてのＴｉ薄膜４２ａ、第５の
金属層としてのＷ薄膜４７ａ、Ａｕ薄膜４３ａ、第４の
金属層としてのＡｕメッキ膜４４ａがこの順番で積層さ
れたものである。この縁部積層領域４９は一部が半導体
基板４１の縁部の表面にＴｉ薄膜４２ａを介して接着さ
れ、残りの部分が半導体基板４１から突出している。そ
して、半導体基板４１の裏面及び側面や、縁部積層領域
４９における半導体基板４１から突出した部分の半導体
基板４１側の面上に、第３の金属層としてのＴｉ薄膜４
２ｂ、第２の金属層としてのＷ薄膜４７ｂ、Ａｕ薄膜４
３ｂ、第１の金属層としてのＡｕメッキ薄膜４４ｂがこ
の順番で積層されている。このように半導体基板４１の
側面にＡｕ薄膜４３ｂなどの導体層が備えられること
で、半導体基板４１の側面がメタライズされている。
【００４３】半導体基板４１の厚みは、研磨されること
により４０〜２００μｍに薄くされている。半導体基板
２１に形成されたそれぞれの膜の膜厚としては、Ｔｉ薄
膜４２ａ及び４２ｂが５００Å、Ｗ薄膜４７ａ及び４７
ｂが５μｍ、Ａｕ薄膜４３ａ及び４３ｂが２０００Å、
Ａｕメッキ膜４４ａが３μｍ、Ａｕメッキ膜４４ｂが５
〜２０μｍである。
により４０〜２００μｍに薄くされている。半導体基板
２１に形成されたそれぞれの膜の膜厚としては、Ｔｉ薄
膜４２ａ及び４２ｂが５００Å、Ｗ薄膜４７ａ及び４７
ｂが５μｍ、Ａｕ薄膜４３ａ及び４３ｂが２０００Å、
Ａｕメッキ膜４４ａが３μｍ、Ａｕメッキ膜４４ｂが５
〜２０μｍである。
【００４４】このように、半導体基板４１の側面をメタ
ライズする場合でも、半導体基板４１の少なくとも縁部
の表面と、Ａｕ薄膜４３ａ及びＡｕメッキ膜４４ａとの
間の層にＷ薄膜４７ａが形成され、半導体基板４１の裏
面及び側面と、Ａｕ薄膜４３ｂ及びＡｕメッキ膜４４ｂ
との間にＷ薄膜４７ｂが形成された。そして、第１及び
第２の実施形態と同様に、Ｗ薄膜４７ａ及び４７ｂは、
線熱膨張率がＡｕ薄膜４３ａ及び４３ｂや、Ａｕメッキ
膜４４ａ及び４４ｂより半導体基板４１に近く、ヤング
率がＡｕ薄膜４３ａ及び４３ｂや、Ａｕメッキ膜４４ａ
及び４４ｂより高いものである。このことにより、第１
の実施形態と同様に半導体装置をＣｕ製パッケージに３
２０℃の高温で実装した際に、Ａｕ薄膜４３ａ及びＡｕ
メッキ膜４４ａと、半導体基板４１との線熱膨張率の差
により熱ストレスが発生しても、その熱ストレスがＷ薄
膜４７ａで緩和される。これと同様に、半導体装置の実
装時に、Ａｕ薄膜４３ｂ及びＡｕメッキ膜４４ｂと、半
導体基板４１との線熱膨張率の差により熱ストレスが発
生しても、その熱ストレスがＷ薄膜４７ｂで緩和され
る。従って、半導体基板４１の反りが抑制され、半導体
基板４１の側面と、Ａｕ薄膜４３ｂ及びＡｕメッキ膜４
４ｂとの間や、半導体基板４１の少なくとも縁部の表面
と、Ａｕ薄膜４３ａ及びＡｕメッキ膜４４ａとの間に亀
裂が生じることを防止できることで信頼性の高い半導体
基板が得られる。
ライズする場合でも、半導体基板４１の少なくとも縁部
の表面と、Ａｕ薄膜４３ａ及びＡｕメッキ膜４４ａとの
間の層にＷ薄膜４７ａが形成され、半導体基板４１の裏
面及び側面と、Ａｕ薄膜４３ｂ及びＡｕメッキ膜４４ｂ
との間にＷ薄膜４７ｂが形成された。そして、第１及び
第２の実施形態と同様に、Ｗ薄膜４７ａ及び４７ｂは、
線熱膨張率がＡｕ薄膜４３ａ及び４３ｂや、Ａｕメッキ
膜４４ａ及び４４ｂより半導体基板４１に近く、ヤング
率がＡｕ薄膜４３ａ及び４３ｂや、Ａｕメッキ膜４４ａ
及び４４ｂより高いものである。このことにより、第１
の実施形態と同様に半導体装置をＣｕ製パッケージに３
２０℃の高温で実装した際に、Ａｕ薄膜４３ａ及びＡｕ
メッキ膜４４ａと、半導体基板４１との線熱膨張率の差
により熱ストレスが発生しても、その熱ストレスがＷ薄
膜４７ａで緩和される。これと同様に、半導体装置の実
装時に、Ａｕ薄膜４３ｂ及びＡｕメッキ膜４４ｂと、半
導体基板４１との線熱膨張率の差により熱ストレスが発
生しても、その熱ストレスがＷ薄膜４７ｂで緩和され
る。従って、半導体基板４１の反りが抑制され、半導体
基板４１の側面と、Ａｕ薄膜４３ｂ及びＡｕメッキ膜４
４ｂとの間や、半導体基板４１の少なくとも縁部の表面
と、Ａｕ薄膜４３ａ及びＡｕメッキ膜４４ａとの間に亀
裂が生じることを防止できることで信頼性の高い半導体
基板が得られる。
【００４５】また、本実施形態の半導体装置では、第２
の金属層としてＷ薄膜４７ｂを用いたが、第１及び第２
の実施形態と同様にＷ薄膜４７ｂの代わりにＭｏ薄膜を
用いてもよい。さらに、Ｗ薄膜４７ａの代わりにＭｏ薄
膜を用いてもよい。
の金属層としてＷ薄膜４７ｂを用いたが、第１及び第２
の実施形態と同様にＷ薄膜４７ｂの代わりにＭｏ薄膜を
用いてもよい。さらに、Ｗ薄膜４７ａの代わりにＭｏ薄
膜を用いてもよい。
【００４６】以上で説明した第１〜第３の実施形態にお
いて、半導体装置の温度上昇を抑えるために半導体基板
に金メッキ膜を裏打ちすることにより半導体装置をＰＨ
Ｓ構造にする場合、半導体基板の厚さを１００μｍ以下
にして、金メッキ膜の膜厚を１０〜５０μｍにすること
が望ましい。
いて、半導体装置の温度上昇を抑えるために半導体基板
に金メッキ膜を裏打ちすることにより半導体装置をＰＨ
Ｓ構造にする場合、半導体基板の厚さを１００μｍ以下
にして、金メッキ膜の膜厚を１０〜５０μｍにすること
が望ましい。
【００４７】
【発明の効果】以上説明したように本発明は、半導体基
板と、半導体基板と線熱膨張率が異なる第１の金属層と
の間に、線熱膨張率が第１の金属層よりも半導体基板に
近く、弾性率が第１の金属層よりも高い第２の金属層が
形成されたことにより、半導体装置をＡｕＳｎ半田で金
属製パッケージに実装した際に半導体基板と第１の金属
層との線熱膨張率の差により熱ストレスが発生しても、
その熱ストレスが第２の金属層で緩和される。これによ
り、半導体装置の実装時に半導体基板の反りが減少し、
半導体基板に亀裂が発生することを防止できる。従っ
て、半導体装置の実装時に組立性が向上し、また、半導
体装置の大型化が可能となるという効果がある。また、
半導体基板の反りが減少することにより、半導体装置の
自動組立機で半導体装置の認識率が損なわれないという
効果がある。さらに、第２の金属層の融点は、半導体装
置をＡｕＳｎ半田で金属製パッケージに接着する際の温
度よりも高いので、半導体装置を金属製パッケージに接
着する際に第２の金属層が溶融せず、半導体基板と第１
の金属層との間に亀裂が生じることを防止できる。ま
た、第１の金属層が半導体基板から剥離することがな
い。従って、信頼性の高い半導体装置が得られるという
効果がある。
板と、半導体基板と線熱膨張率が異なる第１の金属層と
の間に、線熱膨張率が第１の金属層よりも半導体基板に
近く、弾性率が第１の金属層よりも高い第２の金属層が
形成されたことにより、半導体装置をＡｕＳｎ半田で金
属製パッケージに実装した際に半導体基板と第１の金属
層との線熱膨張率の差により熱ストレスが発生しても、
その熱ストレスが第２の金属層で緩和される。これによ
り、半導体装置の実装時に半導体基板の反りが減少し、
半導体基板に亀裂が発生することを防止できる。従っ
て、半導体装置の実装時に組立性が向上し、また、半導
体装置の大型化が可能となるという効果がある。また、
半導体基板の反りが減少することにより、半導体装置の
自動組立機で半導体装置の認識率が損なわれないという
効果がある。さらに、第２の金属層の融点は、半導体装
置をＡｕＳｎ半田で金属製パッケージに接着する際の温
度よりも高いので、半導体装置を金属製パッケージに接
着する際に第２の金属層が溶融せず、半導体基板と第１
の金属層との間に亀裂が生じることを防止できる。ま
た、第１の金属層が半導体基板から剥離することがな
い。従って、信頼性の高い半導体装置が得られるという
効果がある。
【００４８】また、半導体基板に形成されたバイアホー
ルの内壁及び、バイアホールにおける前記半導体基板の
表面側の底面が第２の金属層で覆われたことにより、第
１の金属層をＡｕＳｎ半田で金属製パッケージに接着し
た際に、半導体基板と第１の金属層との線熱膨張率の違
いによりバイアホールの内壁に熱ストレスがかかって
も、バイアホールの内壁及び底面を覆う第２の金属層で
熱ストレスが緩和される。従って、バイアホールの内壁
から半導体基板に亀裂が生じることを防止でき、信頼性
の高い半導体装置が得られるという効果がある。
ルの内壁及び、バイアホールにおける前記半導体基板の
表面側の底面が第２の金属層で覆われたことにより、第
１の金属層をＡｕＳｎ半田で金属製パッケージに接着し
た際に、半導体基板と第１の金属層との線熱膨張率の違
いによりバイアホールの内壁に熱ストレスがかかって
も、バイアホールの内壁及び底面を覆う第２の金属層で
熱ストレスが緩和される。従って、バイアホールの内壁
から半導体基板に亀裂が生じることを防止でき、信頼性
の高い半導体装置が得られるという効果がある。
【図１】本発明の半導体装置の第１の実施形態を示す断
面図である。
面図である。
【図２】図１に示される半導体装置における各構成要素
の材質の物性を示す図である。
の材質の物性を示す図である。
【図３】図１に示される半導体装置をＣｕ製パッケージ
に実装した状態を示す断面図である。
に実装した状態を示す断面図である。
【図４】図１に示される半導体装置においてＷ薄膜の膜
厚と、半導体基板の反り量との関係を示す図である。
厚と、半導体基板の反り量との関係を示す図である。
【図５】本発明の半導体装置の第２の実施形態を示す断
面図である。
面図である。
【図６】本発明の半導体装置の第３の実施形態を示す上
面図及び断面図である。
面図及び断面図である。
【図７】従来の技術による半導体装置を示す断面図であ
る。
る。
【図８】図７に示される半導体装置がＣｕ製のパッケー
ジに実装された状態を示す断面図である。
ジに実装された状態を示す断面図である。
１、２１、４１ 半導体基板 ２、２２、４２ａ、４２ｂ Ｔｉ薄膜 ３、２３、４３ａ、４３ｂ Ａｕ薄膜 ４、２４、４４ａ、４４ｂ Ａｕメッキ膜 ５ ＡｕＳｎ半田層 ６ Ｃｕ製パッケージ ７、２７、４７ａ、４７ｂ Ｗ薄膜 １０ 裏面積層部 ２８ バイアホール ４９ 縁部積層領域 ５０ 回路素子領域
Claims (9)
- 【請求項１】 半導体基板と、該半導体基板の裏面側に
備えられ該半導体基板と線熱膨張率が異なる第１の金属
層とを有し、該第１の金属層における前記半導体基板側
と反対側の面が金属製パッケージにＡｕＳｎ半田で接着
される半導体装置において、 前記第１の金属層と前記半導体基板との間には、線熱膨
張率が前記第１の金属層よりも前記半導体基板に近く、
弾性率が前記第１の金属層よりも高く、融点が、前記第
１の金属層を前記金属製パッケージにＡｕＳｎ半田で接
着する際の温度よりも高い第２の金属層が形成されてい
ることを特徴とする半導体装置。 - 【請求項２】 前記第１の金属層は、前記第１の金属層
を前記金属製パッケージに接着する際に用いられるＡｕ
Ｓｎ半田と密着性が高いものである請求項１に記載の半
導体装置。 - 【請求項３】 前記半導体基板には、前記半導体基板を
貫通する孔としてバイアホールが形成され、該バイアホ
ールの内壁及び、該バイアホールにおける前記半導体基
板の表面側の底面が前記第２の金属層で覆われている請
求項１または２に記載の半導体装置。 - 【請求項４】 前記半導体基板の材質はガリウムヒ素で
あり、前記第１の金属層は金メッキの膜で構成され、前
記第２の金属層の材質はタングステンまたはモリブデン
である請求項１、２または３に記載の半導体装置。 - 【請求項５】 前記第２の金属層と前記半導体基板との
間には、前記第２の金属層と前記半導体基板との接着性
を向上させる第３の金属層が形成されている請求項１〜
４のいずれか１項に記載の半導体装置。 - 【請求項６】 前記半導体基板の側面側には前記第１の
金属層がさらに備えられ、前記半導体基板の少なくとも
縁部の表面側には、前記半導体基板と線熱膨張率が異な
る第４の金属層が備えられており、前記第１の金属層に
おける前記半導体基板の側面側の部分と、前記半導体基
板の側面との間には前記第２の金属層がさらに形成され
ると共に、前記第４の金属層と、前記半導体基板の少な
くとも縁部の表面との間には、線熱膨張率が前記第４の
金属層よりも前記半導体基板に近く、弾性率が前記第４
の金属層よりも高く、融点が、前記第１の金属層を前記
金属製パッケージに接着する際の温度よりも高い第５の
金属層が形成されている請求項１〜５のいずれか１項に
記載の半導体装置。 - 【請求項７】 前記第４の金属層は金メッキの膜で構成
され、前記第５の金属層の材質はタングステンまたはモ
リブデンである請求項６に記載の半導体装置。 - 【請求項８】 前記第５の金属層と前記半導体基板との
間には、前記第５の金属層と前記半導体基板との接着性
を向上させる第６の金属層が形成されている請求項６ま
たは７に記載の半導体装置。 - 【請求項９】 前記半導体基板の厚さは１００μｍ以下
であり、前記第１の金属層の厚さは１０〜５０μｍであ
る請求項４〜８のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9181465A JP2980066B2 (ja) | 1997-07-07 | 1997-07-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9181465A JP2980066B2 (ja) | 1997-07-07 | 1997-07-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1126335A true JPH1126335A (ja) | 1999-01-29 |
| JP2980066B2 JP2980066B2 (ja) | 1999-11-22 |
Family
ID=16101236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9181465A Expired - Fee Related JP2980066B2 (ja) | 1997-07-07 | 1997-07-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980066B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026152A1 (fr) * | 1999-09-30 | 2001-04-12 | Hitachi, Ltd. | Dispositif a semi-conducteurs |
| US6653741B2 (en) * | 2001-05-24 | 2003-11-25 | Fry's Metals, Inc. | Thermal interface material and heat sink configuration |
| US7187083B2 (en) | 2001-05-24 | 2007-03-06 | Fry's Metals, Inc. | Thermal interface material and solder preforms |
| JP2010205991A (ja) * | 2009-03-04 | 2010-09-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| CN102696104A (zh) * | 2009-12-23 | 2012-09-26 | 联合单片半导体有限公司 | 用于制造电子构件的方法以及按照所述方法制造的电子构件 |
| JP2015056602A (ja) * | 2013-09-13 | 2015-03-23 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
| EP2905897A1 (en) * | 2009-09-28 | 2015-08-12 | NEC Corporation | Doherty amplifier |
-
1997
- 1997-07-07 JP JP9181465A patent/JP2980066B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026152A1 (fr) * | 1999-09-30 | 2001-04-12 | Hitachi, Ltd. | Dispositif a semi-conducteurs |
| JP2001102483A (ja) * | 1999-09-30 | 2001-04-13 | Hitachi Ltd | 半導体装置 |
| US6653741B2 (en) * | 2001-05-24 | 2003-11-25 | Fry's Metals, Inc. | Thermal interface material and heat sink configuration |
| US7187083B2 (en) | 2001-05-24 | 2007-03-06 | Fry's Metals, Inc. | Thermal interface material and solder preforms |
| JP2010205991A (ja) * | 2009-03-04 | 2010-09-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| EP2905897A1 (en) * | 2009-09-28 | 2015-08-12 | NEC Corporation | Doherty amplifier |
| CN102696104A (zh) * | 2009-12-23 | 2012-09-26 | 联合单片半导体有限公司 | 用于制造电子构件的方法以及按照所述方法制造的电子构件 |
| JP2015056602A (ja) * | 2013-09-13 | 2015-03-23 | 日本電信電話株式会社 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2980066B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080142963A1 (en) | Semiconductor Package Having Non-Ceramic Based Window Frame | |
| US5821154A (en) | Semiconductor device | |
| JP2013093472A (ja) | 部材の接合構造およびその接合方法、パッケージ | |
| JPH02146747A (ja) | 半導体装置 | |
| JPH0722435A (ja) | 半導体装置およびその製造方法 | |
| JP2980066B2 (ja) | 半導体装置 | |
| JP3767585B2 (ja) | 半導体装置 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JP2725448B2 (ja) | 半導体装置 | |
| JPH07142518A (ja) | リードフレームならびに半導体チップおよびそれを用いた半導体装置 | |
| JP2001035977A (ja) | 半導体装置用容器 | |
| JPS6318687A (ja) | 回路基板 | |
| JP3036291B2 (ja) | 半導体装置の実装構造 | |
| JP2833592B2 (ja) | 半導体容器 | |
| JPH11214576A (ja) | 半導体チップ搭載用パッケージ | |
| JPH09307020A (ja) | セラミックパッケージ | |
| JP2001284501A (ja) | 放熱基板 | |
| WO2021060475A1 (ja) | 電子部品搭載用基体および電子装置 | |
| JPH07122668A (ja) | 半導体装置及びそのパッケージ | |
| KR19990035577A (ko) | 일반 칩형 반도체 패키지 및 플립 칩형 반도체 패키지와그 제조방법 | |
| US6602431B2 (en) | Enhancements in sheet processing and lead formation | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2796168B2 (ja) | 半導体装置 | |
| JPS62249435A (ja) | 半導体装置 | |
| JPH0730040A (ja) | リードフレームおよび半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |