JPH02146747A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02146747A
JPH02146747A JP63301905A JP30190588A JPH02146747A JP H02146747 A JPH02146747 A JP H02146747A JP 63301905 A JP63301905 A JP 63301905A JP 30190588 A JP30190588 A JP 30190588A JP H02146747 A JPH02146747 A JP H02146747A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
mounting surface
sintered substrate
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63301905A
Other languages
English (en)
Other versions
JP2772001B2 (ja
Inventor
Takayuki Okinaga
隆幸 沖永
Shoji Matsugami
松上　昌二
Masayuki Shirai
優之 白井
Kanji Otsuka
寛治 大塚
Hiroshi Oguma
小熊　広志
Koji Emata
江俣　孝司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63301905A priority Critical patent/JP2772001B2/ja
Priority to US07/442,098 priority patent/US5018004A/en
Publication of JPH02146747A publication Critical patent/JPH02146747A/ja
Application granted granted Critical
Publication of JP2772001B2 publication Critical patent/JP2772001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、焼結基板の素子搭
載面に搭載された半導体ペレットを封止用キャップで封
止する半導体装置に適用して有効な技術に関するもので
ある。
〔従来の技術〕
入出力信号数が多い論理ＬＳＩである半導体ペレットは
ピングリッドアレイ（ＰＧＡ：Ｐｉｎ　ＧｒｉｄＡｒｒ
ａｙ）型パッケージで封止されている。このＰＧＡ型パ
ッケージは外部端子数が太いので、前述の半導体ペレッ
トのパッケージとしては最適である。前記論理ＬＳＩは
発熱性が高いので、ＰＧＡ型パッケージには熱放出性が
要求されている。
前記ＰＧＡ型パッケージは絶縁性の焼結基板の素子搭載
面の中央部分に半導体ペレットを搭載している。焼結基
板は、例えばアルミナを高温度で焼結成型したものであ
り、熱伝導性に優れている。
前記半導体ペレットは、前記焼結基板の素子搭載面側の
周辺部分に接着層を介在させて封止用キャップを接着し
、焼結基板及び封止用キャップで形成されるキャビティ
内に封止されている。封止用キャップは例えば焼結基板
と同様の材料アルミナ等で形成されている。つまり、こ
の種のＰＧＡ型パッケージは、焼結基板から接着層を介
在させて封止用キャップに至る熱伝達経路を通して、半
導体ペレットで発生した大部分の熱をパッケージの外部
に放出するように構成されている。
前記ＰＧＡ型パッケージの焼結基板の素子搭載面には厚
膜導体膜つまりメタライズ配線が形成されている。この
厚膜導体膜は、半導体ペレットの外部端子（ポンディン
グパッド）と焼結基板の装置実装面に形成される外部ピ
ン（外部端子）とを電気的に接続するようになっている
。厚膜導体膜は、例えばスクリーン印刷技術でタングス
テン（Ｗ）ペースト膜を塗布し、このペース１〜膜を高
温度で浸炭することにより形成されている。このペース
ト膜は、焼結成型前の未焼結状態のアルミナ基板の表面
に塗布され、アルミナ基板の焼結成型と共に浸炭されて
いる。
特開昭６１−１２５０５５号公報には、ＰＧＡ型パッケ
ージを採用する半導体装置の外部ピン数を増加できる技
術が記載されている。この技術は、焼結基板の素子搭載
面の周辺部分っまり封止用キャップとの接着領域まで厚
膜導体膜を延在させ、この接着領域と対向する焼結基板
の装置実装面にも外部ピンを配列している。すなわち、
この技術を採用する半導体装置は、前記接着領域の一部
の領域と対向する位置において、焼結基板の装置実装面
に複数の外部ピンを配列することができるので、その配
列された外部ピン数に相当する分、外部ピン数を増加で
きる特徴がある。
〔発明が解決しようとする課題〕
本発明者は、前述のＰＧＡ型パッケージを採用する半導
体装置について基礎的研究を行った結果、次のような問
題点が生じることを見出した。
前記ＰＧＡ型パッケージの焼結基板の素子搭載面に延在
する厚膜導体膜（メタライズ配線）は、約３０［μｍ］
の膜厚を有し、約２００［μｍ］の導体幅で形成されて
いる。このため、外部ピンの配列が厚膜導体膜の導体幅
や厚膜導体膜の間隔で律則されてしまうので、外部ピン
の配列数に限界があり、半導体装置の多端子化を図るこ
とができない。
また、厚膜導体膜は、金属ペーストを浸炭することによ
り形成しているので約３０［ｍΩ／口］程度の高いシー
ト抵抗値を有し、さらに前述のように表面積が大きいの
で寄生の容量が大きくなる。このため、厚膜導体膜を伝
達する信号の遅延により動作速度が低下する等、半導体
装置の電気的特性が劣化する。
また、前記厚膜導体膜はその膜厚が前述のように厚いの
で熱伝達経路において熱抵抗として作用する。厚膜導体
膜のうち前記焼結基板の素子搭載面の周辺部分まで延在
させた厚膜導体膜は焼結基板と封止用キャップとの接着
領域の接着面積を実質的に縮小させてしまう。このため
、前記熱伝達経路の熱抵抗値が接着領域において増大す
るので、半導体装置の熱放出性が低下する。
本発明の目的は、半導体装置において、熱放出性を向上
することが可能な技術を提供することにある。
本発明の他の目的は、半導体装置において、熱放出性を
向上すると共に、電気的特性を向上することが可能な技
術を提供することにある。
本発明の他の目的は、半導体装置において、熱放出性を
向上し、電気的特性を向上すると共に、多端子化を図る
ことが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
（１）ＰＧＡ型パッケージを採用する半導体装置におい
て、焼結基板の素子搭載面上の中央部分及び周辺部分に
半導体ペレットと外部装置とを接続する薄膜導体膜を延
在させ、前記焼結基板の素子搭載面の周辺部分及びその
周辺部分に延在させた薄膜導体膜に前記接着層を介在さ
せて封止用キャップを接着する。薄膜導体膜は蒸着法、
スパッタ法等で堆積した導体膜である。
（２）前記半導体装置で使用される接着層を、前記焼結
基板の素子搭載面側からメタライズ膜、このメタライズ
膜の接着面積に比べて大きな接着面積で形成された接着
用金属膜の夫々を順次積層した複合膜で構成する。
（３）前記半導体装置において、焼結基板の素子搭載面
上の中央部分及び周辺部分に半導体ペレットと外部装置
とを接続する薄膜導体膜を延在させ、前記焼結基板の素
子搭載面の周辺部分及びその周辺部分に延在させた薄膜
導体膜に前記接着層を介在させて封止用キャップを接着
し、前記接着層を前記メタライズ膜及び接着用金属膜か
らなる複合膜で構成する。
〔作　　用〕
上述した手段（１）によれば、前記焼結基板の素子搭載
面上に延在する厚膜導体膜（メタライズ配線）を薄膜導
体膜（堆積した導体膜）に変えて抵抗値及び寄生容量値
を低減したので、信号伝達速度の高速化等、電気的特性
を向上することができると共に、前記薄膜導体膜の周辺
部分はその膜厚が薄く熱抵抗値としては実質的に無視す
ることができ、焼結基板と封止用キャップとの接着領域
の接着面積を増加し、前記焼結基板−封止用キャップ間
の熱伝達経路における熱抵抗値を低減することができる
ので、熱放出特性を向上することができる。
また、前記薄膜導体膜は焼結基板の周辺部分の接着領域
まで延在させ、この接着領域に対向する焼結基板の装置
実装面に外部ピンを配列することができるので、半導体
装置の多端子化を図ることができる。
また、前記焼結基板の素子搭載面上に延在する薄膜導体
膜の導体膜幅、導体膜間の夫々の寸法を縮小することが
できるので、前記薄膜導体膜の本数を増加し、半導体装
置の多端子化を図ることができる。
上述した手段（２）によれば、前記接着層のうちの接着
用金属膜で接着領域の接着面積を増加し、前記焼結基板
−封止用キャップ間の熱伝達経路における熱抵抗値を低
減することができるので、半導体装置の熱放出性を向上
することができる。
上述した手段（３）によれば、前記手段（１）及び手段
（２）の効果を奏することができる。
以下、本発明の構成について、ＰＧＡ型パッケージを採
用する半導体装置に本発明を適用した実施例とともに説
明する。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
〔発明の実施例〕
（実施例■） 本発明の実施例■であるＰＧＡ型パッケージを採用する
半導体装置の概要を第２図（部分断面図）で示す。
第２図に示すように、半導体装置１はＰＧＡ型パッケー
ジを採用している。つまり、半導体装置１は、焼結基板
２の素子搭載面の中央部分に搭載された半導体ペレット
（半導体チップ）３を封止用キャップ４で封止している
。半導体ペレット３は焼結基板２と封止用キャップ４と
で形成されるキャビティ内部に気密封止されている。キ
ャビティは主に封止用キャップ４に形成された凹部によ
り形成されている。封止用キャップ４は、焼結基板２の
素子搭載面の周辺部分において、接着層５を介在させて
固着されている。
前記焼結基板２は、例えば高温度で焼結成型した、高い
熱伝導性と高い絶縁性を有するアルミナ基板で形成され
ている。焼結基板２としては他にムライト基板、アルミ
ナイトライド基板、シリコンカーバイト基板、ベリリア
基板等を使用してもよい。
焼結基板２の素子搭載面の中央部分の半導体ペレット３
の周囲から素子搭載面の周辺部分までの領域には多層導
体層２０が設けられている。多層導体層２０は、第１図
（要部拡大断面図）に示すように、２層又はそれ以上の
暦数の薄膜導体膜２０Ａ（本実施例では簡略的に１層し
か示さない）で構成されている。各層の薄膜導体膜２０
Ａの間には図示しないが層間絶縁膜が形成されている。
薄膜導体膜２０Ａは例えば蒸着法又はスパッタ法で堆積
したアルミニウム膜で形成されている。このアルミニウ
ム膜は、約４〜６［μｍ］程度の薄膜で形成することが
でき、又フォトリソグラフィ技術を使用することにより
約３０〜５０［μｍコ程度の導体幅で形成することがで
きる。つまり、薄膜導体膜２０Ａは、厚膜導体膜（メタ
ライズ配線）に比べて約５分の１〜８分の１の薄い膜厚
で形成され、約４分の１〜７分の１の小さい導体幅で形
成することができる。
また、蒸着法やスパッタ法で堆積し、所定の熱処理を施
したアルミニウム膜は約６〜８［ｍΩ／口］程度の低い
シート抵抗値で形成することができる。
つまり、薄膜導体膜２０Ａは前記厚膜導体膜に比べて約
４分の１〜７分の１の低いシート抵抗値で形成すること
ができる。また、薄膜導体膜２０Ａとしては、他に銅、
高融点金属（Ｗ、Ｍｏ等）等の単層で形成してもよいし
、或は例えば銅、ニッケルの夫々を順次積層した複合膜
で形成してもよい。また、薄膜導体膜２０Ａは前述の堆
積法に限定されず例えばＣＶＤ法やメッキ法で堆積して
もよい。薄膜導体膜２０Ａは厚膜導体膜に比べて電気的
特性を向上することができるので焼結基板２の素子搭載
面の周辺部分（接着領域）まで積極的に延在させている
。
前記薄膜導体膜２０Ａの表面は第１図に示すように絶縁
膜２０Ｂで被覆されている。絶縁膜２０Ｂは誘電率が低
い材料で形成されている。つまり、絶縁膜２０Ｂは、主
に薄膜導体膜２０Ａに付加される寄生容量を低減できる
ように構成されている。この絶縁膜２０Ｂとしては例え
ば酸化珪素膜（誘電率ε＝３．９）、ポリイミド樹脂膜
（ε＝３．５）、フッ素系樹脂膜（ε＝２．５）、ポリ
スチレン膜（ε＝３．５）、マレイミド膜（日立製作所
商品名　ε＝２．３）等を使用する。絶縁膜２０Ｂは例
えば５〜１５［μｍ］程度の膜厚で形成されている。
前記第２図に示すように、前記焼結基板２の素子搭載面
の中央部分に延在する薄膜導体膜２０Ａの一端側は半導
体ペレット３の外部端子（ポンディングパッド）に接続
されている。この薄膜導体膜２０Ａの一端側と半導体ペ
レット３の外部端子との接続はボンディングワイヤ６を
介在させて行われている。ボンディングワイヤ６は、薄
膜導体膜２０Ａの材質によって異なるが、例えば金、ア
ルミニウム等で形成されている。薄膜導体膜２０Ａの一
端側とボンディングワイヤ６との接続は図示しないが絶
縁膜２０Ｂに形成された開口を通して行われている。
薄膜導体膜２０Ａの他端側は第１図及び第２図に示すよ
うに接続孔配線（スルーホール配線）２２に接続されて
いる。接続孔配線２２は焼結基板２に形成された接続孔
（スルーホール）２１の内部に埋込まれている。接続孔
配線２２は、例えば焼結基板２の焼結成型前に接続孔２
１の内部に金属ペーストを埋込み、焼結基板２を焼結成
型すると共に金属ペース＝１６− トを浸炭することにより形成されている。つまり、接続
孔配線２２は厚膜導体膜と同様にメタライズ法により形
成されている。接続孔配線２２は例えばタングステン等
の高融点金属で形成されている。この接続孔配線２２は
、直接又は焼結基板２の内部に設けられた厚膜導体膜（
メタライズ配線）２３を介在させて外部ピン（実装用外
部端子）２４に接続されている。
外部ピン２４は焼結基板２の素子搭載面と対向する反対
面の装置実装面に複数配列されている。外部ピン２４は
装置実装面に対して実質的に垂直に突出するように焼結
基板２に設けられている。
前記封止用キャップ４は例えば高い熱伝導性を有するア
ルミナキャップで形成されている。また、封止用キャッ
プ４としては、アルミナイトライドキャップ、シリコン
カーバイトキャップ、ベリリアキャップ等で形成しても
よい。
前記焼結基板２の素子搭載面の周辺部分と封止用キャッ
プ４とを固着する接着層５は、第１図及び第２図に示す
ように、メタライズ膜５Ａ及び接着用金属膜５Ｂの積層
体で構成されている。メタライズ膜５Ａは焼結基板２の
素子搭載面側に直接接着されている。接着用金属膜５Ｂ
は封止用キャップ４側に接着されている。焼結基板２の
素子搭載面の周辺部分である接着領域には多層導体膜２
０（薄膜導体膜２０Ａ及び絶縁膜２０Ｂ）が延在してお
り、前記接着層５は焼結基板２の素子搭載面の周辺部分
及びその周辺部分まで延在させた多層導体膜２０上にも
設けられている。
接着層５のうち下側のメタライズ膜５Ａは、主に、上側
の接着用金属膜５Ｂが無機物なので接着性を高め、装置
外部の水分がキャビティ内部に浸入することを低減する
ために設けられている。また、メタライズ膜５Ａは、熱
伝導性が良いので、焼結基板２から封止用キャップ４へ
の熱伝達経路における熱抵抗値を低減できるように構成
されている。メタライズ膜５Ａは例えば焼結基板２の素
子搭載面側からチタン、銅、ニッケル、金の夫々を順次
積層した複合膜で形成されている（Ａｕ／Ｎｉ／Ｃｕ／
Ｔｉ）。チタンは約０　、１　Ｃμｍ］、銅は約５［μ
ｍ］、ニッケルは約１［μｍ］、金は約１［μｍ］の膜
厚で夫々は形成されている。
接着層５のうち上側の接着用金属膜５Ｂは実質的に焼結
基板２と封止用キャップ４とを接着するために設けられ
ている。この接着用金属膜５Ｂは、金属で熱伝導性が良
いので、焼結基板２から封止用キャップ４への熱伝達経
路における熱抵抗値を低減できるように構成されている
。接着用金属膜５Ｂは例えば金−ｔＪｌ（Ａｕ−８ｎ）
合金、半田（Ｐｂ−８ｎ）等で形成されている。接着用
金属膜５Ｂは例えば１００〜２００［μｍ］程度の膜厚
で形成されている。
このように、ＰＧＡ型パッケージを採用する半導体装置
１において、焼結基板２の素子搭載面上の中央部分及び
周辺部分に半導体ペレット３と外部装置とを接続する薄
膜導体膜２０Ａを延在させ、前記焼結基板２の素子搭載
面の周辺部分及びその周辺部分に延在させた薄膜導体膜
２０Ａに前記接着層５を介在させて封止用キャップ４を
接着する。
この構成により、前記焼結基板２の素子搭載面上に延在
する厚膜導体膜（メタライズ配線）を薄膜導体膜（堆積
した導体膜）２０Ａに変えて抵抗値及び寄生容量値を低
減したので、信号伝達速度の高速化等、半導体装置１の
電気的特性を向上することができると共に、前記薄膜導
体膜２０Ａの周辺部分はその膜厚が薄く熱抵抗値として
は実質的に無視することができ、焼結基板２と封止用キ
ャップ４との接着領域の接着面積を増加し、前記焼結基
板２−封止用キャップ４間の熱伝達経路における熱抵抗
値を低減することができるので、半導体装置１の熱放出
特性を向上することができる。つまり、後者の効果は、
第１図に示すように、接着層５の膜厚に比べて多層導体
膜２０の膜厚が約１０分の１程度と薄いので熱抵抗とし
ては実質的に作用せず、したがって多層導体膜２０が接
着領域に存在することに関係なく、接着面積（熱伝達経
路の断面積）を充分に確保することができる作用に基づ
いている。
第１図に示すように、焼結基板２から封止用キャップ４
への熱伝達経路サイズＴＳは接着領域の略全域のサイズ
に相当する。
また、前記薄膜導体膜２０Ａは焼結基板２の周辺部分の
接着領域まで延在させ、この接着領域に対向する焼結基
板２の装置実装面に外部ピン２４を配列することができ
るので、半導体装置１の多端子化を図ることができる。
また、前記焼結基板２の素子搭載面上に延在する薄膜導
体膜２０Ａの導体膜幅、導体膜間の夫々の寸法を縮小す
ることができるので、前記薄膜導体膜２０Ａの本数を増
加し、半導体装置１の多端子化を図ることができる。
また、図示しないが、前記焼結基板２の素子搭載面の周
辺部分であって、接着層５の下側のメタライズ膜５Ａが
素子搭載面に直接４着する領域を増加し、焼結基板２の
周辺端部の面積を増加させてもよい。この焼結基板２の
周辺端部の面積を増加させた部分は装置実装面に外部ピ
ン２４を設けずに熱放出部として作用し、半導体装置１
の熱放出性をさらに向上することができる。
前記半導体装置１の封止用キャップ４の上側には第２図
に示すように接着層７を介在させて放熱フィン８が設け
られている。放熱フィン８は焼結基板２から封止用キャ
ップ４に伝達された熱を効率良く装置外部に放熱できる
ように構成されている。放熱フィン８は例えば封止用キ
ャップ４と同様の熱伝導性の良好な材料で形成されてい
る。
（実施例■） 本実施例■は、前記ＰＧＡ型パッケージを採用する半導
体装置において、焼結基板と封止用キャップとを低融点
ガラスで接着した、本発明の第２実施例である。
本発明の実施例■であるＰＧＡ型パッケージを採用する
半導体装置を第３図（要部拡大断面図）で示す。
第３図に示すように、本実施例■の半導体装置１は焼結
基板２の素子搭載面の周辺部分及びその周辺部分まで延
在する多層導体膜２０に接着層５を介在させて封止用キ
ャップ４を固着している。この接着領域の基本的な構造
は前記実施例Ｉで説明した半導体装置１と同様である。
前記接着層５は低融点ガラス膜（鉛ガラス膜）を使用し
ている。
このように構成される半導体装置１は前記実施例Ｉと実
質的に同様の効果を奏することができる。
また、前記接着層５は、低融点ガラス膜であるので実施
例Ｉで説明した金属性の接着層５に比へて若干熱伝導率
は低下するが、単層構造であるので、半導体装置１の構
造を簡単化できる。
（実施例■） 本実施例■は、前記実施例Ｉで説明した半導体装置にお
いて、焼結基板と封止用キャップとを接着する接着層の
下側のメタライズ膜の形状を変化させた、本発明の第３
実施例である。
本発明の実施例■であるＰＧＡ型パッケージを採用する
半導体装置で使用される接着層の形状を第４図、第５図
（要部平面図）の夫々で示す。
本実施例■の半導体装置１は、焼結基板２の素子搭載面
の周辺部分（接着領域）に設けられる接着層５のうち下
側のメタライズ膜５Ａを第４図に示すように構成してい
る。つまり、メタライズ膜５Ａは複数個の貫通孔５Ａ１
が設けられている。この貫通孔５Ａ、は、焼結基板２の
素子搭載面に形成される多層導体膜２０の絶縁膜２０Ｂ
を特に樹脂系材料で形成した場合に、この絶縁膜２０Ｂ
と重なる部分において配置されている。つまり、メタラ
イズ膜５Ａは、絶縁膜２０Ｂの表面上の全域に形成する
のではなく、部分的に形成されるようになっている。前
記メタライズ膜５Ａの貫通孔５Ａ□で形成されるキャビ
ティ内には半導体装置１の形成工程中やその動作中に絶
縁膜（樹脂系材料）２０Ｂから発生するガスを蓄積でき
るように構成されている。
つまり、貫通孔５Ａ１は、絶縁膜２０Ｂから発生するガ
スによりメタライズ膜５Ａと絶縁膜２０Ｂとの界面にお
いて剥離が生じることを防止できるので、耐湿性の向上
等、半導体装置１の電気的信頼性を向上することができ
る。
また、第４図に示す半導体装置１のメタライズ膜５Ａ（
又は及び接着用合金膜５Ｂ）は、所定の固定電位例、え
ば基準電位（接地電位）や電源電位を印加してもよい。
メタライズ膜５Ａの固定電位の印加は例えば多層導体膜
２０の薄膜導体膜２０Ａや接続孔配線２２に接続するこ
とにより行うことができる。
このように構成される半導体装置１はインピーダンス特
性の向上又クロストークの低減化又はノイズの低減化を
図ることができる。
また、本実施例■の半導体装置１は、第５図に示すよう
に、前記メタライズ膜５Ａを複数の部分５Ａ２に分割し
てもよい。このメタライズ膜５Ａの分割された部分５Ａ
２の夫々には同一の固定電位又は夫々異なる固定電位が
印加されている。このように構成される半導体装置１は
前述の第４図に示す半導体装置１と同様の効果を奏する
ことができる。
（実施例■） 本実施例■は、前記実施例Ｉで説明した半導体装置にお
いて、焼結基板と封止用キャップとを接着する接着層の
うち上側の接着用金属膜の形状を変化させて熱放出性を
向上した、本発明の第４実施例である。
本発明の実施例■であるＰＧＡ型パッケージを採用する
半導体装置を第６図、第７図（要部拡大断面図）の夫々
で示す。
本実施例■の半導体装置１は、第６図に示すように、接
着層５の上側の接着用金属膜５Ｂを下側のメタライズ膜
５Ａの接着面積に比べて大きな接着面積で構成している
。接着層５の下側のメタライズ膜５Ａは、接着用金属膜
５Ｂの領域を規定し、かつ装置外部からの水分の浸入を
防止するために、焼結基板２の素子搭載面の周辺端部側
に設けられている。接着面積を増加した接着用金属膜５
Ｂは前述の熱伝達経路における接着領域での熱抵抗値を
低減するように構成されている。
このように、ＰＧＡ型パッケージを採用する半導体装置
１において、前記接着層５を、前記焼結基板２の素子搭
載面側からメタライズ膜５Ａ、このメタライズ膜５Ａの
接着面積に比べて大きな接着面積で形成された接着用金
属膜５Ｂの夫々を順次積層した複合膜で構成する。この
構成により、前記接着層５のうちの上側の接着用金属膜
５Ｂで接着領域の接着面積を増加し、前記焼結基板２封
止用キャップ４間の熱伝達経路における熱抵抗値を低減
することができるので、半導体装置１の熱放出性を向上
することができる。
また、本実施例■の半導体装置１は、第７図に示すよう
に、焼結基板２の素子搭載面の周辺部分（接着領域）で
あって、多層導体膜２０が延在する領域の封止用キャッ
プ４を凹型状に構成してもよい。
この接着領域に延在する多層導体膜２０は、前述の実施
例■で説明したように、その膜厚が薄いので熱抵抗とし
ては実質的に作用しない。
このように、ＰＧＡ型パッケージを採用する半導体装置
１において、焼結基板２の素子搭載面上の中央部分及び
周辺部分に半導体ペレット３と外部装置とを接続する薄
膜導体膜２０Ａを延在させ、前記焼結基板２の素子搭載
面の周辺部分及びその周辺部分に延在させた薄膜導体膜
２０Ａに接着層５を介在させて封止用キャップ４を接着
し、前記接着層５を、前記焼結基板２の素子搭載面側か
らメタライズ膜５Ａ、このメタライズ膜５Ａの接着面積
に比べて大きな接着面積で形成された接着用金属膜５Ｂ
の夫々を順次積層した複合膜で構成する。
この構成により、前記実施例■で説明した第１図及び第
２図に示す半導体装置１、前述の第６図に示す半導体装
置１の夫々の効果を組合せた効果を奏することができる
。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、焼結基板の素子搭載面に複数個の半
導体ペレット或はマザーチップを介在させて複数個の半
導体ペレットを搭載する、ＰＧＡ型パッケージを採用す
る半導体装置に適用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
（１）半導体装置の熱放出性を向上することができる。
（２）半導体装置において、熱放出性を向上すると共に
、電気的特性を向上することができる。
（３）半導体装置において、熱放出性を向上し、電気的
特性を向上すると共に、多端子化を図ることができる。
【図面の簡単な説明】
第１図は、本発明の実施例■であるＰＧＡ型パッケージ
を採用する半導体装置の要部拡大断面図、第２図は、前
記半導体装置の部分断面図、第３図は、本発明の実施例
■であるＰＧＡ型パッケージを採用する半導体装置の要
部拡大断面図。 第４図及び第５図は、本発明の実施例■であるＰＧＡ型
パッケージを採用する半導体装置で使用される接着層の
形状を示す要部平面図、第６図及び第７図は、本発明の
実施例■であるＰＧＡ型パッケージを採用する半導体装
置の要部拡大断面図である。 図中、１・・・半導体装置、２・・・焼結基板、２０・
・・多層導体膜、２０Ａ・・薄膜導体膜、２０Ｂ・・・
絶縁膜、２２・・・接続孔配線、２３・・・厚膜導体膜
、２４・・・外部ピン、３・・・半導体ペレット、４・
・・封止用キャップ、５・・・接着層、５Ａ・・・メタ
ライズ膜、５Ｂ・・・接着用金属膜、６・・・ボンディ
ングワイヤ、８・・・放熱フィンである。

Claims (1)

  1. 【特許請求の範囲】 １、焼結基板の素子搭載面の中央部分に半導体ペレット
    を搭載し、この焼結基板の素子搭載面の周辺部分に接着
    層を介在させて前記半導体ペレットを封止する封止用キ
    ャップを接着する半導体装置において、前記焼結基板の
    素子搭載面上の中央部分及び周辺部分に前記半導体ペレ
    ットと外部装置とを接続する薄膜導体膜を延在させ、前
    記焼結基板の素子搭載面の周辺部分及びその周辺部分に
    延在させた薄膜導体膜上に前記接着層を介在させて封止
    用キャップを接着したことを特徴とする半導体装置。 ２、前記焼結基板はアルミナ、ムライト、アルミナイト
    ライド、シリコンカーバイト、ベリリア等で形成され、
    前記封止用キャップはアルミナ、アルミナイトライド、
    シリコンカーバイト、ベリリア等の金属キャップで形成
    されていることを特徴とする請求項１に記載の半導体装
    置。 ３、前記焼結基板の素子搭載面に延在する薄膜絶縁膜は
    、酸化珪素膜、絶縁性樹脂膜等、誘電率が低い絶縁膜で
    被覆されていることを特徴とする請求項１又は請求項２
    に記載の半導体装置。 ４、前記薄膜導体膜は蒸着法、スパッタ法、ＣＶＤ法、
    メッキ法等で堆積した導電膜であることを特徴とする請
    求項１乃至請求項３に記載の夫々の半導体装置。 ５、前記薄膜導体膜はアルミニウム、銅、高融点金属等
    で形成されていることを特徴とする請求項４に記載の半
    導体装置。 ６、前記接着層はメタライズ膜及びその上部に設けられ
    た接着用金属膜で形成された複合膜で形成されているこ
    とを特徴とする請求項１乃至請求項５に記載の夫々の半
    導体装置。 ７、前記接着層は低融点ガラス膜で形成されていること
    を特徴とする請求項１乃至請求項５に記載の夫々の半導
    体装置。 ８、前記接着層のうちのメタライズ膜は所定の固定電位
    に接続されていることを特徴とする請求項６に記載の半
    導体装置。 ９、前記接着層のうちのメタライズ膜は、薄膜導体膜を
    被覆する絶縁膜を絶縁性樹脂膜で形成する場合、この絶
    縁性樹脂膜と重なる一部分に貫通孔を構成していること
    を特徴とする請求項６又は請求項８に記載の半導体装置
    。 １０、前記半導体装置はピングリッドアレイであること
    を特徴とする請求項１乃至請求項８に記載の夫々の半導
    体装置。 １１、焼結基板の素子搭載面の中央部分に半導体ペレッ
    トを搭載し、この焼結基板の素子搭載面の周辺部分に接
    着層を介在させて前記半導体ペレットを封止する封止用
    キャップを接着する半導体装置において、前記接着層が
    、前記焼結基板の素子搭載面側のメタライズ膜の面に比
    べて大きな接着面で形成された接着用金属膜の夫々を順
    次積層した複合膜で構成されたことを特徴とする半導体
    装置。 １２、前記メタライズ膜は、チタン、銅、ニッケル、金
    の夫々を順次積層した複合膜で形成されていることを特
    徴とする請求項１１に記載の半導体装置。 １３、前記接着用金属膜は金−錫合金、半田等の合金材
    料で形成されていることを特徴とする請求項１１又は請
    求項１２に記載の半導体装置。 １４、前記接着用金属膜は所定の固定電位に接続されて
    いることを特徴とする請求項１１又は請求項１３に記載
    の半導体装置。 １５、焼結基板の素子搭載面の中央部分に半導体ペレッ
    トを搭載し、この焼結基板の素子搭載面の周辺部分に接
    着層を介在させて前記半導体ペレットを封止する封止用
    キャップを接着する半導体装置において、前記焼結基板
    の素子搭載面上の中央部分及び周辺部分に前記半導体ペ
    レットと外部装置とを接続する薄膜導体膜を延在させ、
    前記焼結基板の素子搭載面の周辺部分及びその周辺部分
    に延在させた薄膜導体膜に前記接着層を介在させて封止
    用キャップを接着し、前記接着層が、前記焼結基板の素
    子搭載面側からメタライズ膜、このメタライズ膜の接着
    面に比べて大きな接着面で形成された接着用金属膜の夫
    々を順次積層した複合膜で構成されたことを特徴とする
    半導体装置。
JP63301905A 1988-11-28 1988-11-28 半導体装置 Expired - Lifetime JP2772001B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63301905A JP2772001B2 (ja) 1988-11-28 1988-11-28 半導体装置
US07/442,098 US5018004A (en) 1988-11-28 1989-11-28 Semi-conductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63301905A JP2772001B2 (ja) 1988-11-28 1988-11-28 半導体装置

Publications (2)

Publication Number Publication Date
JPH02146747A true JPH02146747A (ja) 1990-06-05
JP2772001B2 JP2772001B2 (ja) 1998-07-02

Family

ID=17902528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63301905A Expired - Lifetime JP2772001B2 (ja) 1988-11-28 1988-11-28 半導体装置

Country Status (2)

Country Link
US (1) US5018004A (ja)
JP (1) JP2772001B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302248A (ja) * 2008-06-12 2009-12-24 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
JP2015154250A (ja) * 2014-02-14 2015-08-24 京セラクリスタルデバイス株式会社 水晶デバイス
JP2015186095A (ja) * 2014-03-25 2015-10-22 京セラクリスタルデバイス株式会社 水晶デバイス
JP2015231013A (ja) * 2014-06-06 2015-12-21 株式会社デンソー 混合物輸送装置および混合物

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319237A (en) * 1990-03-09 1994-06-07 Thomson Composants Microondes Power semiconductor component
JP2580840B2 (ja) * 1990-05-22 1997-02-12 日本電気株式会社 半導体装置用パッケージ
JP2927010B2 (ja) * 1991-03-01 1999-07-28 株式会社日立製作所 半導体パッケージ
US5500301A (en) 1991-03-07 1996-03-19 Kabushiki Kaisha Kobe Seiko Sho A1 alloy films and melting A1 alloy sputtering targets for depositing A1 alloy films
US5155067A (en) * 1991-03-26 1992-10-13 Micron Technology, Inc. Packaging for a semiconductor die
US5206460A (en) * 1991-07-24 1993-04-27 Yang Mu K Oscillator package
US5221639A (en) * 1991-10-20 1993-06-22 Motorola, Inc. Method of fabricating resistive conductive patterns on aluminum nitride substrates
DE69232912T2 (de) * 1991-11-28 2003-12-24 Kabushiki Kaisha Toshiba, Kawasaki Halbleitergehäuse
US5297618A (en) * 1992-12-31 1994-03-29 International Business Machines Corporation Apparatus for removing a heatsink from an electronic module or package
JPH07193164A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体集積回路装置
JP3056960B2 (ja) * 1993-12-27 2000-06-26 株式会社東芝 半導体装置及びｂｇａパッケージ
GB2344455A (en) * 1998-12-01 2000-06-07 Mitel Semiconductor Ab Semiconductor device with low parasitic capacitance
US6246583B1 (en) * 1999-03-04 2001-06-12 International Business Machines Corporation Method and apparatus for removing heat from a semiconductor device
US6352935B1 (en) 2000-01-18 2002-03-05 Analog Devices, Inc. Method of forming a cover cap for semiconductor wafer devices
US6512675B1 (en) * 2000-06-28 2003-01-28 Advanced Micro Devices, Inc. Heat sink grounded to a grounded package lid
US6483706B2 (en) * 2000-12-22 2002-11-19 Vlt Corporation Heat dissipation for electronic components
KR100391093B1 (ko) * 2001-01-04 2003-07-12 삼성전자주식회사 히트 싱크가 부착된 볼 그리드 어레이 패키지
DE102004033251B3 (de) * 2004-07-08 2006-03-09 Vishay Bccomponents Beyschlag Gmbh Schmelzsicherung für einem Chip

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5899172A (ja) * 1981-12-07 1983-06-13 株式会社日立製作所 電気絶縁基板
JPS61248302A (ja) * 1985-04-25 1986-11-05 株式会社日立製作所 炭化ケイ素焼結体用メタライズペ−スト
EP0268181B1 (en) * 1986-11-15 1992-07-29 Matsushita Electric Works, Ltd. Plastic molded pin grid chip carrier package
JPS63132465A (ja) * 1986-11-25 1988-06-04 Hitachi Ltd ピングリツトアレイパツケ−ジ
JPH0199460A (ja) * 1987-10-12 1989-04-18 Hitachi Ltd 自動車用交流発電機の整流装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302248A (ja) * 2008-06-12 2009-12-24 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
JP2015154250A (ja) * 2014-02-14 2015-08-24 京セラクリスタルデバイス株式会社 水晶デバイス
JP2015186095A (ja) * 2014-03-25 2015-10-22 京セラクリスタルデバイス株式会社 水晶デバイス
JP2015231013A (ja) * 2014-06-06 2015-12-21 株式会社デンソー 混合物輸送装置および混合物

Also Published As

Publication number Publication date
US5018004A (en) 1991-05-21
JP2772001B2 (ja) 1998-07-02

Similar Documents

Publication Publication Date Title
JPH02146747A (ja) 半導体装置
US6020637A (en) Ball grid array semiconductor package
US4620215A (en) Integrated circuit packaging systems with double surface heat dissipation
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
JPH0883818A (ja) 電子部品組立体
JPH0945846A (ja) 半導体装置およびその製造方法
JPH10223672A (ja) 半導体装置
TWI236741B (en) Chip package and substrate
JPH11503565A (ja) 集積回路装置を収容するための部品
JPH0645504A (ja) 半導体装置
JP3549316B2 (ja) 配線基板
JP2002057238A (ja) 集積回路パッケージ
JPH04368167A (ja) 電子装置
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
JP3314574B2 (ja) 半導体装置の製造方法
JP3337911B2 (ja) 半導体装置及びその製造方法
JP7516883B2 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法
JP2518145B2 (ja) 放熱板付き多層リ―ドフレ―ム
US20230068160A1 (en) Package carrier and package structure
JP2604470B2 (ja) 半導体装置
JPS61150251A (ja) 半導体装置
JPH09266265A (ja) 半導体パッケージ
JPS6334962A (ja) パツケ−ジ構造体
JPS61112369A (ja) 半導体装置
JPH07211851A (ja) リードフレーム