JPH04368167A - 電子装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ＬＳＩチップ等の複
数のＩＣ（集積回路）チップを組合せた電子装置に関し
、複数のＩＣチップを電極形成面を内側にして対向配置
した状態で突起電極等の複数の接続体により固定し且つ
電気接続したことにより製造容易性を改善すると共に実
装密度の向上を図ったものである。

【０００２】

【従来の技術】従来、ＩＣチップを組合せた電子装置と
しては、図１５〜１６に示すようにリードフレーム１の
チップ保持部１Ａの一主面及び他主面にＩＣチップ２及
び３をそれぞれ裏面にて固着すると共にＩＣチップ２及
び３の電極をボンディングワイヤ４及び５によりそれぞ
れリード１ａ及び１ｂに接続し、樹脂体６によりＩＣチ
ップ２，３、チップ保持部１Ａ、ボンディングワイヤ４
，５及びリード１ａ，１ｂのチップ近傍部分をモールド
封止したものが知られている（例えば実開平２−５４２
４８号公報参照）。

【０００３】また、別の従来装置としては、図１７に示
すようにリード１ａ，１ｂから分岐した上下のチップ保
持部１Ａ，１Ｂに図１５〜１６で述べたと同様にＩＣチ
ップ２Ａ及び３Ａと２Ｂ及び３Ｂとをそれぞれ固着する
と共にこれらのチップをボンディングワイヤ４Ａ及び５
Ａと４Ｂ及び５Ｂとによりリード１ａ，１ｂにそれぞれ
接続し、樹脂体６によりＩＣチップ２Ａ，３Ａ，２Ｂ，
３Ｂ、チップ保持部１Ａ，１Ｂ、ボンディングワイヤ４
Ａ，５Ａ，４Ｂ，５Ｂ及びリード１ａ，１ｂのチップ近
傍部分をモールド封止したものが知られている（前掲公
報参照）。

【０００４】

【発明が解決しようとする課題】図１５〜１６の電子装
置によると、２チップを重ねて結合したことで実装密度
の向上が可能であるが、製造が容易でないという問題点
がある。すなわち、ＩＣチップ２及び３はいずれも電極
形成面を外側に向けた状態でチップ保持部１Ａに取付け
られるため、電極形成面やボンディングワイヤを損傷し
ないよう特別の注意を払って取扱う必要があり、特に一
方のＩＣチップ２についてワイヤボンディングが終了し
た後他方のＩＣチップ３についてワイヤボンディングを
行なうときはＩＣチップ２の電極形成面やボンディング
ワイヤを傷つけないよう保護するのが容易でない。

【０００５】また、図１７の装置によると、図１５〜１
６の装置と同様の問題点がある他、組立作業について作
業性を良くするためチップ保持部１Ａ及び１Ｂの間隔を
広くとる必要があり、外形が大型化する不都合を免れな
い。

【０００６】この発明の目的は、製造容易で実装密度の
高い電子装置を提供することにある。

【０００７】

【課題を解決するための手段】この発明による電子装置
は、（ａ）一方の主面に第１の集積回路及びこの回路の
複数の電極が形成された第１の集積回路チップと、（ｂ
）この第１の集積回路チップの一方の主面に対向し且つ
接近して配置される第２の集積回路チップであって、前
記第１の集積回路チップの一方の主面と対面する一方の
主面には第２の集積回路が形成され且つこの回路の複数
の電極が前記第１の集積回路の複数の電極に対応して形
成されているものと、（ｃ）前記第１及び第２の集積回
路チップを前記対向し且つ接近した配置状態に固定する
と共に両集積回路チップの対応する電極同士をそれぞれ
電気的に接続するように両集積回路チップ間に介在配置
された複数の接続体と、（ｄ）前記第１及び第２の集積
回路チップの間で前記第１及び第２の集積回路のうち少
なくとも一方のものに電気的に接続され、両集積回路チ
ップの間から外方に導出された複数の電気端子とをそな
えている。

【０００８】このような構成において、複数の電気端子
は、複数の接続体から導出してもよいし、あるいはこれ
らの接続体とは別の突起電極等から導出してもよい。

【０００９】この発明の構成にあっては、第１及び第２
の集積回路チップの間で第１及び第２の集積回路の各一
部又は全部を気密封止するように両集積回路チップの間
に封止体を配置してもよい。

【００１０】また、上記のように第１及び第２の集積回
路チップ、複数の接続体、複数の電気端子等を組合せた
チップセットを複数個設け、これらのチップセットを電
極が形成された主面とは反対側の主面にて重ね合せ且つ
接着してもよい。

【００１１】

【作用】この発明の構成によれば、第１及び第２の集積
回路チップを電極形成面を内側にしてフェース・トウ・
フェースで接続するので、電極形成面等の損傷を回避す
るのが容易であり、しかもフェースダウンボンディング
等により簡単に接続作業を行なえる。また、２チップを
対向・接近させて電極接続を行なうので、実質的に１チ
ップ分の占有面積で足りると共に図１５〜１６のものに
比べて厚さが薄くなり、実装密度が向上する。

【００１２】その上、上記したように２つの集積回路チ
ップ間に封止体を設けると、信頼性を向上させることが
でき、所望により封止用のパッケージを省略又は簡略化
することができる。

【００１３】さらに、上記したように複数のチップセッ
トを電極形成面とは反対側の面で重ね合せて接着すると
、チップセット間の距離を接着材層の厚さ程度にまで小
さくできるので、図１７のものに比べて実装密度が大幅
に向上する。

【００１４】

【実施例】図１は、この発明の一実施例による電子装置
としてのチップセット５０の断面構造を示すものであり
、このチップセット５０は、突起電極１６，１７等を有
する第１のＩＣチップ１０と、突起電極２６，２７等を
有する第２のＩＣチップ２０と、リード３２、電極接続
部３６，３７等を有するリード保持部３０とをそなえて
いる。

【００１５】ＩＣチップ１０は、図２に一例を示すよう
にシリコン等の半導体基板１０Ａの一方の主面に所望の
集積回路１１及びこの回路の多数の突起電極１６，１７
，１８ａ，１８ｂを形成したものである。ここで、突起
電極１６は、チップ間接続兼外部導出用のもの、突起電
極１７は、チップ間接続専用のもの、突起電極１８ａ，
１８ｂは、チップ間接続の機械的強度を増すためのダミ
ー電極（通電しない電極）である。なお、突起電極１７
，１８ａ，１８ｂは場合によっては省略してもよい。

【００１６】各突起電極は、一例を突起電極１６につい
て図３に示すように形成される。すなわち、基板１０Ａ
の表面を覆うシリコンオキサイド等の絶縁膜１２の上に
突起電極１６の下地となる電極を形成した後、この下地
電極の上にメッキ法、ハンダ法、転写バンプ法等の公知
の方法により突起電極１６を形成する。下地電極は、例
えば第１及び第２の金属層１３及び１５を保護絶縁膜１
４の接続孔を介して積層して成るもので、絶縁膜１２の
上に金属層１３を覆って絶縁膜１４を形成した後、絶縁
膜１４に接続孔を形成し、この接続孔を介して金属層１
３に接続されるように金属層１５を形成することにより
得られる。第１の金属層１３は、集積回路１１の配線に
接続されているもので、例えばＡｌ又はＡｌ合金からな
る。また、第２の金属層１５は、耐腐食性及び耐酸化性
を有すると共に第１の金属層１３及び突起電極１６と密
着性（ぬれ性）が良い金属（例えばＴｉ、Ｎｉ、Ｃｒ、
Ｃｕ、Ｐｄ、Ａｕ、Ｐｔ等）からなるものである。なお
、耐酸化性や密着性を一層向上させるために第２の金属
層１５を多層構造にしてもよい。

【００１７】ＩＣチップ２０は、上記したＩＣチップ１
０と同様に構成されるもので、一方の主面には図２に示
したのと同様の集積回路が形成され且つこの回路の２６
，２７等の多数の突起電極が図２の突起電極１６，１７
，１８ａ，１８ｂ等に対応して形成されている。ＩＣチ
ップ１０及び２０のサイズは、ほぼ同じに示してあるが
、異なっていてもよい。

【００１８】リード保持部３０は、図４〜５に一例を示
すようにキャリアテープ３１を用いて製作される。キャ
リアテープ３１は、ポリイミド等の樹脂からなるもので
、その一方の主面には中央孔３３を取囲むように多数の
リード３２が設けられている。また、中央孔３３の周囲
には、多数の電極接続部３６，３７，３８ａ，３８ｂが
設けられており、各電極接続部は、図５に示すようにキ
ャリアテープ３１の一方の主面から他方の主面に貫通す
るように形成されている。

【００１９】電極接続部３６は、チップ間接続兼外部導
出用のものであり、それぞれリード３２に接続されてい
る。電極接続部３７は、チップ間接続専用のもの、電極
接続部３８ａ，３８ｂは、前述のダミー電極１８ａ，１
８ｂとそれぞれ接続されるものである。電極接続部３８
ａ，３８ｂについては、チップ間接続が不要であるため
、キャリアテープ３１の両主面間を貫通した形にせず、
各主面毎に独立の接続部を形成してもよい。なお、電極
接続部３７，３８ａ，３８ｂは場合によっては省略して
もよい。

【００２０】リード３２及び各電極接続部は、例えばＣ
ｕ等の金属からなり、その表面には金、スズ等がメッキ
されている。これは、突起電極とのぬれ性を良くするた
めと、酸化されやすい銅の表面を保護するためである。

【００２１】キャリアテープ３１には、中央孔３３の他
に、リード露呈孔３４ａ〜３４ｄ及び送り孔３５Ａ，３
５Ｂが設けられている。中央孔３３は、キャリアテープ
３１の湾曲時にチップ面に当る部分をなくすためのもの
で、チップ面に当るおそれがないときは省略してもよい
。リード露呈孔３４ａ〜３４ｄは、リード３２の切断及
び折り曲げを容易にするためのもの、送り孔３５Ａ，３
５Ｂは、キャリアテープ３１を巻取ったり、チップボン
ディング時に位置決めに用いたりするものである。

【００２２】リード保持部３０は、キャリアテープ３１
を切断線３９に沿って切断することにより同テープから
分離される。通常は、このような分離作業に先立ってＩ
Ｃチップ１０，２０をリード保持部３０にボンディング
する。

【００２３】チップボンディングにあたっては、図１に
示すようにＩＣチップ１０及び２０をリード保持部３０
に対してフェース・トウ・フェースにて加熱・圧着する
。キャリアテープ３１をポリイミド等の耐熱性ある樹脂
で形成しておけば、３００〜３５０℃まで変質せず使用
できるため、加熱を十分に行なうことができ、突起電極
をハンダで形成しても容易に溶融・接着を行なえる。 なお、ＩＣチップ１０及び２０の接着は、同時でもよい
し、別々でもよい。

【００２４】チップボンディングの後、キャリアテープ
３１からリード保持部３０を切断・分離すると、図１に
示すようなチップセット５０が得られる。このようなチ
ップセット５０では、ＩＣチップ１０及び２０の集積回
路が並列接続されることになるが、各チップ毎に独立に
集積回路を動作させるためには、次の（イ）又は（ロ）
のいずれかの方法を採用することができる。

【００２５】（イ）ＩＣチップ１０又は２０において少
なくとも１つのリードに対する電気接続を切断又は非接
続状態としておくことにより各チップを異なるリード数
にて動作させる。

【００２６】（ロ）ＩＣチップ１０及び２０のうち少な
くとも一方のものに特別な信号に応答して該一方のもの
を動作可能とする回路を予め集積化しておく。

【００２７】図６は、チップセット５０の取付構造の一
例を示すものである。ＩＣチップ１０，２０及びリード
保持部３０を含むチップセット５０は、電気端子として
の多数のリード３２が四方に導出されている。配線基板
（又はパッケージ基板）４０の一主面には、リード３２
に対応して多数の配線層４２が設けられると共に各配線
層毎にボンディングパッドとしての電極層４４が設けら
れている。各リード３２は、対応する配線層４２の電極
４４に熱圧着等により接続される。

【００２８】チップセット５０上には他のチップセット
を重ねて配置し、そのリードを基板４０上の配線層に接
続してもよい。また、チップセット５０の上下の面には
ヒートシンクを接触して配置することもでき、このよう
にすれば発熱量の多い集積回路にも十分に対処すること
ができる。

【００２９】図７は、チップセットを収納したパッケー
ジ構造の一例として複数のチップセットをＰＧＡ（ピン
グリッドアレイ）パッケージに収納した構成を示すもの
である。

【００３０】パッケージ基板６０には、中央部を取囲む
ように例えば３段階的に複数のピン６４Ａ，６４Ｂ，６
４Ｃが設けられており、２及び３段目のピン６４Ｂ，６
４Ｃは基板６０上で絶縁枠６２Ｂ，６２Ｃをそれぞれ貫
通して各々の枠の上部に現われるように配置されている
。

【００３１】基板６０の中央部には、図１に示したよう
な例えば３つのチップセット５０Ａ，５０Ｂ，５０Ｃが
重ねて配置される。チップセット５０Ａは下面において
基板６０の表面に接着材層６６ａにより接着されると共
に各リード５２Ａが１段目の対応するピン６４Ａの内方
端部に接続される。チップセット５０Ｂは下面及び上面
においてチップセット５０Ａの上面及びチップセット５
０Ｃの下面にそれぞれ接着材層６６ｂ，６６ｃにより接
着されると共に各リード５２Ｂが２段目の対応するピン
６４Ｂの内方端部に接続される。チップセット５０Ｃの
各リード５２Ｃは３段目の対応するピン６４Ｃの内方端
部に接続される。

【００３２】基板６０上には、チップセット５０Ａ〜５
０Ｃ、ピン６４Ａ〜６４Ｃ、絶縁枠６２Ｂ，６２Ｃ等を
覆うようにキャップ６８が配置される。キャップ６８の
下端部を接着材層６６ｄにより基板上面に固着すること
によりキャップ内の物体が気密封止される。なお、接着
材層６６ａ〜６６ｄとしては、樹脂、ハンダ、ペースト
等のうち任意のものを用いることができる。

【００３３】上記実施例において、リード保持部３０と
しては、キャリアテープ３１から分断した部材を用いる
代りに、アルミナ等のセラミック板、樹脂等の薄板を用
いることもできる。

【００３４】図８は、この発明の他の実施例によるチッ
プセット１００を示すもので、このチップセットの特徴
は、第１に突起電極及び配線層（電気端子）を有する配
線保持部をリード保持部の代りに用いるようにしたこと
であり、第２にＩＣチップ間に封止体を配置するように
したことである。

【００３５】チップセット１００は、メタルシール部９
１Ａ、配線層９２、突起電極９４，９５，１０４，１０
５、封止用突起部９６，１０６、電極接続部１０１，１
０２、突起連結部１０３等を有する配線保持部９０と、
ＩＣチップ７０，８０とをそなえている。

【００３６】ＩＣチップ７０は、図９に一例を示すよう
に半導体基板７０Ａの一方の主面に所望の集積回路７１
と、この回路を取囲む封止用金属部７６と、回路７１の
配線に接続された多数の電極（ボンディングパッド）７
５とを形成したものである。各電極７５は、チップ間接
続兼外部導出用のものである。各電極７５及び封止用金
属部７６は、互いに同様の積層構造を有するもので、図
３で述べた下地電極と同様にして図１０に示すように形
成される。すなわち、基板７０Ａの表面を覆う絶縁膜７
２の上にＡｌ又はＡｌ合金等の第１の金属層７３と、接
続孔を有する保護絶縁膜７４と、金属層７３及び突起電
極１０５のいずれとも密着性の良い第２の金属層７５Ａ
とを順次に形成することによりいずれも金属層７３，７
５Ａを積層した構成の電極７５及び封止用金属部７６が
同時的に得られる。

【００３７】ＩＣチップ８０は、上記したＩＣチップ７
０と同様に構成されるもので、一方の主面には図９の７
１、７５、７６にそれぞれ対応して集積回路、多数の電
極、封止用金属部が形成されている。

【００３８】配線保持部９０は、図１１〜１２に一例を
示すように柔軟性のあるキャリアテープ９１を用いて製
作される。キャリアテープ９１は、ポリイミド、ベーク
ライト、エポキシ等の樹脂からなり、一層形式又は多層
形式で多数の配線層９２が形成されている。配線層９２
は、配線金属をメッキ法、蒸着法等で被着した後ホトリ
ソグラフィ処理によりパターニングする方法、あるいは
導電材をスクリーン印刷する方法等により形成される。 配線層９２の材料としては、テープ９１の湾曲や折り曲
げに対応できるようある程度の柔軟性や展性を有するも
の（例えばＡｌ、Ｃｕあるいはこれらの合金、Ａｕ、Ｔ
ｉなど）を用いる。

【００３９】各配線層９２の両端部には、密着性を増す
金属層９３を介して（又は介さずに）突起電極９４，９
５が形成され、これらの突起電極の反対側にもそれぞれ
突起電極１０４，１０５が形成される。突起電極９４，
１０４は、故障診断に使用されたり、回路基板等に接続
されたりするものであり、突起電極９５，１０５はＩＣ
チップ８０，７０とそれぞれ接続されるものである。突
起電極９４と９５及び１０４と１０５は、それぞれ電極
接続部１０１及び１０２により相互接続される。突起電
極９４，９５，１０４，１０５は、ハンダ法、メッキ法
等により形成されるもので、例えば３００〜３５０℃以
下で溶融又は軟化する金属からなる。

【００４０】メタルシール部９１Ａは、高温で樹脂から
ガスが排出されるのを防ぐためのもので、配線層９２と
同様の材料で同様にして形成される。メタルシール用金
属層９１ａには、密封性を上げるため他の金属を蒸着又
はメッキしてもよい。メタルシール部９１Ａの外周に相
当する突起連結部１０３は、１０１等の電極接続部と共
通のプロセスで形成される。また、突起連結部１０３の
両側には、封止用突起部９６，１０６が１０４等の突起
電極と共通のプロセスで形成される。このようにメタル
シール部９１Ａ、突起連結部１０３、封止用突起部９６
，１０６を配線層９２、電極接続部１０１、突起電極９
４とそれぞれ共通のプロセスで形成すると、工程が簡単
となる利点が得られるが、別プロセスで形成することも
可能である。

【００４１】ＩＣチップ７０及び８０は、リード保持部
３０について前述したと同様に配線保持部９０に対して
図８に示すようにボンディングされる。このとき、封止
用突起部９６，１０６がＩＣチップ７０，８０の７６等
の封止用金属層に固着されるので、これらのチップの７
１等の集積回路は、チップ７０，８０、メタルシール部
９１Ａ、突起部９６、１０６等により気密封止される。 このように構成されたチップセット１００は、パッケー
ジ等の封止器を省略するか又は簡素化することができる
。

【００４２】チップボンディングの後、図１１に示す切
断線９７に沿ってキャリアテープ９１を切断することに
より同テープからＩＣチップ７０，８０を有する配線保
持部９０（すなわち図８のチップセット１００）を分離
する。

【００４３】図１３は、回路基板へのチップセットの取
付構造の一例を示すものである。回路基板１１０の一方
の主面には、多数ｎ個のチップセット取付部１１２（１
）〜１１２（ｎ）が並設されると共に、ＣＰＵ（中央処
理ユニット）等のＩＣチップ１１４が設けられている。 図８に示したようなＩＣチップ１００（１）〜１００（
ｎ）は、１００（１）について代表的に示すように突起
電極９４，１０４側の端縁にてチップセット取付部１１
２（１）〜１１２（ｎ）にそれぞれ直立状に取付けられ
る。

【００４４】チップセット１００（１）〜１００（ｎ）
は、取付けの前又は後に重ね合わされた状態で樹脂、低
融点ハンダ、ペースト等の接着材層１１６ａ，１１６ｂ
・・・により接着される。この結果、高密度の実装が可
能となる。

【００４５】一例として、チップセット１００（１）〜
１００（ｎ）を半導体メモリのチップセットとすれば、
小型で大容量の記憶装置を実現することができる。この
場合、各チップの基板への配線長が短いため配線による
信号遅延が少なく、高速動作が可能である。従って、か
ような記憶装置は、ＣＰＵのメインメモリ等として用い
るに好適なものである。

【００４６】図１４は、この発明の更に他の実施例によ
るチップセット５０ａを示すものである。図１４におい
て、図１と同様な部分には、同様の符号を付して詳細な
説明を省略する。

【００４７】チップセット５０ａの特徴は、第１にＩＣ
チップ１０，２０の突起電極１７，２７を直結したこと
であり、第２に外部への電極導出を一方のチップ１０の
突起電極１６からリード３２により行なうようにしたこ
とである。この場合、突起電極１６は、外部導出専用と
なり、突起電極１７，２７は、チップ間接続専用となる
。また、リード３２は、図１５に示したようなリードフ
レーム又は中央部に孔を設けたキャリアテープを用いる
などして容易に形成可能である。

【００４８】チップセット５０ａにあっては、図８〜１
２に示した封止構造を採用することもできるが、別の方
法として、ＩＣチップ１０及び２０の間に樹脂等を注入
し、硬化させるなどして封止用絶縁体１２０を介在配置
してもよい。

【００４９】

【発明の効果】以上のように、この発明によれば、第１
及び第２の集積回路チップを対向・接近させた状態で複
数の接続体により固定し且つ電気接続するようにしたの
で、製造容易で実装密度の高い電子装置を実現可能とな
る効果が得られるものである。

【００５０】また、第１及び第２の集積回路チップの間
に封止体を介在配置すると、パッケージを用いなくても
信頼性の向上が可能となる効果が得られる。

【００５１】さらに、複数のチップセットを電極形成面
と反対側の面で重ね合せ且つ接着すると、実装密度が大
幅に向上する効果も得られる。

【図面の簡単な説明】

【図１】　　この発明の一実施例によるチップセットを
示す断面図である。

【図２】　　図１の構成におけるＩＣチップの斜視図で
ある。

【図３】　　図２のＡ−Ａ’線に沿う断面図である。

【図４】　　図１の構成に用いるキャリアテープの斜視
図である。

【図５】　　図４のＢ−Ｂ’線に沿う断面図である。

【図６】　　図１のチップセットを配線基板に取付けた
状態を示す斜視図である。

【図７】　　図１のチップセットを複数組合せてパッケ
ージに収納した状態を示す断面図である。

【図８】　　この発明の他の実施例によるチップセット
を示す断面図である。

【図９】　　図８の構成におけるＩＣチップの斜視図で
ある。

【図１０】　　図９のＣ−Ｃ’線に沿う断面図である。

【図１１】　　図８の構成に用いるキャリアテープの斜
視図である。

【図１２】　　図１１のＤ−Ｄ’線に沿う断面図である
。

【図１３】　　図８のチップセットを配線基板に取付け
た状態を示す断面図である。

【図１４】　　この発明の更に他の実施例によるチップ
セットを示す断面図である。

【図１５】　　従来の電子装置の一例を示す斜視図であ
る。

【図１６】　　図１５のＸ−Ｘ’線に沿う断面図である
。

【図１７】　　従来の電子装置の他の例を示す断面図で
ある。

【符号の説明】

１０，２０，７０，８０：ＩＣチップ、１６，１７，２
６，２７，９４，９５，１０４，１０５：突起電極、３
０：リード保持部、３２：リード、３６，３７，１０１
，１０２：電極接続部、５０，５０Ａ〜５０Ｃ，５０ａ
，１００，１００（１）〜１００（ｎ）：チップセット
、９０：配線保持部、９２：配線層、９６，１０６：封
止用突起部、１０３：突起連結部、１２０：封止用絶縁
体。

Claims (3)

【特許請求の範囲】
1. 【請求項１】（ａ）一方の主面に第１の集積回路及びこ
   の回路の複数の電極が形成された第１の集積回路チップ
   と、（ｂ）この第１の集積回路チップの一方の主面に対
   向し且つ接近して配置される第２の集積回路チップであ
   って、前記第１の集積回路チップの一方の主面と対面す
   る一方の主面には第２の集積回路が形成され且つこの回
   路の複数の電極が前記第１の集積回路の複数の電極に対
   応して形成されているものと、（ｃ）前記第１及び第２
   の集積回路チップを前記対向し且つ接近した配置状態に
   固定すると共に両集積回路チップの対応する電極同士を
   それぞれ電気的に接続するように両集積回路チップ間に
   介在配置された複数の接続体と、（ｄ）前記第１及び第
   ２の集積回路チップの間で前記第１及び第２の集積回路
   のうち少なくとも一方のものに電気的に接続され、両集
   積回路チップの間から外方に導出された複数の電気端子
   とをそなえた電子装置。
2. 【請求項２】（ａ）一方の主面に第１の集積回路及びこ
   の回路の複数の電極が形成された第１の集積回路チップ
   と、（ｂ）この第１の集積回路チップの一方の主面に対
   向し且つ接近して配置される第２の集積回路チップであ
   って、前記第１の集積回路チップの一方の主面と対面す
   る一方の主面には第２の集積回路が形成され且つこの回
   路の複数の電極が前記第１の集積回路の複数の電極に対
   応して形成されているものと、（ｃ）前記第１及び第２
   の集積回路チップを前記対向し且つ接近した配置状態に
   固定すると共に両集積回路チップの対応する電極同士を
   それぞれ電気的に接続するように両集積回路チップ間に
   介在配置された複数の接続体と、（ｄ）前記第１及び第
   ２の集積回路チップの間で前記第１及び第２の集積回路
   のうち少なくとも一方のものに電気的に接続され、両集
   積回路チップの間から外方に導出された複数の電気端子
   と、（ｅ）前記第１及び第２の集積回路チップの間で前
   記第１及び第２の集積回路の各一部又は全部を気密封止
   するように両集積回路チップの間に介在配置された封止
   体とをそなえた電子装置。
3. 【請求項３】（ａ）一方の主面に第１の集積回路及びこ
   の回路の複数の電極が形成された第１の集積回路チップ
   と、（ｂ）この第１の集積回路チップの一方の主面に対
   向し且つ接近して配置される第２の集積回路チップであ
   って、前記第１の集積回路チップの一方の主面と対面す
   る一方の主面には第２の集積回路が形成され且つこの回
   路の複数の電極が前記第１の集積回路の複数の電極に対
   応して形成されているものと、（ｃ）前記第１及び第２
   の集積回路チップを前記対向し且つ接近した配置状態に
   固定すると共に両集積回路チップの対応する電極同士を
   それぞれ電気的に接続するように両集積回路チップ間に
   介在配置された複数の接続体と、（ｄ）前記第１及び第
   ２の集積回路チップの間で前記第１及び第２の集積回路
   のうち少なくとも一方のものに電気的に接続され、両集
   積回路チップの間から外方に導出された複数の電気端子
   とを有するチップセットを複数個そなえ、これらのチッ
   プセットを前記電極が形成された主面とは反対側の主面
   にて重ね合せ且つ接着したことを特徴とする電子装置。