JPH0785500B2 - カプセル封じされた半導体パツケージ - Google Patents

カプセル封じされた半導体パツケージ

Info

Publication number
JPH0785500B2
JPH0785500B2 JP13732790A JP13732790A JPH0785500B2 JP H0785500 B2 JPH0785500 B2 JP H0785500B2 JP 13732790 A JP13732790 A JP 13732790A JP 13732790 A JP13732790 A JP 13732790A JP H0785500 B2 JPH0785500 B2 JP H0785500B2
Authority
JP
Japan
Prior art keywords
leadframe
conductor
chip
wire
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13732790A
Other languages
English (en)
Other versions
JPH0321047A (ja
Inventor
ウイリアム・キヤロル・ワード
Original Assignee
インターナヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH0321047A publication Critical patent/JPH0321047A/ja
Publication of JPH0785500B2 publication Critical patent/JPH0785500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、ワイア接合された半導体チップのパッケージ
ングに関する。特に、リードフレームとチップ端子間を
電気的に接続するために用いられる配線が互いに交差す
ることがなく、したがって潜在的な機構上の欠陥をなく
しているワイア接合チップに関する。
B.従来の技術及び発明が解決しようとする課題 ワイア接合技術は、保護コーテイングの目的でチップを
カプセル封じする前に半導体チップにリードを位置決め
し、固定するために長い間用いられてきた。
このような技術は、一般的に半導体チップがカプセル封
じされる前に取りつけられるリードフレームを採用して
いる。金を使った配線は、半導体チップの表面上の端子
を、対応するリードフレーム導体に接続するために用い
られる。
一般に、最初の設計は、これらの配線が規定された長さ
以内に保たれるようなものである。実際に行なわれてい
る良好な例は、配線の長さは最小限にされるべきであ
り、配線の直径の100倍を越えないようにされるべきこ
とを指示している。しかしながら、新しいチップの設計
が必要に応じて為されるとき、従来技術例えば、より高
密度のパッケージ内にチップを積み重ねたり若しくは既
存のチップを交換するために新たに設計が為されると
き、設計上１つ以上の新しい端子位置が必要とされるの
に、外部回路若しくは機械的要件は外部リードフレーム
導体が同じ位置に残っていることを必要とすることがし
ばしば生じる。
このような場合、種々のそのような他のワイアと交差し
得る大変長いワイアが考慮される可能性があった。この
ような長いワイアが使用されるならば、これらの長いワ
イアは、リードフレーム導体からチップ表面の個々の端
子へ進むので、望ましくない効果が特に次のカプセル封
じ工程中に発生し得る。例えば、カプセル封じ工程中、
そのような長いワイアは変形したり、交差しているワイ
アのうち１つ若しくはそれ以上と短絡する蓋然性があ
る。カプセル封じ工程中のそのような短絡の蓋然性は、
交差しているワイアの長さ及び交差するワイアの数に応
じて増大する。
本発明の目的は、改良された機械的及び電気的性能を有
する実装半導体チップを提供することにある。
本発明の他の目的は、リードフレーム導体が容易かつ安
全に多くの異なるチップ端子に接続されることができ、
それによって異なる半導体チップに、同外部リードフレ
ームを使用できる半導体チップパッケージを提供するこ
とにある。
さらに、本発明の別の目的は、高い信頼性を持つ半導体
パッケージを提供することにある。
C.課題を解決するための手段 その上に端子の付いた主要表面を有している半導体チッ
プがカプセル封じする材料内部に配置され、そして複数
の自立した、一体的な、個別の、そして連続的な金属シ
ート材から形成されたリードフレーム導体がチップの回
りの種々の位置に配置され、カプセル封じする材料の外
に片持ちばり式に突出したカプセル封じされた半導体モ
ジュールにおいて上記本発明の目的が達成される。その
結果、個別のワイアは、前記導体のうち個々の導体を前
記端子のうち個々の端子に接続させるために用いられ得
る。本発明において、平行な導体に前記リードフレーム
導体のうちの選択された１つをジャンプワイアで接続す
ることによって、若しくは短いワイアを用いて所望の端
子に平行な導体を接続することによって極端に長い接合
ワイアを用いなくてもよい。
D.実施例 カプセル封じの一部分が取り除かれている、半導体チッ
プ14を含んでいる半導体パッケージ12が第１図に示され
ている。当該チップ14は、リード若しくは導体18が接合
ワイア16によって半導体チップ14の表面上の個々の端子
17に電気的に接続される多数の導体リードフレーム15を
支持している。
材料19によるカプセル封じの間、導体18は、第１図にお
いて想像線で示されているリードフレーム棒によって単
体として支持されている。カプセル封じの後、材料19は
固められ、このリードフレーム棒20は取り除かれる。
本書で用いられているリードフレームの語は、半導体技
術の分野において明確な意味を有している。この様なリ
ードフレームの材料、厚さ、強さ等は、当業者に長い間
知られているので、リードフレームという語を用いれば
このような物品を購入するためには充分である。本質的
にリードフレームの語は、特有の機械的強度の必要条件
を満たすためにシート材及び十分な大きさと強度で形成
された金属構造、好ましくは、滴板銅合金を意味する。
例えば、このようなリードフレームは、1985年４月の
「Semiconductor International」において論じられて
いる。本発明に係るリードフレームは、一般的に1.27x1
0-2cm乃至3.81x10-2cmの厚さがあり、2.032x10-2cm乃至
4.318x10-2cmの幅を持つ多くの指若しくは導体から構成
されている。これらの導体は、うまく取り扱え、そして
ソケットに挿入され若しくはプリント回路基板にはんだ
付けされるべきために十分な機械的強度を持っている。
第１図に示すように、リードフレーム導体18の内側部分
は、半導体チップ14の上方に延在しているが、絶縁体と
して及び／又はアルファ粒子障壁としても機能し得る挿
入体22によって半導体チップ表面から分離されている。
この挿入体22もアルファ粒子障壁であることが望まれる
とき、挿入体22は、1775゜ｃの温度で熱的安定性を有し
ているポリマー膜で構成されるべきであり、例えば、ナ
トリウム、カリウム、そしてリンを含んでいるハロゲン
化合物及び活性金属のようなイオン化可能種を含まな
い。ポリイミド膜は、アルファ粒子障壁としてのそのよ
うな使用に適している。そのようなポリイミド膜の一つ
が、カプトン（Kapton）という商標を付されて販売され
ている。望ましくは、このようなカプトン膜は、その厚
さが2.54x10-3cm乃至5.08x10-3cmの間であるべきであ
り、アルミナ若しくはシリコン窒化物によって熱的に高
められ得る。
挿入体層22は、電気的に絶縁している限り、単独で接着
性層に成り得る。そのような接着性層は、リードフレー
ム導体若しくは半導体チップ14の最上部活性表面、すな
わち、チップ端子17を含んでいる上記チップの主要上部
表面に使用される。チップに短絡の可能性が絶対にない
ことを保証するために、上記チップがこの不動態化して
いる絶縁接着性層で被覆されるという事実にもかかわら
ず、リードフレーム導体と半導体チップとの間に位置決
めされた誘電性挿入体をさらに使用するのが好ましい。
そのような挿入体が使用されるとき、接着性層が適当な
接着性材料で挿入体の両表面に付着されるべきである。
半導体チップ若しくは誘電性挿入体にリードフレーム導
体を取りつけるために使用して適している接着性材料
は、エポキシ、アクリル、そしてポリイミド−ブチル：
フェノールのようなフェノールを含んでいるポリイミド
のグループから選択され得る。
一旦、リードフレームがチップ表面に対して適切に切断
されると、ワイア16は選択されたリードフレーム導体18
の先端に接合され及び選択されたチップ端子17に接合さ
れる。各ワイアは、選択されたリードフレーム導体の先
端から選択されたチップ端子まで延在している。第１図
に示されるように、一旦、所望のワイア接合が適切に為
されると、デバイスは、周知のパケッージ技術を用いて
いる適切なプラスチック材料でカプセル封じされる。組
立体（デバイス）のカプセル封じに続いて、リードを支
持し、カプセル封じの間必要とされるリードフレーム棒
20が取り除かれる。このリードフレーム棒20は、リード
フレーム15に剛性を伝えるため、及びカプセル封じする
材料の流れを制限するため、リードフレーム15の導体18
に接続するために、元々設けられたものである。リード
フレーム棒20は取り除かれているので、図面上、想像線
で示されている。
このリードフレーム棒20の除去に続いて、カプセル封じ
体19の外に延在しているリードフレーム導体18の一部分
は所望の形状に形成され得る。
前述のように、個々の端子17は、ワイア16によって個々
の導体18に接続される。リードフレーム導体18の形態
は、ワイア17の長さが、約2.032x10-1cm以下の長さに維
持されるというようなのが好ましい。これらのワイア17
の長さを最小限にすることは、単に実装半導体チップの
電気的性能を改善するだけでなく、さらにパッケージ中
の他の要素に対するワイアの破損若しくは短絡の可能性
を少なくしているワイアに、より大きな剛性を与える。
ワイアをもっとも短くすることが好ましいので、最初の
半導体チップの設計及びリードフレームの設計は、通
常、そのようなワイアをできるだけ短く、そして2.032x
10-1cm以内の長さであることを保証するように行なわれ
る。第１図に示された構造において、ワイア16は、中央
部材に端子パッド17の大部分を配置することによって短
い形態で保持される。この配置は、単にチップ内部で電
導チャネルの長さを縮小することによってチップそれ自
体のインピーダンスを減少させるだけでなく、時間遅
延、信号ノイズ等を減少させる。
所定の理由のために、第１図に示されたチップの設計
が、例えば、異なる要求に適合するチップを作るため、
若しくは異なる速度を保証するため、若しくは設計上な
された誤りを訂正するために、無駄なく設計されること
ができないか若しくは再設計されるべきであるとき、時
々特定のチップ端子パッドを再配置する必要がある。し
たがって、例えば第１図に示すように、リードフレーム
導体18aは、ワイア16aによって近くの端子17aに接合さ
れる。実際上、端子17aは、チップの再設計の理由で、
削除され、そして機能的に再配置されなければならない
ということが想定される。
第２図は、例えば、この設計変更に適応させている従来
技術による方法を説明するためのものである。第２図で
は、端子17aが除去され、次に導体18aは、導体18bとパ
ッド17b間に接続されたワイア16b及び導体18cとパッド1
7cとの間に接続されたワイア16cと交差する非常に長い
ワイア24によって一定の間隔を置いて、新しく形成され
た端子17dに接続されていることを除き第１図に示され
たのと同じ構造が示されている。ワイア24は、かなり長
く、そして交差し、若しくはこれら二つの追加されたワ
イア、即ち、16a及び16bのすぐ近くに近接されるので、
カプセル封じ中、このワイア24の歪みは、交差したワイ
ア16a若しくは16bのいずれか一方若しくは両方と接続し
若しくは短絡し得るようにワイア24を曲げさせたり変形
させたりし得る。したがって、パッケージされたチップ
内に損傷を引き起こしている。このことは避けられるの
が望ましい。
第３図は、この長いワイア24の上述の構造上の欠陥が完
全に除去された本発明を示している。第３図において、
平行な導体18a及び18dは、それぞれＴの字に似た延在部
若しくは突出部30及び31を備えている。これらの突出部
30及び31は、お互いに向かって及び中間にある導体18b
に向かって延在している。特有の短いジャンプワイア32
は導体18b上にかかっており、２つの突出部30及び31に
接続している。その上、離れた、そして特有の短いワイ
ア33は、新しく形成された端子17dにリード18dを接続さ
せている。導体18dがいかなる外部ユニットとも接触し
ないこと及びリード18aだけがワイア32及び33を経由し
て新しく形成された端子17dに情報を供給することを保
証するために、導体18dの端部はカプセル封じ後、交差
部材20の除去中に切り取られ得る。
したがって、これらの延在した突出部及び未使用のリー
ドは、短いワイア32及び33と共に第２図に示すように、
長い望まくないワイア24と置き換えられる。次に、この
設計は、再配置されたワイアの長さを短く制御する方法
を提供している。本発明は、そのため接合するワイアの
長さがいちじるしく縮小され、さらに極端に多数の他の
導体のブリッジが除去され得るような方法で、リードフ
レーム導体が再設計され得ることを開示している。
各々延在した突出部は、それにワイアの接合を適応させ
るための大きさを持っていることのみ必要であって、他
の突出部に対して著しく離れて延在している必要がない
ことは明らかである。さらに、かかる突出部は、リード
フレーム導体上の適所に配置され得る。
E.発明の効果 本発明によれば、リードフレーム導体と半導体チップ間
を接続するワイアの長さを最小限にすることができるた
め、ワイアが変形したり、電気的に短絡するおそれがな
く、信頼性の高い半導体パッケージを得ることが出来
る。
【図面の簡単な説明】
第１図は、ワイアが接着されたカプセル封じされた半導
体チップの概略図であり、リードフレーム導体、半導体
チップチップ端子及びリードフレーム導体をチップ端子
に接続するために用いられたワイアが外から見えるよう
にさらすためにカプセル封じに用いた材料の一部分が取
り除かれている。 第２図は、半導体チップ表面上の端子配置における設計
変更のために再び経路を作った１本の長いワイアを有す
る第１図の半導体チップを示している。 第３図は、第２図に示された長いワイアの弊害を避ける
ために本発明の１実施例が用いられている第２図の再設
計された半導体チップを示している。 12……半導体パッケージ、14……半導体チップ、17b、1
7c、17d……端子、18……リードフレーム、18a、18b、1
8d……リードフレーム導体、19……カプセル封じ用材
料、30、31……突出部、32、33……ワイア。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】複数の端子が配列されている主表面を有
    し、カプセル封じ材の内部に配置された半導体チップ
    と、 前記チップの全周に沿って間隔を置いて配置され、前記
    カプセル封じ材から外方に突出した、前記端子の数より
    多い複数の片持ち梁状の個別の連続リードフレーム導体
    と、 前記リードフレーム導体の内の選択された１部分のリー
    ドフレーム導体を前記端子の内の対応する端子に接続す
    る個別のワイアと、 よりなる半導体パッケージにおいて、 前記選択されたリードフレーム導体の少なくとも１つか
    ら対応する端子へ至る前記個別のワイアによる接続が、
    前記少なくとも１つのリードフレーム導体から、前記少
    なくとも１つのリードフレーム導体と前記対応する端子
    の間に置かれている選択されなかった未接続のリードフ
    レーム導体へ延びる個別のワイアと、前記未接続のリー
    ドフレーム導体から前記対応する端子へ延びる個別のワ
    イアによりなされていることを特徴とする半導体パッケ
    ージ。
JP13732790A 1989-05-30 1990-05-29 カプセル封じされた半導体パツケージ Expired - Fee Related JPH0785500B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US358992 1989-05-30
US07/358,992 US4916519A (en) 1989-05-30 1989-05-30 Semiconductor package

Publications (2)

Publication Number Publication Date
JPH0321047A JPH0321047A (ja) 1991-01-29
JPH0785500B2 true JPH0785500B2 (ja) 1995-09-13

Family

ID=23411876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13732790A Expired - Fee Related JPH0785500B2 (ja) 1989-05-30 1990-05-29 カプセル封じされた半導体パツケージ

Country Status (4)

Country Link
US (1) US4916519A (ja)
EP (1) EP0400324A3 (ja)
JP (1) JPH0785500B2 (ja)
CA (1) CA1300761C (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
JPH038352A (ja) * 1989-06-06 1991-01-16 Shinko Electric Ind Co Ltd 半導体装置
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
US4965654A (en) * 1989-10-30 1990-10-23 International Business Machines Corporation Semiconductor package with ground plane
JP2567961B2 (ja) * 1989-12-01 1996-12-25 株式会社日立製作所 半導体装置及びリ−ドフレ−ム
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
US5164815A (en) * 1989-12-22 1992-11-17 Texas Instruments Incorporated Integrated circuit device and method to prevent cracking during surface mount
US5115298A (en) * 1990-01-26 1992-05-19 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
US5200364A (en) * 1990-01-26 1993-04-06 Texas Instruments Incorporated Packaged integrated circuit with encapsulated electronic devices
JP2528991B2 (ja) * 1990-02-28 1996-08-28 株式会社日立製作所 樹脂封止型半導体装置及びリ―ドフレ―ム
US5227661A (en) * 1990-09-24 1993-07-13 Texas Instruments Incorporated Integrated circuit device having an aminopropyltriethoxysilane coating
US5177032A (en) * 1990-10-24 1993-01-05 Micron Technology, Inc. Method for attaching a semiconductor die to a leadframe using a thermoplastic covered carrier tape
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
US5206536A (en) * 1991-01-23 1993-04-27 Texas Instruments, Incorporated Comb insert for semiconductor packaged devices
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
KR940006083B1 (ko) * 1991-09-11 1994-07-06 금성일렉트론 주식회사 Loc 패키지 및 그 제조방법
JP2518569B2 (ja) * 1991-09-19 1996-07-24 三菱電機株式会社 半導体装置
JPH05114685A (ja) * 1991-10-23 1993-05-07 Mitsubishi Electric Corp 半導体装置
US5229639A (en) * 1991-10-31 1993-07-20 International Business Machines Corporation Low powder distribution inductance lead frame for semiconductor chips
KR100276781B1 (ko) * 1992-02-03 2001-01-15 비센트 비. 인그라시아 리드-온-칩 반도체장치 및 그 제조방법
US5250840A (en) * 1992-02-24 1993-10-05 Samsung Electronics Co., Ltd. Semiconductor lead frame with a chip having bonding pads in a cross arrangement
JP2677737B2 (ja) * 1992-06-24 1997-11-17 株式会社東芝 半導体装置
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
US5334802A (en) * 1992-09-02 1994-08-02 Texas Instruments Incorporated Method and configuration for reducing electrical noise in integrated circuit devices
US5529474A (en) * 1992-09-25 1996-06-25 Texas Instruments Incorporated System for preheating a molding compound
US5567655A (en) * 1993-05-05 1996-10-22 Lsi Logic Corporation Method for forming interior bond pads having zig-zag linear arrangement
JPH0794539A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置
USD357901S (en) 1993-09-27 1995-05-02 Telefonaktiebolaget Lm Ericsson Power supply unit
US6236107B1 (en) * 1994-04-29 2001-05-22 Texas Instruments Incorporated Encapsulate resin LOC package and method of fabrication
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
KR0148080B1 (ko) * 1995-07-31 1998-08-01 김광호 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
US6281044B1 (en) 1995-07-31 2001-08-28 Micron Technology, Inc. Method and system for fabricating semiconductor components
TW315491B (en) * 1995-07-31 1997-09-11 Micron Technology Inc Apparatus for applying adhesive tape for semiconductor packages
US5696033A (en) * 1995-08-16 1997-12-09 Micron Technology, Inc. Method for packaging a semiconductor die
KR0169820B1 (ko) * 1995-08-22 1999-01-15 김광호 금속 회로 기판을 갖는 칩 스케일 패키지
JP2002533915A (ja) * 1998-12-22 2002-10-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ チップと完全に包囲された接続手段と、を有するデータ保持器
US6847103B1 (en) * 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
SG102591A1 (en) 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
US6664649B2 (en) 2001-02-28 2003-12-16 Siliconware Precision Industries Co., Ltd. Lead-on-chip type of semiconductor package with embedded heat sink
US7629675B2 (en) 2006-05-03 2009-12-08 Marvell International Technology Ltd. System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices
JP6352876B2 (ja) * 2015-09-15 2018-07-04 東芝メモリ株式会社 半導体装置の製造方法
USD859334S1 (en) * 2017-10-26 2019-09-10 Mitsubishi Electric Corporation Semiconductor device
JP1632999S (ja) * 2018-06-12 2019-06-03
USD888673S1 (en) 2018-06-26 2020-06-30 Rohm Co., Ltd. Semiconductor module
JP1641098S (ja) 2018-06-26 2019-09-09
JP1646470S (ja) * 2019-05-14 2019-11-25
USD920264S1 (en) * 2019-11-27 2021-05-25 The Noco Company Semiconductor device
USD932452S1 (en) * 2019-11-27 2021-10-05 The Noco Company Semiconductor device
JP1725616S (ja) * 2022-02-25 2022-09-26 半導体モジュール
USD1098055S1 (en) * 2022-12-02 2025-10-14 Semiconductor Components Industries, Llc Power module package
JP1769849S (ja) * 2023-09-11 2024-05-08
JP1769848S (ja) * 2023-09-11 2024-05-08
JP1769931S (ja) * 2023-09-11 2024-05-08

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7018378A (ja) * 1970-12-17 1972-06-20
FR2439478A1 (fr) * 1978-10-19 1980-05-16 Cii Honeywell Bull Boitier plat pour dispositifs a circuits integres
US4417392A (en) * 1980-05-15 1983-11-29 Cts Corporation Process of making multi-layer ceramic package
DE3106376A1 (de) * 1981-02-20 1982-09-09 Siemens AG, 1000 Berlin und 8000 München Halbleiteranordnung mit aus blech ausgeschnittenen anschlussleitern
JPS59147448A (ja) * 1983-02-12 1984-08-23 Fujitsu Ltd 半導体素子搭載用リ−ドフレ−ムおよびこれを用いて製造される半導体装置とその製造方法
CA1238119A (en) * 1985-04-18 1988-06-14 Douglas W. Phelps, Jr. Packaged semiconductor chip
JPS61248456A (ja) * 1985-04-25 1986-11-05 Nec Corp 混成集積回路装置及びそれに使用するリ−ドフレ−ム
JPS61287155A (ja) * 1985-06-14 1986-12-17 Hitachi Ltd 半導体装置及び半導体装置の製造方法
JPS62293748A (ja) * 1986-06-13 1987-12-21 Nec Ic Microcomput Syst Ltd 半導体集積回路装置
US4812896A (en) * 1986-11-13 1989-03-14 Olin Corporation Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant
US4771330A (en) * 1987-05-13 1988-09-13 Lsi Logic Corporation Wire bonds and electrical contacts of an integrated circuit device
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
JPS63308331A (ja) * 1987-06-10 1988-12-15 Nec Corp 半導体装置
US4843036A (en) * 1987-06-29 1989-06-27 Eastman Kodak Company Method for encapsulating electronic devices
JPH0451487Y2 (ja) * 1987-09-08 1992-12-03
US4818895A (en) * 1987-11-13 1989-04-04 Kaufman Lance R Direct current sense lead
JPH023954A (ja) * 1988-06-21 1990-01-09 Nec Corp 集積回路装置
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package

Also Published As

Publication number Publication date
EP0400324A3 (en) 1992-04-15
CA1300761C (en) 1992-05-12
EP0400324A2 (en) 1990-12-05
US4916519A (en) 1990-04-10
JPH0321047A (ja) 1991-01-29

Similar Documents

Publication Publication Date Title
JPH0785500B2 (ja) カプセル封じされた半導体パツケージ
EP0198194B1 (en) Packaged semiconductor chip
US4965654A (en) Semiconductor package with ground plane
US4862245A (en) Package semiconductor chip
US6188127B1 (en) Semiconductor packing stack module and method of producing the same
US5461255A (en) Multi-layered lead frame assembly for integrated circuits
US4891687A (en) Multi-layer molded plastic IC package
US5049973A (en) Heat sink and multi mount pad lead frame package and method for electrically isolating semiconductor die(s)
US5483024A (en) High density semiconductor package
US6762079B2 (en) Methods for fabricating dual loc semiconductor die assembly employing floating lead finger structure
JPS62259450A (ja) 集積回路ダイ・リ−ドフレ−ム相互接続組立体及び方法
US5569956A (en) Interposer connecting leadframe and integrated circuit
JPH08306723A (ja) 電子回路盤とその製造方法
US5796162A (en) Frames locking method for packaging semiconductor chip
JPH0455341B2 (ja)
US6255720B1 (en) Modified bus bar with Kapton tape or insulative material on LOC packaged part
JPS60167454A (ja) 半導体装置
US6580157B2 (en) Assembly and method for modified bus bar with Kapton™ tape or insulative material in LOC packaged part
JPH04368167A (ja) 電子装置
JPS58110069A (ja) 集積回路に電気的接続を与える装置及び方法
JPS628033B2 (ja)
JPH0234960A (ja) 半導体装置及びその形成方法
JP2699557B2 (ja) Ｔａｂ形式半導体装置の製造方法
JP3358697B2 (ja) 半導体パッケージ
JPS63276250A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees