JP6352876B2 - 半導体装置の製造方法 - Google Patents

Description

本発明の実施形態は、半導体装置の製造方法に関する。

アウターリードとインナーリードとを含むリードと半導体チップとを具備する半導体装置では、例えば半導体チップの電極パッドとインナーリードとの間をボンディングワイヤにより電気的に接続する。

複数の信号用リードを具備する半導体装置では、半導体装置の規格に応じて２以上の信号用リードのアウターリードが並置される場合がある。このとき、並置された信号用リード間で信号のノイズ等の干渉が生じて半導体装置の動作不良を引き起こす場合がある。

上記信号の干渉による影響は、並置された信号用リードの間隔が狭くなるほど顕著になる。その一方で半導体装置の高性能化または小型化の観点からリードの間隔を狭くしてリードの集積密度を高めることが求められている。

特開２０１５−１２６１０２号公報

本発明が解決しようとする課題は、複数の信号用リード間の信号の干渉を抑制することである。

実施形態の半導体装置の製造方法は、第１の電源用リードと、第１の信号用リードと、第１の電源用リードと第１の信号用リードとの間に設けられた第２の信号用リードと、第１の信号用リードと第２の信号用リードとの間に設けられた第２の電源用リードと、第２の電源用リードの一部と第１の信号用リードの一部と第２の信号用リードの一部との間を接続する配線部と、第１の電源用リードの一部、第１の信号用リードの他の一部、および第２の信号用リードの他の一部に接続された支持部と、を備え、第１の電源用リードならびに第１および第２の信号用リードのそれぞれがインナーリードとアウターリードとを含み、第２の電源用リードがインナーリードを含む、リードフレームに対して配線部を除去する加工を施して、第２の電源用リードの一部と第１の信号用リードの一部と第２の信号用リードの一部とを分離する工程と、リードフレーム上に半導体チップを搭載する工程と、第１および第２の信号用リードならびに第２の電源用リードと半導体チップとの間のそれぞれを電気的に接続する第１のボンディングワイヤと、第１の電源用リードと第２の電源用リードとの間を第２の信号用リードを跨いで電気的に接続する第２のボンディングワイヤと、を形成する工程と、第１および第２の電源用リードならびに第１および第２の信号用リードのそれぞれのインナーリードと、第２の電源用リードのインナーリードと、半導体チップと、第１および第２のボンディングワイヤと、を封止する封止樹脂層を形成する工程と、支持部と、第１の電源用リードの一部ならびに第１および第２の信号用リードの他の一部と、の間の接続部のそれぞれを切断する工程と、を具備する。

リードフレームの構造例を示す平面模式図である。 図１に示すリードフレームの一部を示す拡大図である。 リードフレーム加工工程後のリードフレームの一部を示す拡大図である。 リードフレームの他の構造例を示す図である。 半導体装置の構造例を示す平面模式図である。 図５に示す半導体装置の一部を示す拡大図である。 図６に示す半導体装置の一部の断面模式図である。 図５に示す半導体装置の他の一部を示す拡大図である。 図８に示す半導体装置の他の一部の断面模式図である。

以下、実施形態について、図面を参照して説明する。図面に記載された各構成要素の厚さと平面寸法との関係、各構成要素の厚さの比率等は現物と異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し適宜説明を省略する。

半導体装置の製造方法例としてＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋｅａｇｅ：ＴＳＯＰ）である半導体装置の製造方法例について図１ないし図９を参照して説明する。半導体装置の製造方法例は、リードフレーム準備工程と、リードフレーム加工工程と、チップ搭載工程と、ワイヤボンディング工程と、樹脂封止工程と、めっき工程と、トリムアンドフォーミング（Ｔ／Ｆ）工程と、を具備する。各工程の順番は、上記列挙順に限定されない。

図１は、リードフレームの構造例を示す平面模式図である。図１はＸ軸とＸ軸に直交するＹ軸とを含むリードフレーム１のＸ−Ｙ平面を示している。

リードフレーム準備工程では、図１に示すように、複数のリード１１と複数のリード１１を支持する支持部１２とを有するリードフレーム１を準備する。リードフレーム１は、半導体チップ等の素子が搭載される金属板である。リードフレーム１としては、例えば銅、銅合金、または４２アロイ等の鉄およびニッケルの合金等を用いたリードフレームが挙げられる。

複数のリード１１の少なくとも一つは、半導体チップの搭載面の反対側の面に貼り付けられたポリイミド等の絶縁性テープ１３により補強されている。図１において、絶縁性テープ１３は、複数設けられている。

複数のリード１１としては、例えば入出力信号（ＩＯ）、データストローブ信号（ＤＱＳ）、リードイネーブル信号（ＲＥ）、レディービジー信号（ＲＢ）、チップイネーブル信号（ＣＥ）、アドレスラッチイネーブル信号（ＡＬＥ）、ライトイネーブル信号（ＷＥ）、ライトプロテクト信号（ＲＰ）、またはゼロクオーシェント信号（ＺＱ）等の信号用リード、または電源（ＶＣＣ）、電源（ＶＰＰ）、電源（ＶＳＳ）等の電源用リード等が挙げられる。上記信号として差動信号が用いられてもよい。複数のリード１１は、未接続（ＮＣ）のリードを有していてもよい。各種リードの並び順は半導体装置の規格や仕様等に応じて設定される。

支持部１２は、例えば複数のリード１１を囲むように設けられている。支持部１２は、複数のリード１１の少なくとも一つの一部に接続されている。なお、支持部１２は、複数の半導体装置のリードを支持していてもよい。

図２は、図１に示すリードフレームの一部（領域１００の一部）を示す拡大図である。図２では、複数のリード１１として、電源用リード１１１と、信号用リード１１２と、信号用リード１１３と、電源用リード１１４と、を図示している。

電源用リード１１１、信号用リード１１２、および信号用リード１１３のそれぞれは、アウターリードと当該アウターリードから延在するインナーリードとを含む。インナーリードは、樹脂封止工程後に封止樹脂層に支持される部分である。アウターリードは、支持部１２に接続され、樹脂封止工程後に封止樹脂層から突出する部分である。電源用リード１１１、信号用リード１１２、および信号用リード１１３のアウターリードのそれぞれは、例えばＹ軸に沿ってＸ−Ｙ平面に並置されている。

電源用リード１１１は、インナーリードの端部にボンディングパッド部１１１ａを有する。ボンディングパッド部１１１ａは、電源用リード１１１の長さ方向に交差する方向に長手方向を有する形状を有する。例えば、ボンディングパッド部１１１ａの平面形状は、Ｙ軸方向に長辺を有する長方形である。

信号用リード１１３は、電源用リード１１１と信号用リード１１２との間に設けられている。信号用リード１１２のアウターリードおよび信号用リード１１３のアウターリードは、半導体装置の規格上、隣り合うように並置されている。信号用リード１１２のアウターリードと信号用リード１１３のアウターリードとの間隔は、例えば０．５ｍｍ以下である。

電源用リード１１４は、信号用リード１１２と信号用リード１１３との間に設けられている。信号用リード１１２と信号用リード１１３との間に電源用リード１１４が設けられることにより、例えばリードを高密度化させる場合であっても信号用リード１１２の信号と信号用リード１１３の信号との間で発生するノイズ等の干渉を抑制することができる。

電源用リード１１４は、ボンディングパッド部１１４ａを有する。ボンディングパッド部１１４ａは、ボンディングパッド部１１１ａと同じ方向に長手方向を有する形状を有する。例えば、ボンディングパッド部１１４ａの平面形状は、Ｙ軸方向に長辺を有する長方形である。

電源用リード１１４は、インナーリードを含み、アウターリードを含んでいない。信号用リード１１２のアウターリードと信号用リード１１３のアウターリードとの間隔が狭いと、信号用リード１１２のアウターリードと信号用リード１１３のアウターリードとの間に電源用リード１１４のアウターリードを配置することは困難である。

電源用リード１１４は、ワイヤボンディング工程において電源用リード１１１に電気的に接続される。すなわち、電源用リード１１１のアウターリードが電源用リード１１４のアウターリードとしての機能を有する。

電源用リード１１４は、電源用リード１１１よりも長い。また、電源用リード１１１と電源用リード１１４との合計長さは、例えば信号用リード１１２よりも長く、信号用リード１１３よりも短くてもよい。

電源用リード１１４の信号用リード１１２と信号用リード１１３との間の部分が長いほど、信号用リード１１２と信号用リード１１３との間の干渉を抑制することができる。しかしながら、長いリードは、半導体装置の製造過程において変形しやすい。リードが変形すると、例えばリードから半導体チップが剥がれやすくなる場合がある、またはワイヤボンディング時にボンディングワイヤとリードとの間で接続不良が生じる場合がある。

リードフレーム１は、図２に示すように、信号用リード１１２と、信号用リード１１３と、電源用リード１１４との間を接続する配線部１１５を有する。このとき、電源用リード１１４は、配線部１１５および絶縁性テープ１３により補強されている。よって、電源用リード１１４が長い場合であっても不要な変形を抑制することができる。配線部１１５の形状は、信号用リード１１２と、信号用リード１１３と、電源用リード１１４との間を接続することができる形状であれば特に限定されない。なお、配線部１１５に限定されず、リードフレーム１は、複数の信号用リードと電源用リードとを接続する他の配線部を有していてもよい。

図３は、リードフレーム加工工程後のリードフレームの一部（領域１００の一部）を示す拡大図である。リードフレーム加工工程では、配線部１１５を除去する加工を施して信号用リード１１２の一部と信号用リード１１３の一部と電源用リード１１４の一部（ボンディングパッド部１１４ａ）とを分離する。配線部１１５は、例えば打ち抜き加工用の加工装置を用いて配線部１１５を打ち抜くことにより除去される。加工装置には、例えばダイボンディング装置を用いることができる。例えば、リードフレーム１をダイボンディング装置に配置（ロード）した後、配線部１５を打ち抜く。その後、ダイボンディング装置からリードフレーム１を除去（アンロード）することなく、後述する半導体チップ２をリードフレーム１へ搭載する。半導体チップ２の搭載後、リードフレーム１はダイボンディング装置から除去（アンロード）され、後の工程、例えば後述のワイヤボンディング工程が実行される。配線部１１５の除去後、ボンディングパッド部１１４ａは電源用リード１１４の端部に配置される。また、信号用リード１１２および信号用リード１１３の一部にはみ出し部が残存していてもよい。

加工装置の打ち抜き部材の形状を変えることで図２と異なる形状を有する配線部１１５であっても除去することができる。図４は、配線部１１５の他の例を示す平面模式図である。図４において、配線部１１５は、信号用リード１１２から分岐する配線部１１２ａと、信号用リード１１３から分岐する配線部１１３ａと、を有する。

配線部１１２ａおよび配線部１１３ａは、信号用リード１１２と信号用リード１１３との間に設けられ、Ｘ軸方向に沿って延在している。よって、配線部１１５の幅を広くすることができる。従って、ボンディングパッド部１１４ａの長辺をＹ軸方向に沿って配線部１１２ａの幅と配線部１１３ａの幅との和以上に長くすることができる。

図５は、上記半導体装置の製造方法を用いて製造可能な半導体装置の構造例を示す平面模式図である。図５は、半導体装置１０のＸ−Ｙ平面を示している。図５では、複数のリード１１と、絶縁性テープ１３と、半導体チップ２と、ボンディングワイヤ３と、封止樹脂層４と、を図示している。なお、図５では、便宜のため封止樹脂層４の内部を透過させて図示している。また、図１ないし図４との共通部分については図１ないし図４の説明を適宜援用する。

図６は、図５に示す半導体装置の一部（領域１０１の一部）を示す拡大図である。図７は、図６に示す半導体装置の一部（領域１０１の一部）の断面模式図である。図７は、一例として電源用リード１１４およびボンディングワイヤ３３を含む断面を示している。図８は、図５に示す半導体装置の他の一部（領域１０２の一部）を示す拡大図である。図９は、図８に示す半導体装置の他の一部（領域１０２の一部）の断面模式図である。図９は、一例として電源用リード１１１、１１４および信号用リード１１２、１１３、並びにボンディングワイヤ３４およびボンディングワイヤ３５を含む断面を示している。

チップ搭載工程では、複数のリード１１のインナーリードの少なくとも一つの上に半導体チップ２を搭載する。図５において、半導体チップ２は、信号用リード１１２、信号用リード１１３、および電源用リード１１４のインナーリード上に設けられているが、電源用リード１１１のインナーリード上に設けられていない。

半導体チップ２は、複数の電極パッド２１を有する。複数の電極パッド２１は、半導体チップ２の表面に露出している。複数の電極パッド２１は、半導体チップ２の一辺に沿って設けられていてもよい。半導体チップ２の一辺に沿って複数の電極パッド２１を設けることにより、チップサイズを小さくすることができる。半導体チップ２としては、例えばＮＡＮＤ型フラッシュメモリ等のメモリ素子やメモリコントローラ等に用いられる半導体チップが挙げられる。図６では、複数の電極パッド２１として電極パッド２１１ないし電極パッド２１３を図示している。

半導体チップ２は、例えばダイボンディング装置を用いて搭載される。例えば、半導体チップ２は、ボンディングヘッドにより複数のリード１１の少なくとも一つの上に搭載される。半導体チップ２は、図７に示すように絶縁性を有するダイアタッチフィルム等の有機接着層６を介して複数のリード１１の一つの上に搭載される。このとき、複数のリード１１のインナーリードの少なくとも一つは有機接着層６に接着される。すなわち、複数のリード１１のインナーリードの少なくとも一つは、有機接着層６および絶縁性テープ１３により補強されるため、その後の工程においてリードの不要な変形を抑制することができる。有機接着層６としては、例えばポリイミド樹脂、エポキシ樹脂、またはアクリル樹脂等を用いた熱硬化性樹脂または光硬化性樹脂等が用いられる。半導体チップ２は、配線部１１５を除去した後に搭載されることが好ましい。半導体チップを搭載した後に配線部１１５を除去すると、半導体チップにダメージが与えられる場合がある。

ワイヤボンディング工程では、複数の電極パッド２１と複数のリード１１との間を電気的に接続する複数のボンディングワイヤ３を形成する。ボンディングワイヤ３としては、例えば金ワイヤ、銀ワイヤ、銅ワイヤ等が挙げられる。銅ワイヤの表面がパラジウム膜により覆われていてもよい。ボンディングワイヤ３は、ワイヤボンディングによりリードおよび電極パッドに電気的に接続される。

図６では、信号用リード１１２と電極パッド２１１とを電気的に接続するボンディングワイヤ３１と、信号用リード１１３と電極パッド２１２とを電気的に接続するボンディングワイヤ３２と、電源用リード１１４と電極パッド２１３とを電気的に接続するボンディングワイヤ３３と、電源用リード１１４と他の電源用リードとを電気的に接続するボンディングワイヤ３４と、を図示している。複数の電源用リードをボンディングワイヤにより電気的に接続することにより、電源やグランドの電位を安定させる、または電源−グランド間のインダクタンスを低減することができる。

図８および図９では、電源用リード１１１のボンディングパッド部１１１ａと電源用リード１１４のボンディングパッド部１１４ａとを信号用リード１１３を跨いで電気的に接続するボンディングワイヤ３５と、ボンディングパッド部１１４ａと他の電源用リードとを信号用リード１１２を跨いで電気的に接続するボンディングワイヤ３６と、を図示している。ボンディングワイヤ３５は信号用リード１１３と離間し、ボンディングワイヤ３６は信号用リード１１２と離間している。

ボンディングワイヤ工程により、電源用リード１１４は、電源用リード１１１に電気的に接続される。よって、電源用リード１１４がアウターリードを含んでいない場合であっても電源用リード１１１のアウターリードを電源用リード１１４のアウターリードとしての機能させることができる。

ボンディングワイヤ３５は、ボンディングパッド部１１１ａおよびボンディングパッド部１１４ａの長手方向に沿って延在していることが好ましい。ボンディングワイヤ３５の延在方向においてボンディングパッド部１１１ａおよびボンディングパッド部１１４ａが長いと、ボンディングパッド部１１１ａまたはボンディングパッド部１１４ａに対するボンディングワイヤ３５の角度を大きくさせやすい。このため、ボンディングワイヤ３５と信号用リード１１３との間の短絡を抑制することができる。

樹脂封止工程では、複数のリード１１のインナーリード、半導体チップ２、および複数のボンディングワイヤ３を封止する封止樹脂層４を形成する。図７および図９では、電源用リード１１１、信号用リード１１２、信号用リード１１３、および電源用リード１１４のそれぞれのインナーリードと、半導体チップ２と、ボンディングワイヤ３１ないしボンディングワイヤ３６と、を封止する封止樹脂層４を図示している。封止樹脂層４は、図７および図９に示すように複数のリード１１のインナーリードの上面および下面を覆うように設けられている。

封止樹脂層４は、ＳｉＯ_２等の無機充填材を含有する。また、無機充填材は、ＳｉＯ_２に加え、例えば水酸化アルミニウム、炭酸カルシウム、酸化アルミニウム、窒化ホウ素、酸化チタン、またはチタン酸バリウム等を含んでいてもよい。無機充填材は、例えば粒状であり、封止樹脂層４の粘度や硬度等を調整する機能を有する。封止樹脂層４中の無機充填材の含有量は、例えば６０％以上９０％以下である。封止樹脂層４としては、例えば無機充填材と絶縁性の有機樹脂材料との混合物を用いることができる。有機樹脂材料としては、例えばエポキシ樹脂が挙げられる。

封止樹脂層４の形成法としては、例えば無機充填材と有機樹脂等との混合物を用いた、トランスファモールド法、コンプレッションモールド法、インジェクションモールド法、シートモールド法、または樹脂ディスペンス法等が挙げられる。

めっき工程では、複数のリード１１の表面にめっき加工を施す。例えば錫等を含むはんだ材料を用いて電界めっき等のめっき加工が行われる。めっき加工を施すことにより、例えば複数のリード１１の酸化を抑制することができる。

トリムアンドフォーミング（Ｔ／Ｆ）工程は、複数のリード１１と支持部１２との間の接続部を切断して半導体装置１０を切り出す工程（トリム工程）と、複数のリード１１のアウターリードを半導体装置１０の最終形状に合わせて変形させる工程（フォーミング工程）と、を含む。トリム工程では、電源用リード１１１、信号用リード１１２、および信号用リード１１３のアウターリードと支持部１２との間の接続部も切断される。

以上の工程により半導体装置１０を製造することができる。半導体装置１０は、図５ないし図９に示すように、複数のリード１１と、複数のリード１１上に搭載され、複数の電極パッド２１を有する半導体チップ２と、複数の電極パッド２１と複数のリード１１とを接続する複数のボンディングワイヤ３と、複数のリード１１のインナーリード、半導体チップ２、および複数のボンディングワイヤ３を封止する封止樹脂層４と、を具備する。なお、半導体チップ２は、図７に示す半導体チップ２の搭載面と反対側の複数のリード１１の面に搭載されていてもよい。また、Ｘ−Ｙ平面において電源用リード１１４のボンディングパッド部１１４ａから封止樹脂層４の端部までの最短距離は、ボンディングパッド部１１４ａから封止樹脂層４の中心までの距離よりも短くてもよい。さらに、図５ないし図９に示す半導体装置１０は、ＴＳＯＰであるが、他のパッケージ構造を有していてもよい。

上記実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…リードフレーム、２…半導体チップ、３…ボンディングワイヤ、４…封止樹脂層、６…有機接着層、１０…半導体装置、１１…リード、１２…支持部、１３…絶縁性テープ、２１…電極パッド、３１…ボンディングワイヤ、３２…ボンディングワイヤ、３３…ボンディングワイヤ、３４…ボンディングワイヤ、３５…ボンディングワイヤ、３６…ボンディングワイヤ、１００…領域、１０１…領域、１０２…領域、１１１…電源用リード、１１１ａ…ボンディングパッド部、１１２…信号用リード、１１２ａ…配線部、１１３…信号用リード、１１３ａ…配線部、１１４…電源用リード、１１４ａ…ボンディングパッド部、１１５…配線部、２１１…電極パッド、２１２…電極パッド、２１３…電極パッド。

Claims (5)

1. 第１の電源用リードと、第１の信号用リードと、前記第１の電源用リードと前記第１の信号用リードとの間に設けられた第２の信号用リードと、前記第１の信号用リードと前記第２の信号用リードとの間に設けられた第２の電源用リードと、前記第２の電源用リードの一部と前記第１の信号用リードの一部と第２の信号用リードの一部との間を接続する配線部と、前記第１の電源用リードの一部、前記第１の信号用リードの他の一部、および前記第２の信号用リードの他の一部に接続された支持部と、を備え、前記第１の電源用リードならびに前記第１および第２の信号用リードのそれぞれがインナーリードとアウターリードとを含み、前記第２の電源用リードがインナーリードを含む、リードフレームに対して前記配線部を除去する加工を施して、前記第２の電源用リードの一部と前記第１の信号用リードの一部と前記第２の信号用リードの一部とを分離する工程と、
   前記リードフレーム上に半導体チップを搭載する工程と、
   前記第１および第２の信号用リードならびに前記第２の電源用リードと前記半導体チップとの間のそれぞれを電気的に接続する第１のボンディングワイヤと、前記第１の電源用リードと前記第２の電源用リードとの間を前記第２の信号用リードを跨いで電気的に接続する第２のボンディングワイヤと、を形成する工程と、
   前記第１および第２の電源用リードならびに前記第１および第２の信号用リードのそれぞれのインナーリードと、前記第２の電源用リードのインナーリードと、前記半導体チップと、前記第１および第２のボンディングワイヤと、を封止する封止樹脂層を形成する工程と、
   前記支持部と、前記第１の電源用リードの一部ならびに前記第１および第２の信号用リードの他の一部と、の間の接続部のそれぞれを切断する工程と、を具備する半導体装置の製造方法。
2. 前記第１の電源用リードのインナーリードは、第１のボンディングパッド部を有し、
   前記第２の電源用リードのインナーリードは、第２のボンディングパッド部を有し、
   前記配線部は、前記第２のボンディングパッド部と前記第１の信号用リードの一部と前記第２の信号用リードの一部との間を接続し、
   前記第２のボンディングワイヤは、前記第１のボンディングパッド部と前記第２のボンディングパッド部との間を前記第２の信号用リードを跨いで電気的に接続する、請求項１に記載の半導体装置の製造方法。
3. 前記第１および第２のボンディングパッド部は、互いに同じ方向に長手方向を有する形状を有し、
   前記第２のボンディングワイヤは、前記第１および第２のボンディングパッド部の長手方向に沿って延在する、請求項２に記載の半導体装置の製造方法。
4. 前記配線部は、前記第１の信号用リードから分岐し且つ前記第１の信号用リードと前記第２の信号用リードとの間に設けられた第１の配線部と、前記第２の信号用リードから分岐し且つ第１の配線部と前記第２の信号用リードとの間に設けられた第２の配線部と、を有する、請求項１ないし請求項３のいずれか一項に記載の半導体装置の製造方法。
5. 前記分離する工程および前記半導体チップを搭載する工程のそれぞれは、ダイボンディング装置に前記リードフレームがロードされた後、前記ダイボンディング装置から前記リードフレームがアンロードされる前に行われる、請求項１ないし請求項４のいずれか一項に記載の半導体装置の製造方法。

Images