JPH0750764B2 - リードフレームの製造方法 - Google Patents
リードフレームの製造方法Info
- Publication number
- JPH0750764B2 JPH0750764B2 JP17341889A JP17341889A JPH0750764B2 JP H0750764 B2 JPH0750764 B2 JP H0750764B2 JP 17341889 A JP17341889 A JP 17341889A JP 17341889 A JP17341889 A JP 17341889A JP H0750764 B2 JPH0750764 B2 JP H0750764B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- semiconductor element
- bonding
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明はリードフレームの製造方法に係り、特にリード
本数の多い高密度集積回路用のリードフレームの製造方
法に関する。
本数の多い高密度集積回路用のリードフレームの製造方
法に関する。
（従来の技術） 半導体装置の高密度化および高集積化に伴い、リードピ
ン数は増加するものの、パッケージは従来通りかもしく
は小型化の傾向にあり、リードフレームの寸法精度に関
する要求も厳しくなってきている。
ン数は増加するものの、パッケージは従来通りかもしく
は小型化の傾向にあり、リードフレームの寸法精度に関
する要求も厳しくなってきている。
同一面積内においてインナーリードの本数が増加すれ
ば、当然ながらインナーリードの幅および隣接するイン
ナーリードとの間隔は狭くなる。このため、強度の低下
によるインナーリードの変形およびその変形によるイン
ナーリード間の短絡を生じることがある。
ば、当然ながらインナーリードの幅および隣接するイン
ナーリードとの間隔は狭くなる。このため、強度の低下
によるインナーリードの変形およびその変形によるイン
ナーリード間の短絡を生じることがある。
更に、半導体素子のボンディングパッドとインナーリー
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多く、リード相互の間
隔が特に先端では非常に狭くなり変形によるインナーリ
ード間の短絡のおそれがあるため、リード先端をダイパ
ッドのすぐ近くまで伸ばすことができず、ボンディング
ワイヤを長くする必要がある。これはボンディングワイ
ヤの無駄であるのみならず、ワイヤボンディングが順調
に行なわれた後においてもワイヤ同志またはワイヤとリ
ードとの短絡の問題等、多くの問題があった。
ドとをボンディングワイヤによって接続するワイヤボン
ディングに際しては、リード幅が小さいことに起因して
ボンディングエリアが狭くなり、ボンディングミスが発
生し易くなる。また、リード数が多く、リード相互の間
隔が特に先端では非常に狭くなり変形によるインナーリ
ード間の短絡のおそれがあるため、リード先端をダイパ
ッドのすぐ近くまで伸ばすことができず、ボンディング
ワイヤを長くする必要がある。これはボンディングワイ
ヤの無駄であるのみならず、ワイヤボンディングが順調
に行なわれた後においてもワイヤ同志またはワイヤとリ
ードとの短絡の問題等、多くの問題があった。
このような問題を解決するため、第６図に要部拡大図を
示す如く、ダイパッド4sの周囲に伸長するインナーリー
ド１の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ10により連結固定するいわゆる
テーピング法が提案されている。ここで２はタイバー、
３はアウターリード、９はサポートバーである。
示す如く、ダイパッド4sの周囲に伸長するインナーリー
ド１の先端部のボンディングエリアを除く領域を、ポリ
イミド等の絶縁性テープ10により連結固定するいわゆる
テーピング法が提案されている。ここで２はタイバー、
３はアウターリード、９はサポートバーである。
しかしながら、リードフレームがスタンピングにより成
型されている場合、機械的加工時に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。
型されている場合、機械的加工時に受けた残留応力が大
きく既にリードが変形した状態で連結固定してしまうと
いうような問題があった。
そこで本出願人は、特願昭59−247390号（特開昭61−12
5161号公報）において、インナーリード先端を連結片で
繋いだ状態でテーピングを行い、インナーリード間の間
隔を所定寸法に保持した状態で連結片を取り除く方法を
提案している。
5161号公報）において、インナーリード先端を連結片で
繋いだ状態でテーピングを行い、インナーリード間の間
隔を所定寸法に保持した状態で連結片を取り除く方法を
提案している。
しかしながら、この方法においても、実装工程等の後続
工程で、熱履歴によりテープが伸縮し、インナーリード
が変形することがあった。
工程で、熱履歴によりテープが伸縮し、インナーリード
が変形することがあった。
また、この熱履歴による変形を防止すべく、インナーリ
ード先端を連結片で繋いだ状態で焼鈍処理を行い、最後
に連結片を除去する方法も提案されている。この方法は
設備に膨大な費用が必要であり、コストの低減を阻む大
きな問題となっていた。
ード先端を連結片で繋いだ状態で焼鈍処理を行い、最後
に連結片を除去する方法も提案されている。この方法は
設備に膨大な費用が必要であり、コストの低減を阻む大
きな問題となっていた。
（発明が解決しようとする課題） このように、半導体装置の高集積化に伴い、リード間隔
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
は小さくなる一方であり、インナーリード先端の位置ず
れが、半導体装置の信頼性低下の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、インナー
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
リード先端の位置ずれを防止し、半導体装置の信頼性の
向上をはかることを目的とする。
（課題を解決するための手段） そこで本発明のリードフレームの製造方法では、インナ
ーリード間を連結する連結部を残してリードフレーム本
体をパターニングした後、このリードフレーム本体とは
別体として形成された半導体素子搭載部を絶縁性物質を
介してリードフレーム本体に固着し、この後、連結部を
切断してインナーリードを個々に分離するようにしてい
る。（作用） 本発明の方法によれば、連結部を残してパターニングさ
れた最も変形の少ない状態のインナーリード先端部に、
半導体素子搭載部を貼着してしまうため、リードの変形
は完全に近い状態に防止される。
ーリード間を連結する連結部を残してリードフレーム本
体をパターニングした後、このリードフレーム本体とは
別体として形成された半導体素子搭載部を絶縁性物質を
介してリードフレーム本体に固着し、この後、連結部を
切断してインナーリードを個々に分離するようにしてい
る。（作用） 本発明の方法によれば、連結部を残してパターニングさ
れた最も変形の少ない状態のインナーリード先端部に、
半導体素子搭載部を貼着してしまうため、リードの変形
は完全に近い状態に防止される。
また、パターニングに先立ち、連結部が残されているた
め、半導体素子搭載部固着時に応力が発生する等のおそ
れもない。
め、半導体素子搭載部固着時に応力が発生する等のおそ
れもない。
また、インナーリード先端は半導体素子搭載部に固定さ
れボンディングエリアが正しい位置間隔維持されている
ため、ボンディング精度が高められる上、ボンディング
時の衝撃による変形も防止され、半導体装置の信頼性を
高めることができる。
れボンディングエリアが正しい位置間隔維持されている
ため、ボンディング精度が高められる上、ボンディング
時の衝撃による変形も防止され、半導体装置の信頼性を
高めることができる。
また、半導体装置使用中におけるチップの発熱もインナ
ーリード先端上まで達する表面積の大きい半導体素子搭
載部を介して効率よく放熱され、安定した作動を保障す
ることができる。
ーリード先端上まで達する表面積の大きい半導体素子搭
載部を介して効率よく放熱され、安定した作動を保障す
ることができる。
（実施例） 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
第１図乃至第４図は、本発明実施例のリードフレームの
製造工程を示す図である。
製造工程を示す図である。
まず、第１図に示すように、スタンピング法により、銅
合金からなる帯状材料を加工することにより、半導体素
子を搭載するための領域をとり囲むように先端が該イン
ナーリードとほぼ直交する方向に延びる第１のタイバー
（連結部）30によって連結せしめられた多数のインナー
リード１と、該第１のタイバー30とほぼ平行に延びこれ
らインナーリードの他端部を一体的に支持する第２のタ
イバー２と、該第２のタイバーの外側に前記各インナー
リードに接続するように配設せしめられたアウターリー
ド３とを含むリードフレーム本体を成型する。
合金からなる帯状材料を加工することにより、半導体素
子を搭載するための領域をとり囲むように先端が該イン
ナーリードとほぼ直交する方向に延びる第１のタイバー
（連結部）30によって連結せしめられた多数のインナー
リード１と、該第１のタイバー30とほぼ平行に延びこれ
らインナーリードの他端部を一体的に支持する第２のタ
イバー２と、該第２のタイバーの外側に前記各インナー
リードに接続するように配設せしめられたアウターリー
ド３とを含むリードフレーム本体を成型する。
次いで、第２図に示すように、放熱性の良好な銅合金か
らなる半導体素子搭載部としてのダイパッド４をリード
フレーム本体とは別にスタンピング法により形成する。
らなる半導体素子搭載部としてのダイパッド４をリード
フレーム本体とは別にスタンピング法により形成する。
この後、第３図に示すように、前記リードフレーム本体
のインナーリード先端部の裏面に、両面に接着剤を塗布
したポリイミドテープ５を介して第２図に示したダイパ
ッド４を貼着し、インナーリード先端部を一体的に固定
する。
のインナーリード先端部の裏面に、両面に接着剤を塗布
したポリイミドテープ５を介して第２図に示したダイパ
ッド４を貼着し、インナーリード先端部を一体的に固定
する。
この後、第４図に示すように、インナーリード先端部の
第１のタイバー30をスタンピング法により切除し、イン
ナーリード１相互を分離せしめ、ダイパッドおよびイン
ナーリード表面に金等の貴金属めっきを施すことにより
金めっき層で被覆する。
第１のタイバー30をスタンピング法により切除し、イン
ナーリード１相互を分離せしめ、ダイパッドおよびイン
ナーリード表面に金等の貴金属めっきを施すことにより
金めっき層で被覆する。
このようにして、本発明実施例のリードフレームが完成
する。
する。
このようにして形成されたリードフレームは、ダイパッ
ドによってインナーリードの先端部が一体的に固定され
ており、極めて信頼性の高いものとなっている。
ドによってインナーリードの先端部が一体的に固定され
ており、極めて信頼性の高いものとなっている。
また、このリードフレームは、第１のタイバー30によっ
て連結され、機械的強度の低下していない時期に、イン
ナーリード先端部が、ダイパッドによって一体的に固定
されるようになっており、ダイパッド固着時の圧力など
によって変形を生じたりすることもないため、高精度の
リード位置を維持するものとなっている。
て連結され、機械的強度の低下していない時期に、イン
ナーリード先端部が、ダイパッドによって一体的に固定
されるようになっており、ダイパッド固着時の圧力など
によって変形を生じたりすることもないため、高精度の
リード位置を維持するものとなっている。
さらに、このようにダイパッドによってインナーリード
を一体的に固定した状態で第１のタイバーを切除するよ
うにしているため、切除時の圧力による、インナーリー
ドの位置ずれも大幅に低減することができ、信頼性の向
上をはかることが可能となる。
を一体的に固定した状態で第１のタイバーを切除するよ
うにしているため、切除時の圧力による、インナーリー
ドの位置ずれも大幅に低減することができ、信頼性の向
上をはかることが可能となる。
なお、このようにして形成されたリードフレームへのチ
ップの実装に際しては、まずダイパッド上に載置された
チップのボンディングパッドと、インナーリード１とを
ワイヤボンディング法により接続する。
ップの実装に際しては、まずダイパッド上に載置された
チップのボンディングパッドと、インナーリード１とを
ワイヤボンディング法により接続する。
そしてこの後、モールド工程を経て半導体装置が完成す
るわけであるが、リードフレームへのチップ６の実装に
際して、ワイヤボンディング工程における熱履歴によっ
ても樹脂によるモールド工程における熱履歴によって
も、インナーリード先端部はダイパッド４によって正し
い位置に固定されているため、接続不良を生じたりする
ことなく信頼性の高い半導体装置を得ることが可能とな
る。
るわけであるが、リードフレームへのチップ６の実装に
際して、ワイヤボンディング工程における熱履歴によっ
ても樹脂によるモールド工程における熱履歴によって
も、インナーリード先端部はダイパッド４によって正し
い位置に固定されているため、接続不良を生じたりする
ことなく信頼性の高い半導体装置を得ることが可能とな
る。
さらにまた、連結部の形状については、適宜変更可能で
ある。
ある。
さらに、ダイパッドによって支持されているため、テー
プによる支持の場合のように、熱履歴によって変形を生
じることもなく、互いの位置関係を保持することがで
き、リード同志の短絡が防止されるのみならず、ボンデ
ィングワイヤ７との短絡も防止され、極めて信頼性の高
いものとなる。
プによる支持の場合のように、熱履歴によって変形を生
じることもなく、互いの位置関係を保持することがで
き、リード同志の短絡が防止されるのみならず、ボンデ
ィングワイヤ７との短絡も防止され、極めて信頼性の高
いものとなる。
このようにして形成されたリードフレームを用いて半導
体装置の実装を行うに際しては、通常の半導体チップ６
の固着工程、ボンディングワイヤ７を介して半導体チッ
プとインナーリード１との電気的接続を行うワイヤボン
ディング工程、樹脂パッケージ８内にこれらを封止する
樹脂封止工程、枠体Ｗ等の切除工程およびアウターリー
ド３の成形工程を経て第５図に示すような半導体装置が
完成する。
体装置の実装を行うに際しては、通常の半導体チップ６
の固着工程、ボンディングワイヤ７を介して半導体チッ
プとインナーリード１との電気的接続を行うワイヤボン
ディング工程、樹脂パッケージ８内にこれらを封止する
樹脂封止工程、枠体Ｗ等の切除工程およびアウターリー
ド３の成形工程を経て第５図に示すような半導体装置が
完成する。
ここで、ダイパッドの面積が通常のダイパッドに比べ、
インナーリード先端と重なるように形成されている分だ
け大きくなり、放熱効果が大きく半導体装置のさらなる
信頼性の向上をはかることが可能となる。
インナーリード先端と重なるように形成されている分だ
け大きくなり、放熱効果が大きく半導体装置のさらなる
信頼性の向上をはかることが可能となる。
なお、ここでインナーリードとダイパッド（半導体素子
載置部）との間に介在せしめられる絶縁性材料として
は、ポリイミドテープの両面に接着剤を塗布したものの
他、紫外線硬化樹脂等、他の材料も適用可能である。
載置部）との間に介在せしめられる絶縁性材料として
は、ポリイミドテープの両面に接着剤を塗布したものの
他、紫外線硬化樹脂等、他の材料も適用可能である。
以上説明したように本発明の方法によれば、隣接するイ
ンナーリード先端部を、連結部を残して連結した状態で
成形し、このインナーリード先端に重なるように絶縁材
料を介して半導体素子搭載部を固着したのち、連結部を
除去するようにしているため、リードの変形を生じるこ
とがなく高精度で信頼性の高い半導体装置を得ることの
できるリードフレームを提供することが可能となる。
ンナーリード先端部を、連結部を残して連結した状態で
成形し、このインナーリード先端に重なるように絶縁材
料を介して半導体素子搭載部を固着したのち、連結部を
除去するようにしているため、リードの変形を生じるこ
とがなく高精度で信頼性の高い半導体装置を得ることの
できるリードフレームを提供することが可能となる。
第１図乃至第４図は本発明実施例のリードフレームの製
造方法に基づく製造工程図、第５図は半導体装置を示す
図、第６図は本発明の他の実施例のリードフレームの製
造工程を示す図である。 １……インナーリード、２……第２のタイバー、３……
アウターリード、4,4S……ダイパッド、５……ポリイミ
ドテープ、６……チップ、７……ボンディングワイヤ、
８……樹脂、９……サポートバー、10……ポリイミドテ
ープ、30……第１のタイバー。
造方法に基づく製造工程図、第５図は半導体装置を示す
図、第６図は本発明の他の実施例のリードフレームの製
造工程を示す図である。 １……インナーリード、２……第２のタイバー、３……
アウターリード、4,4S……ダイパッド、５……ポリイミ
ドテープ、６……チップ、７……ボンディングワイヤ、
８……樹脂、９……サポートバー、10……ポリイミドテ
ープ、30……第１のタイバー。
Claims (1)
- 【請求項１】半導体素子搭載部と、前記半導体素子搭載
部近傍から放射状に延びる複数のインナーリードを有す
るリードフレーム本体とからなるリードフレームの製造
方法において、 インナーリードの先端部を一体的に接合する連結部を残
してリードフレーム本体の形状加工を行う第１の形状加
工工程と、 半導体素子搭載部の形状加工を行う第２の形状加工工程
と、 前記リードフレーム本体のインナーリードの先端部に絶
縁性材料を介して前記半導体素子搭載部を接合する接合
工程と、 前記連結部を切除する切除工程と を含むようにしたことを特徴とするリードフレームの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17341889A JPH0750764B2 (ja) | 1989-07-05 | 1989-07-05 | リードフレームの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17341889A JPH0750764B2 (ja) | 1989-07-05 | 1989-07-05 | リードフレームの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0338056A JPH0338056A (ja) | 1991-02-19 |
| JPH0750764B2 true JPH0750764B2 (ja) | 1995-05-31 |
Family
ID=15960079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17341889A Expired - Fee Related JPH0750764B2 (ja) | 1989-07-05 | 1989-07-05 | リードフレームの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750764B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6352876B2 (ja) * | 2015-09-15 | 2018-07-04 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-07-05 JP JP17341889A patent/JPH0750764B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0338056A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4994411A (en) | Process of producing semiconductor device | |
| JP3704304B2 (ja) | リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| US6780679B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0750764B2 (ja) | リードフレームの製造方法 | |
| JP2528192B2 (ja) | 半導体装置 | |
| JPH0294552A (ja) | リードフレームおよび半導体装置の製造方法 | |
| JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
| JP2678696B2 (ja) | 半導体装置の製造方法 | |
| JP3226015B2 (ja) | リードフレーム | |
| JPH0821650B2 (ja) | 半導体装置の製造方法 | |
| JPH02281750A (ja) | リードフレームの製造方法 | |
| JP2727251B2 (ja) | リードフレームおよびその製造方法 | |
| JP3028153B2 (ja) | リードフレームの製造方法 | |
| JP2516712B2 (ja) | 半導体装置の製造方法 | |
| JP3626831B2 (ja) | リードフレーム | |
| JPH0738036A (ja) | 半導体装置の製造方法 | |
| JPH0828457B2 (ja) | リードフレームの製造方法 | |
| JPH03124055A (ja) | リードフレームの製造方法およびこれを用いた半導体装置 | |
| JP3028173B2 (ja) | リードフレームおよびその製造方法 | |
| JP2504860B2 (ja) | リ―ドフレ―ムの製造方法 | |
| JPH0720925Y2 (ja) | リードフレーム | |
| JPH02156660A (ja) | 半導体装置の製造方法 | |
| JPH03284868A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH0821657B2 (ja) | リードフレームの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |