JP3626831B2 - リードフレーム - Google Patents

リードフレーム Download PDF

Info

Publication number
JP3626831B2
JP3626831B2 JP12367197A JP12367197A JP3626831B2 JP 3626831 B2 JP3626831 B2 JP 3626831B2 JP 12367197 A JP12367197 A JP 12367197A JP 12367197 A JP12367197 A JP 12367197A JP 3626831 B2 JP3626831 B2 JP 3626831B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead frame
tab
tabs
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12367197A
Other languages
English (en)
Other versions
JPH10313090A (ja
Inventor
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP12367197A priority Critical patent/JP3626831B2/ja
Publication of JPH10313090A publication Critical patent/JPH10313090A/ja
Application granted granted Critical
Publication of JP3626831B2 publication Critical patent/JP3626831B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体チップが搭載されるリードフレームに関し、特に、リードフレームの変形防止に適用して有効な技術に関する。
【0002】
【従来の技術】
リードフレームにマウントされた半導体チップを封止して構成された半導体装置では、リードフレームには比較的熱膨張係数の高い金属(例えば、銅)が用いられている。
【0003】
ここで、半導体装置においては、その動作時に、半導体チップが発熱し、これにより、リードフレームに熱伸縮ストレスが直接掛かる。
【0004】
また、半導体装置の製造工程においても、リードフレームが高温に加熱される場面が多い。
【0005】
例えば、半導体チップを固定するダイボンディング時(銀ペーストのキュア温度325℃前後)、または、金線ワイヤを接続するワイヤボンディング時(200℃〜)、あるいは、樹脂封止時(樹脂のキュア温度で180℃前後)などの工程である。
【0006】
なお、リードフレームに銅材を用いたパッケージについては、例えば、特開平6−216303号公報に記載されている。
【0007】
【発明が解決しようとする課題】
ここで、リードフレームに用いられる銅材の熱膨張係数は16.5micro−in/in/℃程度であり、シリコンからなる半導体チップの熱膨張係数は2.8〜7.3micro−in/in/℃程度にとどまる(いずれも20℃付近)。
【0008】
このように、金属材であるリードフレームの熱膨張係数が大きいと、半導体装置の動作時における半導体チップからの発熱により大きな熱伸縮ストレスが直接かかる状態となる。すると、半導体チップが固定されているタブおよびこのタブを支持しているタブ吊りリードが変形するので、半導体チップが変形について行けずにタブから剥離したり、あるいは変形に引きずられるようにしてクラックが発生したりすることが懸念される。
【0009】
また、TSOP(Thin Small Outline Package)やTQFP(Thin Quad Flat Package)などのように実装時の高さが 1mm程度となる極めて薄い半導体装置においては、パッケージ自体が機械的な強度を確保しづらいことから、このような熱伸縮ストレスによる弊害が顕著になることが想定される。
【0010】
さらに、SOPやQFPのように通常の厚みを有する半導体装置においても、半導体チップのサイズが大きくなればそれだけ発熱量も大きくなるので、やはり熱伸縮ストレスの影響は重大になる。
【0011】
そこで、本発明の目的は、リードフレームの熱伸縮ストレスを緩和することのできる技術を提供することにある。
【0012】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0013】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0014】
すなわち、本発明によるリードフレームは、集積回路が形成された半導体チップを搭載してこの半導体チップと外部との間における信号の授受を仲介するリードフレームであって、フレーム枠体の中央部に形成され、前記半導体チップが搭載される複数のタブと、前記複数のタブの周囲から前記フレーム枠体に向かって延びて形成され、前記半導体チップの電極と電気的に接続される複数本のリードと、前記フレーム枠体から前記複数のタブのそれぞれのタブに繋がるように延びて形成され、前記複数のタブを所定位置に保持する複数のタブ吊りリードと、前記複数のタブ吊りリードのそれぞれが接続したそれぞれの前記タブを介して、前記それぞれのタブ吊りリードに接続され、前記半導体チップの熱伸縮に応じて変形する第1ストレス緩和部と、前記複数のタブ吊りリードのそれぞれと前記フレーム枠体との間に形成され、前記複数のタブ吊りリードの熱伸縮に応じて変形する第2ストレス緩和部とを有し、前記複数のタブは、前記搭載される半導体チップの領域内に収まる小タブ形状を成し、前記第1ストレス緩和部は、前記複数のタブの中央部に搭載される前記半導体チップの下部に位置し、前記第2ストレス緩和部は、前記半導体チップが搭載される領域より外側に位置することを特徴とするものである
【0015】
このリードフレームにおいて、ストレス緩和部は半導体チップが搭載される領域であるチップ搭載エリアの内外の少なくともいずれか一方側に形成することができる。また、ストレス緩和部は、タブ吊りリードの長さ方向の変位により変形するスリットを有する構造、あるいはタブ吊りリードの長さ方向の変位により伸縮する蛇行形状とすることができる。
【0016】
前述したリードフレームでは、ストレス緩和部を半導体チップが搭載される領域であるチップ搭載エリアの内外に形成し、一方側のストレス緩和部をタブ吊りリードの長さ方向の変位により変形するスリットを有する構造とし、他方側のストレス緩和部をタブ吊りリードの長さ方向の変位により伸縮する蛇行形状とすることができる。
【0017】
これらのリードフレームにおいて、タブは十文字形のクロスタブ構造または半導体チップより小さいサイズの小タブ構造とすることができる。また、クロスタブ構造にあっては、相互に分離された複数箇所からなるクロスタブ構造とし、ストレス緩和部はこれらのタブの延長交差位置に形成することができる。
【0019】
上記した手段によれば、タブ吊りリードにストレス緩和部が形成され、タブ吊りリードの伸縮に応じてこのストレス緩和部が変形するので、半導体チップの発熱によりリードフレームに加わる熱伸縮ストレスが緩和される。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一の部材には同一の符号を付し、その繰り返しの説明は省略する。
【0021】
(実施の形態1)
図1は本発明の一実施の形態であるリードフレームを示す平面図、図2は図1の一部を拡大して示す平面図、図3は図1のリードフレームを用いて構成された半導体装置を示す斜視図、図4は図3のIV−IV線に沿った断面図である。
【0022】
集積回路の形成された半導体チップ1と電気的に接続されて外部との間で入出力信号の授受を行うリードフレーム2は、本実施の形態においてはたとえばプレス加工された銅材からなるTQFPタイプのものであり、図1に示すように、複数本のリード3を有している。
【0023】
半導体チップ1の電極と電気的に接続されるリード3はグループ毎に相互に異なる方向に延びており、図示する場合には4方向に延びている。したがって、このリードフレーム2により構成される半導体装置4(図3)は4方向からリード3が突出したいわゆる4方向リードを形成する。但し、本発明にあってはリードフレーム2の種類はTQFPに限定されるものではなく、たとえばTSOPなどのような他の薄形パッケージ、さらには2方向あるいは単一方向にリードが延びる他の種々の構造のものに適用することができる。また、プレス加工ではなくエッチングにより製造してもよい。
【0024】
リード3の相互間を連結するようにしてダムバー5が形成されており、外側の二点鎖線で示す封止エリアAをモールドする時のレジンのはみ出しがこれによって防止される。但し、ダムレス構造を採用することもできる。
【0025】
リードフレーム2の長さ方向の両側にはフレーム枠体6が形成されている。フレーム枠体6にはパイロットホール7が開口されており、このパイロットホール7と噛み合う送り爪によって、リードフレーム2は図示する1パッケージ分ずつ順送りされる。
【0026】
リードフレーム2の中央部には半導体チップ1の搭載されるタブ8が形成されている。このタブ8はフレーム枠体6から繋がるように延びて形成された略十文字形をなす4本のタブ吊りリード9の延長上に形成されている。したがって、タブ8もまた略十文字形をなす構造つまりクロスタブ構造となっている。そして、前記したリード3はこのようなタブ8から外方に延びて形成されている。
【0027】
半導体チップ1が搭載される領域であるチップ搭載エリアBを図1および図2における内側の二点鎖線で示す。図示するように、搭載される半導体チップ1は比較的小形のものであり、したがって、タブ8の外側はマウントされた半導体チップ1からはみ出し、その一部が半導体チップ1との接着領域Cとなっている。但し、図5および以下に説明する他の実施の形態における図面に示すように、半導体チップ1はタブ全体を覆う通常の大きさのものであってもよい。
【0028】
なお、タブ吊りリード9の途中にはオフセット部10が形成されてリード3に対してタブ8が垂直方向にずらされている。そして、これにより、モールドされた半導体装置4における上下の樹脂厚が等しくされている。
【0029】
ここで、タブ吊りリード9の形状を図2に詳しく示す。図示するように、タブ吊りリード9のフレーム枠体付け根部分および中央の交差位置には、スリット11を有するストレス緩和部12a,12bが形成されている。ストレス緩和部12aにはタブ吊りリード9の幅方向に長いスリット11が形成され、ストレス緩和部12bには略十文字形のタブ吊りリード9をその交差位置を中心にして平面方向に45度回転した略十文字形にスリット11が形成されている。
【0030】
このようなストレス緩和部12a,12bの形成されたリードフレーム2は、タブ8上に半導体チップ1が搭載された後にリード3とワイヤ接続される。その後、図1における外側の二点鎖線で示す封止エリアAで樹脂モールドされてダムバー切断、タブ吊りリード切断、バリ除去が行われたうえで4方向に延びたリード3がガルウィング状に成形されて半導体装置4が完成する。
【0031】
完成後の半導体装置4の一例を図3に、また図3のIV−IV線に沿った断面図を図4に示す。図示する半導体装置4の場合には、たとえばパッケージ厚 1mm、縦10mm、横15mmで、図4に示すように、ボンディングワイヤ13によりリード3と電気的に接続された半導体チップ1がモールド樹脂14により封止されている。
【0032】
ここで、前述のように、銅材であるリードフレーム2の熱膨張係数は約16.5micro−in/in/℃と非常に大きい。したがって、半導体装置4が動作して半導体チップ1が発熱した場合には、熱膨張でタブ吊りリード9が伸長する。また、半導体装置4の動作が停止すると、伸長したタブ吊りリード9は放熱により元の長さにまで収縮する。このとき、本実施の形態のリードフレーム2ではタブ吊りリード9にスリット11を有するストレス緩和部12a,12bが形成されているので、タブ吊りリード9が伸縮するとスリット11が変形してリードフレーム2に加わる熱伸縮ストレスが緩和される。したがって、シリコンからなる半導体チップ1が銅材という異種の材料からなるリードフレーム2の変形に追随できずにタブ8から剥離したり、あるいはタブ吊りリード9の伸縮に引きずられてクラックが発生することがない。
【0033】
さらに、本実施の形態のリードフレーム2によれば、半導体装置4の動作時に限らず、半導体チップ1を固定するダイボンディング工程(銀ペーストのキュア温度325℃前後)、または、ボンディングワイヤ13を接続するワイヤボンディング工程(200℃〜)、あるいは樹脂封止工程(樹脂のキュア温度で180℃前後)などの組み立て工程においても、前記同様、リードフレーム2に加わる熱伸縮ストレスを緩和できる。
【0034】
これにより、前記組み立て工程における半導体チップ1のタブ8からの剥離やクラック発生を防止できる。
【0035】
(実施の形態2)
図6は本発明の他の実施の形態であるリードフレームの要部を示す平面図である。
【0036】
本実施の形態では、交差するタブ吊りリード9上に形成された4カ所のタブ8の内側に相互に交差するように形成された蛇行形状によりストレス緩和部12cが構成されている。また、4本のタブ吊りリード9のフレーム枠体付け根部分には前述した実施の形態1と同様のスリット11を有するストレス緩和部12aが形成されている。なお、蛇行形状における折れ曲がり部は、図示するように角張っていても、丸くてもよい。
【0037】
このように、蛇行形状のストレス緩和部12cでも、タブ吊りリード9が熱膨張により伸長するとストレス緩和部12cが撓むように変形し、収縮するとその撓みが元に戻るように変形するので、やはり半導体チップ1の発熱による熱伸縮ストレスが緩和される。
【0038】
(実施の形態3)
図7は本発明のさらに他の実施の形態であるリードフレームの要部を示す平面図である。
【0039】
本実施の形態では、交差するタブ吊りリード9上の4カ所およびその中央交差位置の1カ所の計5カ所にタブ8が形成され、蛇行形状のストレス緩和部12cはタブ吊りリード9上に形成されたタブ8と中央に形成されたタブ8との間に形成されている。
【0040】
このように、タブ8を中央とその周囲に形成し、ストレス緩和部12cをこれらの間に設けるようにしてもよい。
【0041】
(実施の形態4)
図8は本発明のさらに他の実施の形態であるリードフレームの要部を示す平面図である。
【0042】
本実施の形態では、タブ8がタブ吊りリード9の交差部において略十文字形に形成され、長円のスリット11を有するストレス緩和部12dはフレーム外枠に向かって延びる4本のタブ吊りリード9上にそれぞれ形成されている。
【0043】
このように、タブ吊りリード9のフレーム外枠側にストレス緩和部12dを形成してもよい。
【0044】
(実施の形態5)
図9は本発明のさらに他の実施の形態であるリードフレームの要部を示す平面図である。
【0045】
本実施の形態では、中央部に形成された円形の小タブ構造を有するタブ8の周囲にスリット11を有するストレス緩和部12eが形成されている。そして、タブ吊りリード9はこのようなストレス緩和部12eを介してタブ8から4方向に延びるようにして形成されている。
【0046】
このように、タブ8は小タブ構造のものであってもよい。
【0047】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0048】
たとえば、リードフレームの材料は、銅材に限らず42アロイ材でも同様に適用することができる。
【0049】
さらに、蛇行形状のストレス緩和部とスリットを有するストレス緩和部とは本実施の形態に示す位置に用いることに限定されるものではなく、全てを蛇行形状タイプあるいはスリットタイプにしたり、所望のタイプを適宜用いることもできる。
【0050】
また、ストレス緩和部の形成位置は、フレーム外枠の付け根部分、タブ吊りリードの途中、半導体チップの中央位置などに形成することができ、さらに、これらのいずれか1カ所のみや全ての箇所に形成することもできる。
【0051】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0052】
(1).本発明のリードフレームによれば、タブ吊りリードにストレス緩和部が形成され、タブ吊りリードの伸縮に応じてこのストレス緩和部が変形するので、半導体チップの発熱によりリードフレームに加わる熱伸縮ストレスが緩和される。
【0053】
(2).前記した(1) により、半導体チップが異種の材料からなるリードフレームの変形に追随できずにタブから剥離したり、あるいはタブ吊りリードの伸縮に引きずられてクラックが発生することがない。
【0054】
(3).特に、TSOPやTQFPのように小形パッケージの場合には一層強い熱ストレスがかかるので、より有効である。
【0055】
(4).前記した(1) 〜(3) により、製品の信頼性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1によるリードフレームを示す平面図である。
【図2】図1の一部を拡大して示す平面図である。
【図3】図1のリードフレームを用いて構成された半導体装置を示す斜視図である。
【図4】図3のIV−IV線に沿った断面図である。
【図5】図2に示すリードフレームにおいて、普通サイズの半導体チップを搭載した場合を示す平面図である。
【図6】本発明の実施の形態2によるリードフレームの要部を示す平面図である。
【図7】本発明の実施の形態3によるリードフレームの要部を示す平面図である。
【図8】本発明の実施の形態4によるリードフレームの要部を示す平面図である。
【図9】本発明の実施の形態5によるリードフレームの要部を示す平面図である。
【符号の説明】
1 半導体チップ
2 リードフレーム
3 リード
4 半導体装置
5 ダムバー
6 フレーム枠体
7 パイロットホール
8 タブ
9 タブ吊りリード
10 オフセット部
11 スリット
12a〜12e ストレス緩和部
13 ボンディングワイヤ
14 モールド樹脂

Claims (4)

  1. 集積回路が形成された半導体チップを搭載してこの半導体チップと外部との間における信号の授受を仲介するリードフレームであって、
    フレーム枠体の中央部に形成され、前記半導体チップが搭載される複数のタブと、
    前記複数のタブの周囲から前記フレーム枠体に向かって延びて形成され、前記半導体チップの電極と電気的に接続される複数本のリードと、
    前記フレーム枠体から前記複数のタブのそれぞれのタブに繋がるように延びて形成され、前記複数のタブを所定位置に保持する複数のタブ吊りリードと、
    前記複数のタブ吊りリードのそれぞれが接続したそれぞれの前記タブを介して、前記それぞれのタブ吊りリードに接続され、前記半導体チップの熱伸縮に応じて変形する第1ストレス緩和部と
    前記複数のタブ吊りリードのそれぞれと前記フレーム枠体との間に形成され、前記複数のタブ吊りリードの熱伸縮に応じて変形する第2ストレス緩和部とを有し、
    前記複数のタブは、前記搭載される半導体チップの領域内に収まる小タブ形状を成し、
    前記第1ストレス緩和部は、前記複数のタブの中央部に搭載される前記半導体チップの下部に位置し、
    前記第2ストレス緩和部は、前記半導体チップが搭載される領域より外側に位置することを特徴とするリードフレーム。
  2. 請求項1記載のリードフレームであって、前記第1ストレス緩和部は蛇行形状を有することを特徴とするリードフレーム。
  3. 請求項1記載のリードフレームであって、前記第1ストレス緩和部は十文字形のスリットを有することを特徴とするリードフレーム。
  4. 請求項1記載のリードフレームであって、前記第2ストレス緩和部はスリットからなることを特徴とするリードフレーム。
JP12367197A 1997-05-14 1997-05-14 リードフレーム Expired - Fee Related JP3626831B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12367197A JP3626831B2 (ja) 1997-05-14 1997-05-14 リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12367197A JP3626831B2 (ja) 1997-05-14 1997-05-14 リードフレーム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004232601A Division JP4058028B2 (ja) 2004-08-09 2004-08-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH10313090A JPH10313090A (ja) 1998-11-24
JP3626831B2 true JP3626831B2 (ja) 2005-03-09

Family

ID=14866423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12367197A Expired - Fee Related JP3626831B2 (ja) 1997-05-14 1997-05-14 リードフレーム

Country Status (1)

Country Link
JP (1) JP3626831B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6081903B2 (ja) * 2013-11-29 2017-02-15 サンケン電気株式会社 半導体装置

Also Published As

Publication number Publication date
JPH10313090A (ja) 1998-11-24

Similar Documents

Publication Publication Date Title
JP2602076B2 (ja) 半導体装置用リードフレーム
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US6777262B2 (en) Method of packaging a semiconductor device having gull-wing leads with thinner end portions
KR20070027625A (ko) 가요성 리드프레임 구조 및 집적 회로 패키지 형성 방법
JP3626831B2 (ja) リードフレーム
JPH02125651A (ja) リードフレーム
JP4058028B2 (ja) 半導体装置
JP2679848B2 (ja) 半導体装置
JP2564596B2 (ja) 半導体装置の製造方法
JP2528192B2 (ja) 半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
JPH0738036A (ja) 半導体装置の製造方法
JPH04211142A (ja) 半導体装置の製造方法
JP2707153B2 (ja) リードフレームの製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH11191608A (ja) 半導体装置およびその製造方法
CN115732452A (zh) 半导体器件及其制造方法和引线框架
JPH0338056A (ja) リードフレームの製造方法
JPH03102859A (ja) 半導体装置の製造方法
JPH02139954A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JPH01144661A (ja) リードフレームの製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH02156660A (ja) 半導体装置の製造方法
JPH02156559A (ja) 混成集積回路
JP2001210668A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Written amendment

Effective date: 20040809

Free format text: JAPANESE INTERMEDIATE CODE: A523

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Written amendment

Effective date: 20041101

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20041130

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20041206

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071210

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20081210

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees