JP2679848B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2679848B2
JP2679848B2 JP1184741A JP18474189A JP2679848B2 JP 2679848 B2 JP2679848 B2 JP 2679848B2 JP 1184741 A JP1184741 A JP 1184741A JP 18474189 A JP18474189 A JP 18474189A JP 2679848 B2 JP2679848 B2 JP 2679848B2
Authority
JP
Japan
Prior art keywords
die stage
resin
inner lead
semiconductor element
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1184741A
Other languages
English (en)
Other versions
JPH0350855A (ja
Inventor
和浩 前田
修 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1184741A priority Critical patent/JP2679848B2/ja
Publication of JPH0350855A publication Critical patent/JPH0350855A/ja
Application granted granted Critical
Publication of JP2679848B2 publication Critical patent/JP2679848B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Description

【発明の詳細な説明】 〔概 要〕 半導体素子をダイステージ部に搭載し、樹脂にてモー
ルドした樹脂封止型半導体装置に関し、 放熱性の向上と、リードと樹脂との密着強度の向上及
びダイステージ部の変形の防止を目的とし、 半導体素子を搭載するダイステージ部と、半導体素子
の電極とワイヤにより接続する複数本のインナーリード
部と、該インナーリード部と一体に接続形成されらアウ
ターリード部とを有し、該ダイステージ部に半導体素子
を搭載するとともに、その電極をワイヤによりインナー
リード部に接続し、さらに、前記半導体素子を搭載した
ダイステージ部とインナーリード部とを樹脂にて包み込
むようにモールドした半導体装置において、上記インナ
ーリード部の中央部のものをダイステージ部に接続して
一体に形成してなるように構成する。
〔産業上の利用分野〕
本発明は半導体素子をダイステージ部に搭載し、樹脂
にてモールドした樹脂封止型半導体装置に関する。
半導体製造技術の向上によりIC,LSIの集積密度は著し
く上昇しており、集積密度の上昇に伴って、単位面積当
たりの発熱量も著しく高くなってきている。この発生し
た熱をいかに外気へ放出していくかが重要な課題となっ
ている。
〔従来の技術〕
第4図は従来の樹脂封止型半導体装置を説明するため
の図であり(a)はリードフレームの平面図、(b)は
半導体装置の断面図である。
(a)図に示すリードフレーム1は1個のみを示して
いるが実際は左右に連続して帯状の板金からプレスで打
抜き形成される。隣接するリードフレームは上下1対の
タイバー2,2′で接続されている。またリードフレーム
1は半導体素子を搭載する部分であるダイステージ部3
と、該ダイステージ部に搭載した半導体素子の電極を外
部に引き出す複数本のインナーリード部4とアウターリ
ード部5とを有し、ダイステージ部3はタイバー6,6′
でタイバー2,2′に支持され、インナーリード部4及び
アウターリード部5はそれぞれタイバー7,7′及び8,8′
でタイバー2,2′に接続されている。
半導体装置は(b)図に示すように、リードフレーム
のダイステージ部3に半導体素子9を搭載し、その電極
とインナーリード部4とをワイヤ10で接続した後、該ダ
イステージ部3とインナーリード部4とを包み込むよう
に樹脂11でモールドし、その後リードフレームの各タイ
バー2,2′,7,7′,8,8′を除去し、さらにアウターリー
ド部5を折曲成形して完成体としている。
〔発明が解決しようとする課題〕
上記従来の半導体装置では、半導体素子9を搭載した
ダイステージ部3が樹脂11で密封されているため、半導
体素子9で発生した熱は外部へ速やかに逃げることがで
きず、半導体素子への悪影響を及ぼす。またリードフレ
ームと樹脂11との密着性が悪いためプリント基板への実
装時に加熱による内部応力によりパッケージクラックが
発生しやすく、また樹脂の硬化によるダイステージ部3
の変形も生じ易いという問題があった。
本発明は上記従来の問題点に鑑み、放熱性の向上と、
リードと樹脂との密着強度の向上と、ダイステージ部の
変形の防止とを可能とした半導体装置を提供することを
目的とする。
〔課題を解決するための手段〕
上記目的を達成するために、本発明の半導体装置で
は、半導体素子を搭載するダイステージ部3と、半導体
素子の電極とワイヤにより接続する複数本のインナーリ
ード部4と、該インナーリード部4と一体に接続形成さ
れたアウターリード部5とを有し、該ダイステージ部3
に半導体素子9を搭載するとともに、その電極をワイヤ
10によりインナーリード部4に接続し、さらに前記半導
体素子9を搭載したダイステージ部3と、インナーリー
ド部4とを樹脂11にて包み込むようにモールドした半導
体装置において、上記インナーリード部4のうち少なく
とも2つをダイステージ部3に接続し一体に形成して窓
部12を形成し、樹脂封止時に該窓部12を完全に樹脂封止
してなることを特徴とする。
〔作 用〕
本発明の半導体装置のリードフレームは、ダイステー
ジ部3の中央部に対向するインナーリード部4をダイス
テージ部3に接続して一体に形成したことにより、半導
体素子9で発生した熱はダイステージ部3から該ダイス
テージ部に接続されたインナーリード部4を通りアウタ
ーリード部5から速やかに樹脂封止部の外部に放出され
る。またダイステージ部3とインナーリード部4を接続
した部分に窓部12を設けたことにより、この窓部12に樹
脂11が入り込みリードフレームと樹脂11との密着強度が
向上する。
〔実施例〕
第1図は本発明の実施例に用いるリードフレームを示
す図であり、(a)は平面図、(b)はa図のb−b線
における断面図、(c)はa図のc−c線における断面
図である。
本実施例は、上下に1対のタイバー2,2′があり、該
タイバー2,2′にはタイバー6,6′でダイステージ部3が
支持され、また複数本のインナーリード部4及びアウタ
ーリード部5がそれぞれタイバー7,7′及び8,8′でタイ
バー2,2′に接続されていることは第4図に示した従来
例と同様であり、本実施例の要点は、ダイステージ部3
に対向するインナーリード部4のうちの少なくとも2つ
をダイステージ部3に接続して一体に形成し、その接続
部近傍にダイステージ部3とインナーリード部4により
窓部12を形成したものである。なおダイステージ部3は
(b)図及び(c)図に示すようにインナーリード部4
及びタイバー6,6′に対して段差がつくように形成され
ている。
第2図及び第3図は本発明の実施例の半導体装置を示
す図であり、第2図(a)はリードフレームを透視した
平面図、同図(b)は同図aのb−b線における断面
図、同図(c)は同図aのc−c線における断面図であ
り、第3図(a)は斜視図、同図(b)は同図aの一部
拡大図である。
本実施例は第2図及び第3図に示すように、リードフ
レーム1のダイステージ部3に半導体素子9を搭載する
とともに、該半導体素子9の電極とインナーリード部4
との間をワイヤ10を用いて接続したのち、半導体素子9
を搭載したダイステージ部3とインナーリード部4とを
包み込むように樹脂11でモールドして封止し、その後リ
ードフレームの上下のタイバー2,2′とインナーリード
部4を接続しているタイバー7,7′及びアウターリード
部5を接続しているタイバー8,8′の各タイバーを切断
除去し、さらに樹脂11の外部に出ているアウターリード
部5を第3図に示すように折曲形成したものである。な
おダイステージ部3に接続されたインナーリード部4は
ダイステージ部3と同電位となるのでアース端子として
用いることができる。また第3図(b)に示すように窓
部12に突出部13を設けてワイヤボンディング部とするこ
とができる。
このように構成された本実施例は、半導体素子9で発
生した熱はダイステージ部3から該ダイステージ部に接
続されたインナーリード部4を通りアウターリード部5
からパッケージ外部に放熱される。またダイステージ部
3に接続されたインナーリード部に設けられた窓部12
は、樹脂モールド時に該窓部に樹脂が入り込むためリー
ドフレームの表裏の樹脂がつながり、樹脂11とリードフ
レームとの密着力を向上させることができる。
〔発明の効果〕
以上説明した様に、本発明によれば、リードフレーム
のダイステージ部と一部のインナーリード部を接続し一
体とすることにより、ダイステージ部に搭載した半導体
素子の発熱をインナーリード部を通してパッケージ外部
に放熱することができ、発熱による半導体素子への悪影
響を防止することができる。
またダイステージ部に接続したインナーリード部に窓
部を設け、リードフレームの表裏の樹脂が該窓部でつな
がるようにしたことにより、樹脂とリードフレームとの
密着力が向上する。これによりプリント板への実装時の
加熱により生ずるパッケージ内部の熱応力によるパッケ
ージクラック、及び樹脂硬化によるダイステージ部の変
形を防止することができる。
【図面の簡単な説明】
第1図は本発明の実施例に用いるリードフレームを示す
図、 第2図は本発明の実施例を示す平面図及び断面図、 第3図は本発明の実施例を示す斜視図、 第4図は従来の樹脂封止型半導体装置を示す図である。 図において、 1はリードフレーム、 2,2′,6,6′,7,7′,8,8′はタイバー、 3はダイステージ部、 4はインナーリード部、 5はアウターリード部、 9は半導体素子、 10はワイヤ、 11は樹脂、 12は窓部 を示す。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体素子を搭載するダイステージ部
    (3)と、半導体素子の電極とワイヤにより接続する複
    数本のインナーリード部(4)と、該インナーリード部
    (4)と一体に接続形成されたアウターリード部(5)
    とを有し、該ダイステージ部(3)に半導体素子(9)
    を搭載するとともに、その電極をワイヤ(10)によりイ
    ンナーリード部(4)に接続し、さらに前記半導体素子
    (9)を搭載したダイステージ部(3)と、インナーリ
    ード部(4)とを樹脂(11)にて包み込むようにモール
    ドした半導体装置において、 上記インナーリード部(4)のうち少なくとも2つをダ
    イステージ部(3)に接続し一体に形成して窓部(12)
    を形成し、樹脂封止時に該窓部(12)を完全に樹脂封止
    してなることを特徴とする半導体装置。
JP1184741A 1989-07-19 1989-07-19 半導体装置 Expired - Lifetime JP2679848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1184741A JP2679848B2 (ja) 1989-07-19 1989-07-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1184741A JP2679848B2 (ja) 1989-07-19 1989-07-19 半導体装置

Publications (2)

Publication Number Publication Date
JPH0350855A JPH0350855A (ja) 1991-03-05
JP2679848B2 true JP2679848B2 (ja) 1997-11-19

Family

ID=16158544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1184741A Expired - Lifetime JP2679848B2 (ja) 1989-07-19 1989-07-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2679848B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2563171Y2 (ja) * 1992-06-26 1998-02-18 シャープ株式会社 樹脂封止型半導体装置
EP0588491A3 (en) * 1992-08-14 1994-11-30 Texas Instruments Inc Conductor frame for integrated circuits and method for improving heat dissipation.
JP4493170B2 (ja) * 2000-07-11 2010-06-30 株式会社日新化成 プラスチックパッケージの製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125058A (ja) * 1984-11-22 1986-06-12 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0350855A (ja) 1991-03-05

Similar Documents

Publication Publication Date Title
KR960015827A (ko) 반도체 장치 및 그 제조방법
JPH088280A (ja) 電子部品及びその製造方法
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP4416140B2 (ja) 樹脂封止型半導体装置
JP2679848B2 (ja) 半導体装置
JP2897479B2 (ja) リードフレーム
US20080157297A1 (en) Stress-Resistant Leadframe and Method
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JP3134445B2 (ja) 樹脂封止型半導体装置
JP2001135767A (ja) 半導体装置およびその製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP2713141B2 (ja) 半導体装置
JP2527503B2 (ja) リ―ドフレ―ムおよびその製造方法
JP3626831B2 (ja) リードフレーム
JPH0648877Y2 (ja) 半導体装置
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
KR970008530A (ko) 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법
JPH04211142A (ja) 半導体装置の製造方法
JPH06244335A (ja) 樹脂封止型半導体装置
JP2803333B2 (ja) 半導体装置
JPH07231065A (ja) 樹脂封止型半導体装置
JPH11191608A (ja) 半導体装置およびその製造方法
JPS6060743A (ja) リ−ドフレ−ム
JPH08241948A (ja) 半導体集積回路のリードフレームとその製造方法
JPH03124055A (ja) リードフレームの製造方法およびこれを用いた半導体装置