JP4493170B2 - プラスチックパッケージの製造方法 - Google Patents
プラスチックパッケージの製造方法 Download PDFInfo
- Publication number
- JP4493170B2 JP4493170B2 JP2000210486A JP2000210486A JP4493170B2 JP 4493170 B2 JP4493170 B2 JP 4493170B2 JP 2000210486 A JP2000210486 A JP 2000210486A JP 2000210486 A JP2000210486 A JP 2000210486A JP 4493170 B2 JP4493170 B2 JP 4493170B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- pair
- frame
- mount
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、ICチップを封入するプラスチックパッケージの製造方法に関し、特に、ICチップとパッケージのリードを接続するボンディングワイヤーの長さを短くできるプラスチックパッケージの製造方法に関する。
【0002】
【従来の技術】
従来、プラスチックパッケージにICチップをマウントしてワイヤーボンディングを行う場合、例えば、特開平9−213855号公報で開示されているように、ICチップの載置面と同一面に設けられたリードの電極と、ICチップ上面に設けられた電極パッドとをボンディングワイヤーで接続していた。
【0003】
【発明が解決しようとする課題】
しかしながら、上記のように、ICチップ載置面とリードの電極面とが面一な従来のプラスチックパッケージ構造では、リードの電極に対するICチップの電極パッドの位置が調整できず、ボンディングワイヤーの長さが長くなってしまうことから、ボンディングワイヤーの曲げ強度が低下したり、ボンディング作業に時間がかかるといった問題があった。また、ボンディングワイヤーは、一般に金線であるため、ワイヤーの長さが長くなるとコストも嵩んでしまう。
【0004】
本発明は、上記の事情に鑑みてなされたもので、ボンディングワイヤーの長さを短くして、材料コストを低減し、さらに、ワイヤーの曲げ強度やボンディングの作業性を向上できるプラスチックパッケージの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
このため、請求項1に係る発明は、ICチップをマウントするマウント部と、該マウント部の両側側方に複数引き出され、内側端部にワイヤーボンディングによって前記ICチップと電気的に接続される電極を備えると共に、一部の内側端部が前記マウント部に連結するように形成したリード部と、を備えたリードフレームを、樹脂モールドすることによって形成されるプラスチックパッケージであって、前記マウント部が、前記電極上面より下方に位置するように凹形状に形成されると共に、当該電極が、凹形状の前記マウント部の内方へ突出するプラスチックパッケージを製造するに際し、リードフレーム単体を仕切る枠の対向する一組の枠辺に沿って、対向する他の一組の枠辺間に連結される一対のリード連結用バーと、該一対のリード連結用バーにそれぞれ外側端部が連結されて互いに枠中央部に向けて延び、内側端部にワイヤーボンディングによって前記ICチップと電気的に接続される電極を備えた一対のリード形成部と、該一対のリード形成部に挟まれる位置に設けられ、当該一対のリード形成部の内側端部と連結する部位が、当該一対のリード形成部の内側端部と分離した部位よりも幅広な形状のマウント形成部と、前記他の一組の各枠辺と前記マウント形成部との間で、前記リード連結用バー間に連結される一対のプレス用バーと、を備えたリードフレームを形成する工程と、前記枠内で少なくとも前記一対のプレス用バーまで延びる凹部を備えた下型金型と、該下型金型の凹部に対応する位置に凸部を有し、該凸部の前記電極に対応する部位の幅が、当該電極と接触しないように、他の部位よりも狭い形状である上型金型と、を用い、プレス加工して前記マウント部およびリード部を形成する工程と、プレスされたリードフレームを樹脂モールドする工程と、を備えることを特徴とした。
【0009】
また、請求項2に記載の発明では、前記一対のリード連結用バーは、前記他の一組の枠辺とプレス用バー間の部分を、当該枠辺とプレス用バー間の直線距離よりも長くなるような形状にした。
【0010】
かかる構成では、プレス工程において、枠辺とリード連結用バーとがより一層切断され難くなる。
【0011】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて説明する。
図1は、本発明に係るプラスチックパッケージの製造方法の一実施形態により製造したプラスチックパッケージを示し、ICチップをマウントした状態の図である。
【0012】
図1において、プラスチックパッケージは、ICチップ1の両側方向に所定のピッチでそれぞれが平行に引き出され、内側端部に電極2、2’を備えたリード3、4と、前記リード3、4のうち、例えば接地に使用されるリード4の内側端部に連結され、ICチップ1をマウントするマウント部としてのダイパット5と、を有するリードフレーム6と、リードフレーム6を、例えばエポキシ樹脂などで樹脂モールドしてダイパット5を囲むように形成されるケース7と、を備えて構成される。尚、隣接してダイパット5に連結されるリード4は、共通の電極2’を備えている。
【0013】
ダイパット5は、ICチップ1の載置面が図1(B)に示すように、電極2、2’上面よりも下方に位置し、かつ、マウントしたICチップ1の上面が、電極2、2’の上面と略面一となるように凹形状に形成される。また、電極2、2’は、ダイパット5の内方に突出して形成される。尚、ダイパット5の深さは、ICチップ1の上面と、電極2、2’の上面が必ずしも面一となるように形成する必要はない。
【0014】
ケース7は、ダイパット5の底面が露出するように開口部7Aを備えて構成される。また、ダイパット5を四方から囲む側壁のうち三方の側壁上端部には、ICチップ1をマウントした後に図示しないキャップを嵌め込むための段付部8が設けられる。
【0015】
かかる構成のプラスチックパッケージにICチップ1をマウントする場合は、図1(A)に示すように、ダイパット5のICチップ1の載置面にICチップ1をマウントした後、ICチップ1上面に備えた電極パッド9と、電極2、2’とを、例えば金線からなるボンディングワイヤー10でワイヤーボンディングして、電気的に接続する。その後、図示しないキャップを段付部8に嵌め込んでICチップ1をケース7内に封入する。
【0016】
かかる構成のプラスチックパッケージによれば、ICチップ1の電極パッド9と、リード3、4の電極2、2’とが略面一であるので、使用するボンディングワイヤー10の長さを従来のパッケージより短くできる。したがって、ワイヤーのコストを低減できると共に、ワイヤーボンディングの作業時間を短縮でき、ボンディングワイヤー10の曲げ強度も向上できる。
【0017】
また、後述するプレス工程において、ダイパット5の深さを調整して、ICチップ1の電極パッド9とリード3、4の電極2、2’との高さ位置を調整できるので、例えば、ボンディング時に電極パッド9上に生成される金球の大きさを無視できず、電極パッド9と電極2、2’を面一にすると、却ってボンディングの作業性が悪くなってしまう場合にも、ボンディング作業を容易とし、ボンディングワイヤー10の長さを最適にできる。
【0018】
さらに、開口部7Aを設けて、ヒートシンクとしての機能を有するダイパット5をパッケージ外部に露出させる構成としたので、ICの放熱効率が向上し、パッケージを小型化できる。
【0019】
尚、図1では、リード3、4のプラスチックパッケージ外側部分を折曲してリード挿入型にしているが、折曲形状はこれに限らず、例えば面実装型にしてもよい。また、折曲しない構成としてもよい。
【0020】
本発明に係るプラスチックパッケージの製造方法を図2〜図5を参照しながら、以下に説明する。
まず、打抜き型で金属板を打ち抜くことによって、図2(A)のような一対のリード形成部3’、4’と、マウント形成部5’と、加工前のリードフレーム6’単体を仕切る枠11と、リード連結用バーとしての一対のタイバー12と、プレス用バーとしての一対のテンションバー13とを、図2(B)に示すように、同一平面上に備えた加工前のリードフレーム6’を形成する。
【0021】
タイバー12は、枠11の対向する一組の枠辺11Aに沿って、各枠辺11Aからそれぞれ均等な距離を有し、対向する他の一組の枠辺11B間に直線形状で連結される。
【0022】
テンションバー13は、他の一組の枠辺11Bとマウント形成部5’との間で、各枠辺11Bからそれぞれ均等な距離を有し、前記一対のタイバー12間に枠辺11Bと平行な直線形状で連結される。
【0023】
リード形成部3’、4’は、各外側端部が所定ピッチで一対のタイバー12に連結され、それぞれがマウント形成部5’に向けて、当該タイバー12と直角方向に延び、内側端部にワイヤーボンディングによってICチップ1と電気的に接続される電極2、2’を備えて形成される。また、隣接してマウント形成部5’に連結されるリード形成部4’は、共通の電極2’を備えて形成される。さらに、電極2、2’は、マウント形成部5’内のICチップ1のマウント位置に近接させて適宜形成される。
【0024】
マウント形成部5’は、一対のリード形成部3’、4’に挟まれる位置に設けられ、リード形成部4’の内側端部と連結する部位が、リード形成部3’の内側端部と分離する部位よりも幅広に形成される。
【0025】
図3は、図2の加工前のリードフレーム6’をプレスした状態を示す。上型金型14は、枠11内で一対のテンションバー13間の長さよりも長い凸部14Aを備えて構成される。また、凸部14Aは、ダイパット5のリード3と分離している部位に対応する側面領域に、図のような窪み部14aを備えて構成される。すなわち、窪み部14aは、プレス加工によって、各電極2、2’がマウント形成部5’方向に引き寄せられるときに、凸部14A側面領域が電極2、2’と接触しないように形成される。一方、凸部14Aの窪み部14aを設けた領域以外の側面領域は、ダイパット5のリード3と分離している部位と同じ幅を有する。
【0026】
下型金型15は、上型金型14の凸部14Aと対応するように、枠11内で一対のテンションバー13間より長く、図3(B)に示すように、底面の幅が凸部14Aの幅広部(窪み部14a以外の側面領域)と一致し、側面がテーパー状に形成される凹部を備えて構成される。
【0027】
また、上型金型14の凸部14Aと下型金型15の凹部の凹凸は、マウント形成部5’上にマウントするICチップ1の高さに合わせて形成される。
図2の加工前のリードフレーム6’をプレスする場合は、下型金型15の凹部に合わせてマウント形成部5を載置し、上方から上型金型14の凸部14Aでマウント形成部5’および一対のテンションバー13をプレスする。
【0028】
プレスによって、ICチップ1の高さ分だけ、マウント形成部5’およびテンションバー13が押し下げられ、凹形状のマウント部としてのダイパット5が形成される。これと同時に、一対のタイバー12の枠辺11Bとテンションバー13との間の領域であるタイバー変形部16が、ダイパット5方向に変形し、各電極2、2’もダイパット5方向(図3(A)中の矢印方向)に引き寄せられる。これにより、電極2、2’がダイパット5内方に突出したリード3、4が形成される。
【0029】
このように、ダイパット5とリード3、4とを一体成形し、マウント形成部5’とテンションバー13とを同時に同じ量プレスするので、各電極2、2’をダイパット5方向に均等に引き寄せることができ、パッケージの仕上がり寸法精度を非常に高くできる。
【0030】
プレス加工によって、リード3、4と、ダイパット5を形成した後、図4に示すように、一対のテンションバー13を切断する。これにより、リードフレーム6が完成する。
【0031】
図5において、例えばエポキシ樹脂などで樹脂成形することによって、前述のように、ダイパット5の底面が露出するように設けられた開口部7Aと、段付部8とを備えたケース7を形成する。これにより、プラスチックパッケージが完成する。
【0032】
図6は、本発明に係る製造方法で製造したプラスチックパッケージを利用してワイヤーボンディングを行う工程を示した図である。
ダイパット5にICチップ1をマウントして、面一となったICチップ1の電極パッド9と電極2、2’とをボンディングワイヤー10でワイヤーボンディングする。ボンディング後、図示しないキャップを段付部8に嵌め込むことで、ICチップ1をケース7内に封入する。
【0033】
実際のプラスチックパッケージは、リード3、4の外側端部をタイバー12から切り離し、図1に示すように、パッケージ外側に引き出されるリード3、4をパッケージの実装形態に合わせて適宜加工することで完成する。
【0034】
尚、本実施形態では、ダイパット5上にマウントしたICチップ1の電極パッド9と、電極2、2’とが面一となるようにリードフレーム6を形成したが、マウント形成部5’のリード形成部4’と連結している部位の幅と、上下金型14、15の深さとを調整すれば、電極2、2’に対するICチップ1の電極パッド9の高さ位置を調整することが可能である。
【0035】
さらに、本実施形態では、タイバー変形部16の形状を、直線形状としたが、図7に示すように、半円状にして枠辺11Bとテンションバー13との間の直線距離よりも長くなるようにすれば、プレス時に、タイバー変形部16の枠辺11Bとの連結部に加わる力が吸収され易くなり、プレス工程中に、枠辺11Bとタイバー12とが切断し難くなる。尚、図7では、半円状としたが、形状は任意であり、枠辺11Bとテンションバー13との間の直線距離よりも長くなる形状であればよい。
【0036】
【発明の効果】
以上説明したように、請求項1に係る発明によれば、マウント部とリードとを一体成形できると共に、リード形成部の内側端部に備えた各電極を、パッケージ中央方向へ均等に引き寄せることができるので、パッケージの仕上がり寸法精度を非常に高くできる。
【0038】
また、請求項2に係る発明によれば、プレス工程において、枠辺とリード連結バーとが切断し難くなり、確実にリードをバランスよくマウント部内方に引き寄せることができる。
【図面の簡単な説明】
【図1】本発明に係るプラスチックパッケージの製造方法の一実施形態により製造したプラスチックパッケージを示した図で、(A)は平面図、(B)は図(A)のA−A矢視断面図
【図2】本発明に係るプラスチックパッケージ製造方法のリードフレーム形成工程の説明図で、(A)は平面図、(B)は図(A)のB−B矢視断面図
【図3】リードフレームのプレス工程を示した図で、(A)は平面図、(B)は図(A)のC−C矢視断面図
【図4】テンションバーを切断したリードフレームを示した図で、(A)は平面図、(B)は図(A)のD−D矢視断面図
【図5】樹脂モールド工程の説明図で、(A)は平面図、(B)は図(A)のE−E矢視断面図
【図6】ワイヤーボンディング工程の説明図で、(A)は平面図、(B)は図(A)のF−F矢視断面図
【図7】別のリードフレームの打抜き形状を示す図
【符号の説明】
1 ICチップ
2、2’ 電極
3、4 リード
3’、4’リード形成部
5 ダイパット
5’ マウント形成部
6、6’ リードフレーム
7 ケース
11 枠
12 タイバー
13 テンションバー
14 上型金型
14A 凸部
14a 窪み部
15 下型金型
Claims (2)
- ICチップをマウントするマウント部と、該マウント部の両側側方に複数引き出され、内側端部にワイヤーボンディングによって前記ICチップと電気的に接続される電極を備えると共に、一部の内側端部が前記マウント部に連結するように形成したリード部と、を備えたリードフレームを、樹脂モールドすることによって形成されるプラスチックパッケージであって、前記マウント部が、前記電極上面より下方に位置するように凹形状に形成されると共に、当該電極が、凹形状の前記マウント部の内方へ突出するプラスチックパッケージを製造するに際し、
リードフレーム単体を仕切る枠の対向する一組の枠辺に沿って、対向する他の一組の枠辺間に連結される一対のリード連結用バーと、該一対のリード連結用バーにそれぞれ外側端部が連結されて互いに枠中央部に向けて延び、内側端部にワイヤーボンディングによって前記ICチップと電気的に接続される電極を備えた一対のリード形成部と、該一対のリード形成部に挟まれる位置に設けられ、当該一対のリード形成部の内側端部と連結する部位が、当該一対のリード形成部の内側端部と分離した部位よりも幅広な形状のマウント形成部と、前記他の一組の各枠辺と前記マウント形成部との間で、前記リード連結用バー間に連結される一対のプレス用バーと、を備えたリードフレームを形成する工程と、
前記枠内で少なくとも前記一対のプレス用バーまで延びる凹部を備えた下型金型と、該下型金型の凹部に対応する位置に凸部を有し、該凸部の前記電極に対応する部位の幅が、当該電極と接触しないように、他の部位よりも狭い形状である上型金型と、を用い、プレス加工して前記マウント部およびリード部を形成する工程と、
プレスされたリードフレームを樹脂モールドする工程と、を備えることを特徴とするプラスチックパッケージの製造方法。 - 前記一対のリード連結用バーは、前記他の一組の枠辺とプレス用バー間の部分を、当該枠辺とプレス用バー間の直線距離よりも長くなるような形状にしたことを特徴とする請求項1に記載のプラスチックパッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000210486A JP4493170B2 (ja) | 2000-07-11 | 2000-07-11 | プラスチックパッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000210486A JP4493170B2 (ja) | 2000-07-11 | 2000-07-11 | プラスチックパッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002026166A JP2002026166A (ja) | 2002-01-25 |
JP4493170B2 true JP4493170B2 (ja) | 2010-06-30 |
Family
ID=18706747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000210486A Expired - Fee Related JP4493170B2 (ja) | 2000-07-11 | 2000-07-11 | プラスチックパッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4493170B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350855A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 半導体装置 |
JPH04312963A (ja) * | 1991-02-21 | 1992-11-04 | Mitsui Petrochem Ind Ltd | 耐湿性の改良された半導体装置およびその製造方法 |
JPH09107054A (ja) * | 1995-10-13 | 1997-04-22 | Sony Corp | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03236269A (ja) * | 1990-02-14 | 1991-10-22 | Fujitsu Miyagi Electron:Kk | リードフレーム |
JPH05144992A (ja) * | 1991-11-18 | 1993-06-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法 |
JPH06224356A (ja) * | 1993-01-22 | 1994-08-12 | Sony Corp | 半導体装置用リードフレーム |
-
2000
- 2000-07-11 JP JP2000210486A patent/JP4493170B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0350855A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 半導体装置 |
JPH04312963A (ja) * | 1991-02-21 | 1992-11-04 | Mitsui Petrochem Ind Ltd | 耐湿性の改良された半導体装置およびその製造方法 |
JPH09107054A (ja) * | 1995-10-13 | 1997-04-22 | Sony Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2002026166A (ja) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100927319B1 (ko) | 스탬핑된 리드프레임 및 그 제조 방법 | |
US6812063B2 (en) | Semiconductor package and fabricating method thereof | |
EP1005085B1 (en) | Resin-encapsulated electronic device | |
US7781262B2 (en) | Method for producing semiconductor device and semiconductor device | |
JP6357371B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
KR101243136B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US11495523B2 (en) | Lead frame having a die pad with a plurality of grooves on an underside | |
US6703694B2 (en) | Frame for semiconductor package including plural lead frames having thin parts or hollows adjacent the terminal roots | |
JP4493170B2 (ja) | プラスチックパッケージの製造方法 | |
US20200020617A1 (en) | Resin encapsulating mold and manufacturing method for semiconductor device | |
JPH0254665B2 (ja) | ||
JPH061797B2 (ja) | リードフレームの製造方法 | |
JPH11307707A (ja) | リードフレームの製造方法及び樹脂封止型半導体装置 | |
US20050106777A1 (en) | Frame for semiconductor package | |
JP2621814B2 (ja) | 樹脂封止型半導体装置 | |
CN220821554U (zh) | 复杂引脚集成电路的封装结构 | |
EP4425537A2 (en) | Hybrid multi-die qfp-qfn package | |
US5343615A (en) | Semiconductor device and a process for making same having improved leads | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
JPH0472389B2 (ja) | ||
JP2013048150A (ja) | 半導体モジュール及びその製造方法 | |
JPH0563937B2 (ja) | ||
JPH11176992A (ja) | 半導体装置 | |
JPH088384A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100406 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150416 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |