JPH0350855A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0350855A JPH0350855A JP18474189A JP18474189A JPH0350855A JP H0350855 A JPH0350855 A JP H0350855A JP 18474189 A JP18474189 A JP 18474189A JP 18474189 A JP18474189 A JP 18474189A JP H0350855 A JPH0350855 A JP H0350855A
- Authority
- JP
- Japan
- Prior art keywords
- die stage
- inner lead
- semiconductor element
- resin
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 235000011962 puddings Nutrition 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体素子をダイステージ部に搭載し、樹脂にてモール
ドした樹脂封止型半導体装置に関し、放熱性の向上と、
リードと樹脂との密着強度の向上及びダイステージ部の
変形の防止を目的とし、半導体素子を搭載するダイステ
ージ部と、半導体素子の電極とワイヤにより接続する複
数本のインナーリード部と、該インナーリード部と一体
に接続形成されたアウターリード部とを有し、該ダイス
テージ部に半導体素子を搭載するとともに、その電極を
ワイヤによりインナーリード部に接続し、さらに、前記
半導体素子を搭載したダイステージ部とインナーリード
部とを樹脂にて包み込むようにモールドした半導体装置
において、上記インナーリード部の中央部のものをダイ
ステージ部に接続して一体に形成してなるように構成す
る。
ドした樹脂封止型半導体装置に関し、放熱性の向上と、
リードと樹脂との密着強度の向上及びダイステージ部の
変形の防止を目的とし、半導体素子を搭載するダイステ
ージ部と、半導体素子の電極とワイヤにより接続する複
数本のインナーリード部と、該インナーリード部と一体
に接続形成されたアウターリード部とを有し、該ダイス
テージ部に半導体素子を搭載するとともに、その電極を
ワイヤによりインナーリード部に接続し、さらに、前記
半導体素子を搭載したダイステージ部とインナーリード
部とを樹脂にて包み込むようにモールドした半導体装置
において、上記インナーリード部の中央部のものをダイ
ステージ部に接続して一体に形成してなるように構成す
る。
［産業上の利用分野］
本発明は半導体素子をダイステージ部に搭載し、樹脂に
てモールドした樹脂封止型半導体装置に関する。
てモールドした樹脂封止型半導体装置に関する。
半導体製造技術の向上によりｒｃ 、 ＬＳＩの集積密
度は著しく上昇しており、集積密度の上昇に伴って、単
位面積当たりの発熱量も著しく高（なってきている。こ
の発生した熱をいかに外気へ放出していくかが重要な課
題となっている。
度は著しく上昇しており、集積密度の上昇に伴って、単
位面積当たりの発熱量も著しく高（なってきている。こ
の発生した熱をいかに外気へ放出していくかが重要な課
題となっている。
〔従来の技術］
第４図は従来の樹脂封止型半導体装置を説明するための
図であり（ａ）はリードフレームの平面図、（ｂ）は半
導体装置の断面図である。
図であり（ａ）はリードフレームの平面図、（ｂ）は半
導体装置の断面図である。
（ａ）図に示すリードフレーム１は１個のみを示してい
るが実際は左右に連続して帯状の板金からプレスで打抜
き形成される。隣接するリードフレームは上下１対のタ
イバー２．２′で接続されている。またリードフレーム
１は半導体素子を搭載する部分であるダイステージ部３
と、該ダイステージ部に搭載した半導体素子の電極を外
部に引き出す複数本のインナーリード部４とアウターリ
ード部５とを有し、ダイステージ部３はタイバー６．６
′でタイバー２，２′に支持され、インナーリード部４
及びアウターリード部５はそれぞれタイバー７．７′及
び８，８′でタイバー２．２′に接続されている。
るが実際は左右に連続して帯状の板金からプレスで打抜
き形成される。隣接するリードフレームは上下１対のタ
イバー２．２′で接続されている。またリードフレーム
１は半導体素子を搭載する部分であるダイステージ部３
と、該ダイステージ部に搭載した半導体素子の電極を外
部に引き出す複数本のインナーリード部４とアウターリ
ード部５とを有し、ダイステージ部３はタイバー６．６
′でタイバー２，２′に支持され、インナーリード部４
及びアウターリード部５はそれぞれタイバー７．７′及
び８，８′でタイバー２．２′に接続されている。
半導体装置は（ｂ）図に示すように、リードフレームの
ダイステージ部３に半導体素子９を搭載し、その電極と
インナーリード部４とをワイヤ１０’で接続した後、該
ダイステージ部３とインナーリード部４とを包み込むよ
うに樹脂１１でモールドし、その後リードフレームの各
タイバー２．２’、７゜７’、８．８’を除去し、さら
にアウターリード部５を折曲成形して完成体としている
。
ダイステージ部３に半導体素子９を搭載し、その電極と
インナーリード部４とをワイヤ１０’で接続した後、該
ダイステージ部３とインナーリード部４とを包み込むよ
うに樹脂１１でモールドし、その後リードフレームの各
タイバー２．２’、７゜７’、８．８’を除去し、さら
にアウターリード部５を折曲成形して完成体としている
。
〔発明が解決しようとする課題］
上記従来の半導体装置では、半導体素子９を搭載したダ
イステージ部３が樹脂１１で密封されているため、半導
体素子９で発生した熱は外部へ速やかに逃げることがで
きず、半導体素子への悪影響を及ぼす。またリードフレ
ームと樹脂１１との密着性が悪いためプリント基板への
実装時に加熱による内部応力によりパッケージクラック
が発生しやすく、また樹脂の硬化によるダイステージ部
３の変形も生じ易いという問題があった。
イステージ部３が樹脂１１で密封されているため、半導
体素子９で発生した熱は外部へ速やかに逃げることがで
きず、半導体素子への悪影響を及ぼす。またリードフレ
ームと樹脂１１との密着性が悪いためプリント基板への
実装時に加熱による内部応力によりパッケージクラック
が発生しやすく、また樹脂の硬化によるダイステージ部
３の変形も生じ易いという問題があった。
本発明は上記従来の問題点に鑑み、放熱性の向上と、リ
ードと樹脂との密着強度の向上と、ダイステージ部の変
形の防止とを可能とした半導体装置を提供することを目
的とする。
ードと樹脂との密着強度の向上と、ダイステージ部の変
形の防止とを可能とした半導体装置を提供することを目
的とする。
［課題を解決するための手段〕
上記目的を達成するために、本発明の半導体装置では、
半導体素子を搭載するダイステージ部３と、半導体素子
の電極とワイヤにより接続する複数本のインナーリード
部４と、該インナーリード部４と一体に接続形成された
アウターリード部５とを有し、該ダイステージ部３に半
導体素子９を搭載するとともに、その電極をワイヤ１０
によりインナーリード部４に接続し、さらに前記半導体
素子９を搭載したダイステージ部３と、インナーリード
部４とを樹脂１１にて包み込むようにモールドした半導
体装置において、上記インナーリード部４の中央部のも
のをダイステージ部３に接続して一体に形成してなるこ
とを特徴とする。
半導体素子を搭載するダイステージ部３と、半導体素子
の電極とワイヤにより接続する複数本のインナーリード
部４と、該インナーリード部４と一体に接続形成された
アウターリード部５とを有し、該ダイステージ部３に半
導体素子９を搭載するとともに、その電極をワイヤ１０
によりインナーリード部４に接続し、さらに前記半導体
素子９を搭載したダイステージ部３と、インナーリード
部４とを樹脂１１にて包み込むようにモールドした半導
体装置において、上記インナーリード部４の中央部のも
のをダイステージ部３に接続して一体に形成してなるこ
とを特徴とする。
本発明の半導体装置のリードフレームは、ダイステージ
部３の中央部に対向するインナーリード部４をダイステ
ージ部３に接続して一体に形成したことにより、半導体
素子９で発生した熱はダイステージ部３から該ダイステ
ージ部に接続されたインナーリード部４を通りアウター
リード部５から速やかに樹脂封止部の外部に放出される
。またダイステージ部３とインナーリード部４を接続し
た部分に窓部１２を設けたことにより、この窓部１２に
樹脂１１が入り込みリードフレームと樹脂１１との密着
強度が向上する。
部３の中央部に対向するインナーリード部４をダイステ
ージ部３に接続して一体に形成したことにより、半導体
素子９で発生した熱はダイステージ部３から該ダイステ
ージ部に接続されたインナーリード部４を通りアウター
リード部５から速やかに樹脂封止部の外部に放出される
。またダイステージ部３とインナーリード部４を接続し
た部分に窓部１２を設けたことにより、この窓部１２に
樹脂１１が入り込みリードフレームと樹脂１１との密着
強度が向上する。
［実施例］
第１図は本発明の実施例に用いるリードフレームを示す
図であり、（ａ）は平面図、（ｂ）はａ図のｂ−ｂ線に
おける断面図、（ｃ）はａ図のＣＣ線における断面図で
ある。
図であり、（ａ）は平面図、（ｂ）はａ図のｂ−ｂ線に
おける断面図、（ｃ）はａ図のＣＣ線における断面図で
ある。
本実施例は、上下に１対のタイバー２．２′があり、該
タイバー２，２′にはタイバー６．６′でダイステージ
部３が支持され、また複数本のインナーリード部４及び
アウターリード部５がそれぞれタイバー７．７′及び８
．８′でタイバー２２′に接続されていることは第４図
に示した従来例と同様であり、本実施例の要点は、ダイ
ステージ部３の長辺の中央部に対向するインナーリード
部４をダイステージ部３に接続して一体に形成し、その
接続部近傍に窓部１２を設けたものである。なおダイス
テージ部３は（ｂ）図及び（ｃ）ＩＩに示すようにイン
ナーリード部４及びタイバー６．６′に対して段差がつ
くように形成されている。
タイバー２，２′にはタイバー６．６′でダイステージ
部３が支持され、また複数本のインナーリード部４及び
アウターリード部５がそれぞれタイバー７．７′及び８
．８′でタイバー２２′に接続されていることは第４図
に示した従来例と同様であり、本実施例の要点は、ダイ
ステージ部３の長辺の中央部に対向するインナーリード
部４をダイステージ部３に接続して一体に形成し、その
接続部近傍に窓部１２を設けたものである。なおダイス
テージ部３は（ｂ）図及び（ｃ）ＩＩに示すようにイン
ナーリード部４及びタイバー６．６′に対して段差がつ
くように形成されている。
第２図及び第３図は本発明の実施例の半導体装置を示す
図であり、第２図（ａ）はり−ドフレームを透視した平
面図、同図（ｂ）は同図ａのｂｂ線における断面図、同
図（ｃ）は同図ａのＣＣ線における断面図であり、第３
図（ａ）は斜視図、同図（ｂ）は同図ａの一部拡大図で
ある。
図であり、第２図（ａ）はり−ドフレームを透視した平
面図、同図（ｂ）は同図ａのｂｂ線における断面図、同
図（ｃ）は同図ａのＣＣ線における断面図であり、第３
図（ａ）は斜視図、同図（ｂ）は同図ａの一部拡大図で
ある。
本実施例は第２図及び第３図に示すように、リードフレ
ーム１のダイステージ部３に半導体素子９を搭載すると
ともに、該半導体素子９の電極とインナーリード部４と
の間をワイヤ１０を用いて接続したのち、半導体素子９
を搭載したダイステージ部３とインナーリード部４とを
包み込むように樹脂１１でモールドして封止し、その後
リードフレームの上下のタイバー２．２′とインナーリ
ード部４を接続しているタイバー７ 、７’ 及びアウ
ターリード部５を接続しているタイバー８．８′の各タ
イバーを切断除去し、さらに樹脂１１の外部に出ている
アウターリード部５を第３図に示すように折曲形成した
ものである。おなダイステージ部３に接続されたインナ
ーリード部４はダイステージ部３と同電位となるのでア
ース端子として用いることができる。また第３図（ｂ）
に示すように窓部１２に突出部１３を設けてワイヤボン
ディング部とすることができる。
ーム１のダイステージ部３に半導体素子９を搭載すると
ともに、該半導体素子９の電極とインナーリード部４と
の間をワイヤ１０を用いて接続したのち、半導体素子９
を搭載したダイステージ部３とインナーリード部４とを
包み込むように樹脂１１でモールドして封止し、その後
リードフレームの上下のタイバー２．２′とインナーリ
ード部４を接続しているタイバー７ 、７’ 及びアウ
ターリード部５を接続しているタイバー８．８′の各タ
イバーを切断除去し、さらに樹脂１１の外部に出ている
アウターリード部５を第３図に示すように折曲形成した
ものである。おなダイステージ部３に接続されたインナ
ーリード部４はダイステージ部３と同電位となるのでア
ース端子として用いることができる。また第３図（ｂ）
に示すように窓部１２に突出部１３を設けてワイヤボン
ディング部とすることができる。
このように構成された本実施例は、半導体素子９で発生
した熱はダイステージ部３から該ダイステージ部に接続
されたインナーリード部４を通りアウターリード部５か
らパッケージ外部に放熱される。またダイステージ部３
に接続されたインナーリード部に設けられた窓部１２は
、樹脂モールド時に該窓部に樹脂が入り込むためリード
フレームの表裏の樹脂がつながり、樹脂１１とリードフ
レームとの密着力を向上させることができる。
した熱はダイステージ部３から該ダイステージ部に接続
されたインナーリード部４を通りアウターリード部５か
らパッケージ外部に放熱される。またダイステージ部３
に接続されたインナーリード部に設けられた窓部１２は
、樹脂モールド時に該窓部に樹脂が入り込むためリード
フレームの表裏の樹脂がつながり、樹脂１１とリードフ
レームとの密着力を向上させることができる。
〔発明の効果］
以上説明した様に、本発明によれば、リードフレームの
ダイステージ部と一部のインナーリード部を接続し一体
とすることにより、ダイステージ部に搭載した半導体素
子の発熱をインナーリード部を通してパッケージ外部に
放熱することができ、発熱による半導体素子への悪影響
を防止することができる。
ダイステージ部と一部のインナーリード部を接続し一体
とすることにより、ダイステージ部に搭載した半導体素
子の発熱をインナーリード部を通してパッケージ外部に
放熱することができ、発熱による半導体素子への悪影響
を防止することができる。
またダイステージ部に接続したインナーリード部に窓部
を設け、リードフレームの表裏の樹脂が該窓部でつなが
るようにしたことにより、樹脂とリードフレームとの密
着力が向上する。これによりプリン） ＋ｆｆｌへの実
装時の加熱により生ずるパッケージ内部の熱応力による
パッケージクラック、及び樹脂硬化によるダイステージ
部の変形を防止することができる。
を設け、リードフレームの表裏の樹脂が該窓部でつなが
るようにしたことにより、樹脂とリードフレームとの密
着力が向上する。これによりプリン） ＋ｆｆｌへの実
装時の加熱により生ずるパッケージ内部の熱応力による
パッケージクラック、及び樹脂硬化によるダイステージ
部の変形を防止することができる。
第１図は本発明の実施例に用いるリードフレームを示す
図、 第２図は本発明の実施例を示す平面図及び断面図、 第３図は本発明の実施例を示す斜視図、第４図は従来の
樹脂封止型半導体装置を示す図である。 図において、 ■はリードフレーム、 ２．２’ 、６．６’ 、７．７’ 、８．８’
はタイバ゛− ３はダイステージ部、 ４はインナーリード部、 ５はアウターリード部、 ９は半導体素子、 １０はワイヤ、 １１は樹脂、 １２は窓部 を示す。
図、 第２図は本発明の実施例を示す平面図及び断面図、 第３図は本発明の実施例を示す斜視図、第４図は従来の
樹脂封止型半導体装置を示す図である。 図において、 ■はリードフレーム、 ２．２’ 、６．６’ 、７．７’ 、８．８’
はタイバ゛− ３はダイステージ部、 ４はインナーリード部、 ５はアウターリード部、 ９は半導体素子、 １０はワイヤ、 １１は樹脂、 １２は窓部 を示す。
Claims (1)
- 【特許請求の範囲】 １、半導体素子を搭載するダイステージ部（３）と、半
導体素子の電極とワイヤにより接続する複数本のインナ
ーリード部（４）と、該インナーリード部（４）と一体
に接続形成されたアウターリード部（５）とを有し、該
ダイステージ部（３）に半導体素子（９）を搭載すると
ともに、その電極をワイヤ（１０）によりインナーリー
ド部（４）に接続し、さらに前記半導体素子９を搭載し
たダイステージ部（３）と、インナーリード部（４）と
を樹脂（１１）にて包み込むようにモールドした半導体
装置において、 上記インナーリード部（４）の中央部のものをダイステ
ージ部（３）に接続して一体に形成してなることを特徴
とする半導体装置。 ２、上記ダイステージ部（３）に接続した上記中央部の
インナーリード部（４）と、該ダイステージ部（３）に
より窓部（１２）を形成してなることを特徴とする請求
項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184741A JP2679848B2 (ja) | 1989-07-19 | 1989-07-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1184741A JP2679848B2 (ja) | 1989-07-19 | 1989-07-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0350855A true JPH0350855A (ja) | 1991-03-05 |
| JP2679848B2 JP2679848B2 (ja) | 1997-11-19 |
Family
ID=16158544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1184741A Expired - Lifetime JP2679848B2 (ja) | 1989-07-19 | 1989-07-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2679848B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067255U (ja) * | 1992-06-26 | 1994-01-28 | シャープ株式会社 | 樹脂封止型半導体装置 |
| EP0588491A3 (en) * | 1992-08-14 | 1994-11-30 | Texas Instruments Inc | Conductor frame for integrated circuits and method for improving heat dissipation. |
| JP2002026166A (ja) * | 2000-07-11 | 2002-01-25 | Nisshin Kasei:Kk | プラスチックパッケージおよびその製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125058A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | 半導体装置 |
-
1989
- 1989-07-19 JP JP1184741A patent/JP2679848B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61125058A (ja) * | 1984-11-22 | 1986-06-12 | Hitachi Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH067255U (ja) * | 1992-06-26 | 1994-01-28 | シャープ株式会社 | 樹脂封止型半導体装置 |
| EP0588491A3 (en) * | 1992-08-14 | 1994-11-30 | Texas Instruments Inc | Conductor frame for integrated circuits and method for improving heat dissipation. |
| JP2002026166A (ja) * | 2000-07-11 | 2002-01-25 | Nisshin Kasei:Kk | プラスチックパッケージおよびその製造方法 |
| JP4493170B2 (ja) * | 2000-07-11 | 2010-06-30 | 株式会社日新化成 | プラスチックパッケージの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2679848B2 (ja) | 1997-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7030505B2 (en) | Resin-sealed-type semiconductor device, and production process for producing such semiconductor device | |
| JP4416140B2 (ja) | 樹脂封止型半導体装置 | |
| JP2004363365A (ja) | 半導体装置及びその製造方法 | |
| JPH0350855A (ja) | 半導体装置 | |
| US11557547B2 (en) | Leadframe for semiconductor devices, corresponding semiconductor product and method | |
| JP2001326316A (ja) | 樹脂封止型半導体装置用フレーム | |
| JP2002110888A (ja) | アイランド露出型半導体装置 | |
| JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
| JP2000012740A (ja) | 樹脂封止型半導体装置 | |
| US20220077052A1 (en) | Qfn semiconductor package, semiconductor package and lead frame | |
| JP4728490B2 (ja) | 半導体装置の製造方法 | |
| JPH1154685A (ja) | 半導体装置およびそれに使用されるリードフレーム | |
| JP2000049275A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JP2527503B2 (ja) | リ―ドフレ―ムおよびその製造方法 | |
| JP3687347B2 (ja) | 樹脂封止型半導体装置 | |
| JP2004096022A (ja) | リードフレーム及びその製造方法並びに半導体装置の製造方法 | |
| JPH11163011A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH06268144A (ja) | 半導体集積回路装置 | |
| JPH08162596A (ja) | リードフレーム及び半導体装置 | |
| JP2000150761A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPS62165347A (ja) | 樹脂封止型半導体装置 | |
| JPH09283549A (ja) | 半導体装置およびその製造方法 | |
| JPH01262649A (ja) | 半導体装置 | |
| JPH04211142A (ja) | 半導体装置の製造方法 |