JPS61125058A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61125058A JPS61125058A JP59245919A JP24591984A JPS61125058A JP S61125058 A JPS61125058 A JP S61125058A JP 59245919 A JP59245919 A JP 59245919A JP 24591984 A JP24591984 A JP 24591984A JP S61125058 A JPS61125058 A JP S61125058A
- Authority
- JP
- Japan
- Prior art keywords
- tab
- semiconductor chip
- parts
- heat
- tip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置に関し、特に放熱効果を高める必要
のあるパワーＩＣに用いて好適な技術に関する。
のあるパワーＩＣに用いて好適な技術に関する。
ｒｓｏｌｉｄ ｓｔ、ａｔ、ｅ ｔ、ｅｃｈｎｏｌｏｇ
ｙＪ（日本版、５ｅｐｔ、ｅｍｂｅｒｊ９８２発行、Ｐ
６９〜Ｐ７７）所載のｒＩＣパッケージの動向」と題す
る論文には、ＩＣパッケージは高密度実装を可能とする
ため小型化、薄型化、多ピン化の傾向にある、旨の記載
がある。
ｙＪ（日本版、５ｅｐｔ、ｅｍｂｅｒｊ９８２発行、Ｐ
６９〜Ｐ７７）所載のｒＩＣパッケージの動向」と題す
る論文には、ＩＣパッケージは高密度実装を可能とする
ため小型化、薄型化、多ピン化の傾向にある、旨の記載
がある。
本願出願人等も小型、薄型パッケージとしてスモールア
ウトラインパッケージ（ＳＯＰ）、ミニスクエアパッケ
ージ（ＭＳＰ）等を開発している。
ウトラインパッケージ（ＳＯＰ）、ミニスクエアパッケ
ージ（ＭＳＰ）等を開発している。
上記ＳＯＰ、ＭＳＰは、何れも面実装タイプとも呼ばれ
ているものであり、プリント基板への高密度実装に適し
ている。また本願出願人等は、上記ＭＳＰが高密度実装
に適している点に着目し、モータ駆動用ＩＣの如き高出
力電力用ＩＣ（電力消費が大であり、発熱量も大きい）
のＭＳＰ化を計り、種々の技術的検討を行ったが、ＭＳ
、Ｐに好適な放熱フィンがなく放熱効率が良好でないた
め、ＭＳＰの採用が困雅であった。
ているものであり、プリント基板への高密度実装に適し
ている。また本願出願人等は、上記ＭＳＰが高密度実装
に適している点に着目し、モータ駆動用ＩＣの如き高出
力電力用ＩＣ（電力消費が大であり、発熱量も大きい）
のＭＳＰ化を計り、種々の技術的検討を行ったが、ＭＳ
、Ｐに好適な放熱フィンがなく放熱効率が良好でないた
め、ＭＳＰの採用が困雅であった。
なお、実公昭５７−２７１６５号公報には、デュアルイ
ンライン型プラスチックモールドタイプの放熱フィンを
設けたＩＣが開示されているつ上記放熱フィンは高出力
電力用ＩＣチップから発生する熱を効率よく放電させ、
パッケージの熱を下げる働きをするものである。そして
１本発明者等は、上記ＳＯＰ、ＭＳＰについても上記公
開された技術に示す如き放熱効果が優れ、かつ耐湿性な
どの向上した半導体集積装置を開発するに至った。
ンライン型プラスチックモールドタイプの放熱フィンを
設けたＩＣが開示されているつ上記放熱フィンは高出力
電力用ＩＣチップから発生する熱を効率よく放電させ、
パッケージの熱を下げる働きをするものである。そして
１本発明者等は、上記ＳＯＰ、ＭＳＰについても上記公
開された技術に示す如き放熱効果が優れ、かつ耐湿性な
どの向上した半導体集積装置を開発するに至った。
本発明の目的は、プリント基板等への高密度実装を行う
ことができ、かつ放熱性、耐湿性に優れるとともに、機
械的強度を向上させプリント基板の標準化を容易にする
半導体装置を提供することにある。
ことができ、かつ放熱性、耐湿性に優れるとともに、機
械的強度を向上させプリント基板の標準化を容易にする
半導体装置を提供することにある。
本発明の上記ならびにその他の目的と新規な特徴は９本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
本願において開示される発明の概要を簡単に述べれば、
下記のとおりである。
下記のとおりである。
すなわち、タブ吊りリードをパッケージ内において複数
に分岐し、その先端部を他の外部接続用端子とほぼ同一
の形状にして配線パターンに半田付は等し；より接続し
、タブ上に接合した半導体チップから発生した熱を上記
タブ吊りリード、先端部を介して速やかに放電させると
ともに、上記先端部とパッケージとの熱膨張の差による
不要間隙を小となし、耐湿性を向上させる、という本発
明の目的を達成するものである。
に分岐し、その先端部を他の外部接続用端子とほぼ同一
の形状にして配線パターンに半田付は等し；より接続し
、タブ上に接合した半導体チップから発生した熱を上記
タブ吊りリード、先端部を介して速やかに放電させると
ともに、上記先端部とパッケージとの熱膨張の差による
不要間隙を小となし、耐湿性を向上させる、という本発
明の目的を達成するものである。
次に第１図〜第７図を参照して本発明を適用した半導体
装置の第１実施例を述べる。なお、第１図及び第２図は
リードフレームに形成されたタブ。
装置の第１実施例を述べる。なお、第１図及び第２図は
リードフレームに形成されたタブ。
タブ吊りリード、放熱フィンとして機能するタブ吊りリ
ードの先端部等が示すものであり第３図はＩＣの要部の
断面図、第４図〜第７図はＭＳＰに構成されたＩＣの外
部の形状を示すものである。
ードの先端部等が示すものであり第３図はＩＣの要部の
断面図、第４図〜第７図はＭＳＰに構成されたＩＣの外
部の形状を示すものである。
本実施例の特徴は、タブ吊りリードの先端部をパッケー
ジ内において複数（例えば２本）に分岐させ、その先端
部を他の外部接続端子とほぼ同一形状になし、プリント
基板上に形成された配線パターン上に半田付けできるよ
う番こしたちにである。
ジ内において複数（例えば２本）に分岐させ、その先端
部を他の外部接続端子とほぼ同一形状になし、プリント
基板上に形成された配線パターン上に半田付けできるよ
う番こしたちにである。
第１図及び第２図は本発明を適用したリードフレームの
構造を示すものであり、タブｌの互いに対向する位置に
は一対のタブ吊りリード３，４が形成され、ダブｌの上
部には半導体チップ５が取付けられている。タブ吊りリ
ード３，４は同一構造に形成されているのでタブ吊りリ
ード３を例に述べると、パッケージ内（第１図及び第２
図に示す仮想線αの大きさ）において端子部３ａ、３ｂ
に分岐し、それらの先端部は他の外部接続端子２１〜４
４とほぼ同一形状に形成されている。そして、上記端子
部３ｇ、３ｂは、他の外部接続端子２１〜４４とともに
第３図に示すようにプリント長板５０上に形成された配
線パターン５１に半田付けされることになる。なお、ダ
ムＩ３は端子部３ａ、３ｂ、外部接続端子２１〜４４を
結合しているものであるが、最終的に切離されるもので
ある。
構造を示すものであり、タブｌの互いに対向する位置に
は一対のタブ吊りリード３，４が形成され、ダブｌの上
部には半導体チップ５が取付けられている。タブ吊りリ
ード３，４は同一構造に形成されているのでタブ吊りリ
ード３を例に述べると、パッケージ内（第１図及び第２
図に示す仮想線αの大きさ）において端子部３ａ、３ｂ
に分岐し、それらの先端部は他の外部接続端子２１〜４
４とほぼ同一形状に形成されている。そして、上記端子
部３ｇ、３ｂは、他の外部接続端子２１〜４４とともに
第３図に示すようにプリント長板５０上に形成された配
線パターン５１に半田付けされることになる。なお、ダ
ムＩ３は端子部３ａ、３ｂ、外部接続端子２１〜４４を
結合しているものであるが、最終的に切離されるもので
ある。
一方、第１図〜第３図に示すように、タブ吊りリード３
，４の上面には横方向に溝部６ａ、６ｂ。
，４の上面には横方向に溝部６ａ、６ｂ。
７が形成され、円形の突起８ ａ ＊ ８ ｂ ｖ ９
ａ ｒ９ｂが形成されている。また、タブ吊りリード
３゜４の下面にも溝部１０が形成されているが、上記溝
部６ａ、６ｂ、７．１０と突起８ａ、８ｂ。
ａ ｒ９ｂが形成されている。また、タブ吊りリード
３゜４の下面にも溝部１０が形成されているが、上記溝
部６ａ、６ｂ、７．１０と突起８ａ、８ｂ。
９ａ、９ｂとは、第３図に示す矢印入方向から浸入する
水分に対し、伝達距離を人にするために設けられている
。
水分に対し、伝達距離を人にするために設けられている
。
すなわち、半導体チップ５に設けられた各端子と各イン
ナーリード１１とは第１図及び第２図に示すようにＡｕ
線１２等によりボンディングされ。
ナーリード１１とは第１図及び第２図に示すようにＡｕ
線１２等によりボンディングされ。
レジン材１４等により第３図に示す如くモールドされる
。この際、端子部３ａ、３ｂ、各外部接続端子２１〜４
４はラインＱを境界としてモールド外に突出する。
。この際、端子部３ａ、３ｂ、各外部接続端子２１〜４
４はラインＱを境界としてモールド外に突出する。
ここで注目すべきは、上記端子３ａ、３ｂが分岐してい
るため、半導体チップ５の熟がタブ吊りリード３，４を
伝達して放電される際に熱が端子部３ａ、３ｂに分離さ
れることである。従って半導体チップ５から発生した熱
は、タブｌ、タブ吊りリード３，４．各端子部３ａ、４
ａを介してプリント基板５０に形成された配線パターン
５【に吸収され、半導体チップ５の放熱が速やかに行わ
れる。そして、放熱フィンとして機能する端子部３ａ、
３ｂは幅が狭いので、レジン材Ｊ４との接触面積が小さ
い。このため上記端子部３ａ〜４ｂとレジン材１４とが
、上記放熱によって膨張しても両者の熱膨張の差が小さ
くなる。
るため、半導体チップ５の熟がタブ吊りリード３，４を
伝達して放電される際に熱が端子部３ａ、３ｂに分離さ
れることである。従って半導体チップ５から発生した熱
は、タブｌ、タブ吊りリード３，４．各端子部３ａ、４
ａを介してプリント基板５０に形成された配線パターン
５【に吸収され、半導体チップ５の放熱が速やかに行わ
れる。そして、放熱フィンとして機能する端子部３ａ、
３ｂは幅が狭いので、レジン材Ｊ４との接触面積が小さ
い。このため上記端子部３ａ〜４ｂとレジン材１４とが
、上記放熱によって膨張しても両者の熱膨張の差が小さ
くなる。
一方、ト、記熱膨張の差が小になることにより、各端子
部３ａ〜３ｂとレジン１４との接触面に間隙ができにく
い。このため、矢印Ａ力向からの水分の浸入が低減され
る。また、仮りに水分の浸入があったとしても、上記溝
部６ａ、６ｂ、７゜１０と突起８ａ、８ｂ、９ａ、９．
ｂとによって水分の伝達距離が人になるので、−に記水
分が半導体チップ５に到達しなくくなる。
部３ａ〜３ｂとレジン１４との接触面に間隙ができにく
い。このため、矢印Ａ力向からの水分の浸入が低減され
る。また、仮りに水分の浸入があったとしても、上記溝
部６ａ、６ｂ、７゜１０と突起８ａ、８ｂ、９ａ、９．
ｂとによって水分の伝達距離が人になるので、−に記水
分が半導体チップ５に到達しなくくなる。
故に、本実施例に示した半導体装置によれば放熱効果が
良好になり、耐湿性も向上することになる。なお、端子
部３ａ、３ｂには特に第２図に明らかなように段差部Ｂ
が形成されているが、これはｉ３図に４２として示すよ
うに半田付けしたときの機械的強度を向上させるために
設けられたものである。
良好になり、耐湿性も向上することになる。なお、端子
部３ａ、３ｂには特に第２図に明らかなように段差部Ｂ
が形成されているが、これはｉ３図に４２として示すよ
うに半田付けしたときの機械的強度を向上させるために
設けられたものである。
そして、モールドされた半導体装置の外形は、その平面
が第４図のようになり、正面及び背面が第５図に示すよ
うになり、右側面及び左側面が第６図に示すようになる
。また、低面は第７図に示すようになり、上記第４図〜
第７図によって半導体装置の外形がすべて図示されてい
る。
が第４図のようになり、正面及び背面が第５図に示すよ
うになり、右側面及び左側面が第６図に示すようになる
。また、低面は第７図に示すようになり、上記第４図〜
第７図によって半導体装置の外形がすべて図示されてい
る。
上記外形から明らかなように、パッケージの外部に大形
の放熱フィンが突出することがなく、放熱フィンとなる
端子部３ａ、３ｂ、４ａ、’４ｂは他の外部接続端子２
１〜４４と同様に配線パターンに半田付けされる。この
結果、半導体装置の実装密度が向上し、しかも配線パタ
ーンの定形化が容易になる。
の放熱フィンが突出することがなく、放熱フィンとなる
端子部３ａ、３ｂ、４ａ、’４ｂは他の外部接続端子２
１〜４４と同様に配線パターンに半田付けされる。この
結果、半導体装置の実装密度が向上し、しかも配線パタ
ーンの定形化が容易になる。
〔実施例２〕
次に、第８図を参照して本発明の第２実施例を述べる。
なお１本実施例と上記第１実施例との相違点は、本実施
例に示すリードフレームがデュアルインライン型の丁Ｃ
に適用されている点にある。
例に示すリードフレームがデュアルインライン型の丁Ｃ
に適用されている点にある。
第８図に示すように、タブ５０の互い対向する位置には
一対のタブ吊りリード５１．５２が形成され、それらの
先端は放熱フィンとして機能する先端部５１ａ、５１ｂ
、５１ｃ、５２ａ、５２ｂ。
一対のタブ吊りリード５１．５２が形成され、それらの
先端は放熱フィンとして機能する先端部５１ａ、５１ｂ
、５１ｃ、５２ａ、５２ｂ。
５２ｃに分岐されている。仮想ａＱはパッケージの境界
を示すものであるから、上記分岐はパンケージ内で行わ
れていることになる。
を示すものであるから、上記分岐はパンケージ内で行わ
れていることになる。
６１〜７２は外部接続端子であり、ダム７３は最終的に
切離されるものである６そして、外部接続端子６１〜７
２の他端、二゛い換えればインナーリードとタブ５０上
に接合される半導体チップ（図示せず）とは、Ａｏ線等
を用いてワイヤボンディングされる。
切離されるものである６そして、外部接続端子６１〜７
２の他端、二゛い換えればインナーリードとタブ５０上
に接合される半導体チップ（図示せず）とは、Ａｏ線等
を用いてワイヤボンディングされる。
上記構造のリードフレームを用いた半導体装置によれば
、半導体チップから発生した熱がタブ吊りリート５１．
５２更に分岐した端子部５１ａ。
、半導体チップから発生した熱がタブ吊りリート５１．
５２更に分岐した端子部５１ａ。
５ ｌｂ、５１ ｒ、、５２ａ、５２ｈ、５２ｃを介し
て、上記第１実施例と同様し；配線パターンに放熱され
る。この際、各端子部５１〜５２ｃとレジン材（図示せ
ず）との接触面は上記第１実施例と同様に小となり、上
記同様に熱膨張の差による不要な間隙が小となるので、
耐湿性が向１−する。更に、特に人形の放熱、フィンを
設ける必要がないので。
て、上記第１実施例と同様し；配線パターンに放熱され
る。この際、各端子部５１〜５２ｃとレジン材（図示せ
ず）との接触面は上記第１実施例と同様に小となり、上
記同様に熱膨張の差による不要な間隙が小となるので、
耐湿性が向１−する。更に、特に人形の放熱、フィンを
設ける必要がないので。
この半導体装置をプリント基板」−に実装しても従来構
造の放熱フィンに要した面積が不要になり。
造の放熱フィンに要した面積が不要になり。
実施密度が向上する。
（１）タブ吊りリードの先端部をパッケージ内において
複数に分離し、それらの先端部を他の外部接続端子とほ
ぼ同一形状に形成することにより、大形の放熱フィンを
パッケージ外に特に設けることなく、半導体チップから
発生した熱を効率よく放熱することができる。
複数に分離し、それらの先端部を他の外部接続端子とほ
ぼ同一形状に形成することにより、大形の放熱フィンを
パッケージ外に特に設けることなく、半導体チップから
発生した熱を効率よく放熱することができる。
（２）上記（１）により、放熱フィンとなる端子部とパ
ッケージに使用される例えばレジン材との接触面積が小
となり、両者の熱Ｗ張の差による不要な間隙の発生が小
となり、水分の浸入が低減して耐湿性が向上する。
ッケージに使用される例えばレジン材との接触面積が小
となり、両者の熱Ｗ張の差による不要な間隙の発生が小
となり、水分の浸入が低減して耐湿性が向上する。
（３）上記（１）により、プリント基板等に実装する際
に放熱フィンのための面積を必要とせず。
に放熱フィンのための面積を必要とせず。
実装密度が向上する。
以上に本発明者によってなされた発明を実施例にもとづ
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
き具体的に説明したが、本発明は上記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、第１実施例に示した各外部接続端子、放熱フィ
ンとなる端子部は配線パターンに設けられた挿通孔に挿
入され、しかる後に半田付けされるように形成されてい
るが、これに代えていわゆる面実装可能な端子構造にし
てもよい。
ンとなる端子部は配線パターンに設けられた挿通孔に挿
入され、しかる後に半田付けされるように形成されてい
るが、これに代えていわゆる面実装可能な端子構造にし
てもよい。
また、パッケージは上記実施例の如くレジンに限定され
るものではなく、セラミックモールドであってもよい。
るものではなく、セラミックモールドであってもよい。
以上の説明では、主として本発明者によってなされた発
明その背景となった利用分野である半導体集積回路につ
いて説明したが、それに限定されるものではない。
明その背景となった利用分野である半導体集積回路につ
いて説明したが、それに限定されるものではない。
例えば、パワートランジスタに利用することができる。
また、多数の外部接続端子を有するＩＣに利用すること
ができ、特にモータトライブヨ回路、高出力電力増幅回
路を有するＩＣに特に有効である。
ができ、特にモータトライブヨ回路、高出力電力増幅回
路を有するＩＣに特に有効である。
第１図〜第７図は本発明を適用した半導装置の第１実施
例を示すものであって、 第１図はリードフレームの要部の平面図を示し。 第２図は上記リードフレームの要部の斜視図を示し− 第３図は完成したｒＣの構造を示す要部の断面図を示し
、 第４図は完成したＩＣの平面図を示し。 第５図は完成したｒｃの正面図を示し、第６図は完成し
たＩＣの右側面図を示し。 第７図は完成したＴＣの底面図を示し、第８図は本発明
の第２実施例を示すリードフレームの要部の正面図を示
す。 １、５０・・・タブ、３，４，５１．５２・・・タブ吊
りリード、３ａ、３ｂ、５］ａ、５１ｂ、５１ｃ。 ５２ａ、５２ｂ、５２ｃ・・・放熱フィンとなる端子部
、５・・・半導体チップ、６ａ、６ｂ、７．Ｉ Ｏ−溝
部、 ８ ａ、８ ｂ、 ９ ａ、 ９ ｂ・＝突起、
Ｉ −Ａ ｌｓ線、１４・・・レジン、２】〜４４
．６１〜７２・・・外第 １ 日 第 ２ 図 第 ３ 図 Ｉ ″ ５σ″θ 第 ４ 図 Ｊｌ−ノ”２′３久 ア゛、シ、゛ノ４第 ５ 図 、・４ 第 ６ 図 第 ７ 図
例を示すものであって、 第１図はリードフレームの要部の平面図を示し。 第２図は上記リードフレームの要部の斜視図を示し− 第３図は完成したｒＣの構造を示す要部の断面図を示し
、 第４図は完成したＩＣの平面図を示し。 第５図は完成したｒｃの正面図を示し、第６図は完成し
たＩＣの右側面図を示し。 第７図は完成したＴＣの底面図を示し、第８図は本発明
の第２実施例を示すリードフレームの要部の正面図を示
す。 １、５０・・・タブ、３，４，５１．５２・・・タブ吊
りリード、３ａ、３ｂ、５］ａ、５１ｂ、５１ｃ。 ５２ａ、５２ｂ、５２ｃ・・・放熱フィンとなる端子部
、５・・・半導体チップ、６ａ、６ｂ、７．Ｉ Ｏ−溝
部、 ８ ａ、８ ｂ、 ９ ａ、 ９ ｂ・＝突起、
Ｉ −Ａ ｌｓ線、１４・・・レジン、２】〜４４
．６１〜７２・・・外第 １ 日 第 ２ 図 第 ３ 図 Ｉ ″ ５σ″θ 第 ４ 図 Ｊｌ−ノ”２′３久 ア゛、シ、゛ノ４第 ５ 図 、・４ 第 ６ 図 第 ７ 図
Claims (1)
- １、半導体チップを接合するタブと一体に形成されたタ
ブ吊りリードの先端部を複数に分岐するとともに、上記
半導体チップから発生した熱を上記複数に分岐した先端
部を介して放熱することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245919A JPS61125058A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245919A JPS61125058A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125058A true JPS61125058A (ja) | 1986-06-12 |
Family
ID=17140789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245919A Pending JPS61125058A (ja) | 1984-11-22 | 1984-11-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125058A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310563U (ja) * | 1986-07-08 | 1988-01-23 | ||
| JPH01184941A (ja) * | 1988-01-19 | 1989-07-24 | Nec Corp | 集積回路装置 |
| JPH0350855A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 半導体装置 |
| EP0588491A3 (en) * | 1992-08-14 | 1994-11-30 | Texas Instruments Inc | Conductor frame for integrated circuits and method for improving heat dissipation. |
| US6165818A (en) * | 1997-05-21 | 2000-12-26 | Nec Corporation | Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame |
| JP2009049272A (ja) * | 2007-08-22 | 2009-03-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1984
- 1984-11-22 JP JP59245919A patent/JPS61125058A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310563U (ja) * | 1986-07-08 | 1988-01-23 | ||
| JPH01184941A (ja) * | 1988-01-19 | 1989-07-24 | Nec Corp | 集積回路装置 |
| JPH0350855A (ja) * | 1989-07-19 | 1991-03-05 | Fujitsu Ltd | 半導体装置 |
| EP0588491A3 (en) * | 1992-08-14 | 1994-11-30 | Texas Instruments Inc | Conductor frame for integrated circuits and method for improving heat dissipation. |
| US6165818A (en) * | 1997-05-21 | 2000-12-26 | Nec Corporation | Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame |
| JP2009049272A (ja) * | 2007-08-22 | 2009-03-05 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559525B2 (en) | Semiconductor package having heat sink at the outer surface | |
| TW319905B (ja) | ||
| JPH0221645A (ja) | 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ | |
| JPH0677354A (ja) | 半導体装置 | |
| JPH10200021A (ja) | ボトムリード半導体パッケージ | |
| JP2560974B2 (ja) | 半導体装置 | |
| US5949651A (en) | Quad flat pack integrated circuit package | |
| JPS61125058A (ja) | 半導体装置 | |
| JP2593702B2 (ja) | 半導体装置の製造方法 | |
| US4947237A (en) | Lead frame assembly for integrated circuits having improved heat sinking capabilities and method | |
| JPS6153752A (ja) | リ−ドフレ−ム | |
| JPS60138944A (ja) | 封止型半導体装置 | |
| JPH03214763A (ja) | 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置 | |
| JPH03238852A (ja) | モールド型半導体集積回路 | |
| JP2654034B2 (ja) | 半導体ｉｃ装置 | |
| JPH0714021B2 (ja) | 樹脂封止型半導体装置 | |
| JPS62206868A (ja) | 電子装置 | |
| JP2504262Y2 (ja) | 半導体モジュ―ル | |
| JPH06268144A (ja) | 半導体集積回路装置 | |
| JPH04304659A (ja) | 混成集積回路装置 | |
| JPH05206315A (ja) | 半導体装置 | |
| JPH01105563A (ja) | 半導体装置 | |
| JP3732604B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
| KR960002778A (ko) | 다이 열방출 패키지 | |
| JPH01204453A (ja) | 樹脂基板を用いたピングリッドアレイ構造 |