JPH0221645A - 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ - Google Patents

半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ

Info

Publication number
JPH0221645A
JPH0221645A JP1060589A JP6058989A JPH0221645A JP H0221645 A JPH0221645 A JP H0221645A JP 1060589 A JP1060589 A JP 1060589A JP 6058989 A JP6058989 A JP 6058989A JP H0221645 A JPH0221645 A JP H0221645A
Authority
JP
Japan
Prior art keywords
package
circuit board
printed circuit
leads
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1060589A
Other languages
English (en)
Inventor
Daniel A Baudouin
ダニエル　エイ　ボードウィン
Ernest J Russell
アーネスト　ジェイ　ラッセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0221645A publication Critical patent/JPH0221645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H05K7/12—Resilient or clamping means for holding component to structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体デバイスに関し、更に詳しくは、集積
回路デバイスのサーフェイス・マウント・パッケージに
関する。
（従来技術） 半導体デバイスは、永年にわたって半導体製造の本体に
おいてＤＩＰパッケージと呼ばれる２列のプラスチック
・パッケージに取り付けられてきた。これらのＤＩＰパ
ッケージは、プリント回路基板の孔を通って伸びるリー
ドを有し、パフケージそのものは、プリント基板に平面
的に取り付けられる。ごく最近になって、サーフェイス
・マウント・パンケージが提唱され、この技術によって
プリント基板の孔にリードをはんだ付けする必要性がな
くなり、そのためリードとプリント回路基板のパターン
をより近接させることができるので、より高密度の実装
が可能となった。同様に、端部実装パッケージまたはモ
ジュールを用いることにより、更にデバイスの密度を高
め、冷却効果を上げ、コストを低減する努力がなされて
いる。
（発明が解決しようとする課題） チップ上のデバイスや回路の密度が増加し続けるのに従
って、パッケージのレベル並びにプリント回路基板のレ
ベルの両方において、パンケージの密度も増加しなけれ
ばならず、同時に十分な冷却を行い、パッケージと基板
の組み立てとはんだ付けが早く正確で、これらが壊れに
くいことを可能にしなければならない。特に、パッケー
ジ技術は、特性試験やバーンイン試験及び輸送時にリー
ドの保護を行なわなければならず、かつ取り付けやはん
だ付けの間、及びシステムの寿命がある間、位置決めや
機械的な保持を容易にする必要がある。
本発明の基本的な目的は、半導体集積回路デバイス用の
より改良されたパッケージ法を提供することである。別
の目的は、リードをプリン１−回路基板の貫通孔にはん
だ付けする必要がない半導体集積回路デバイス用の端部
で実装するパッケージを提供することである。更に別の
目的は、取付け、はんだ付け、及び動作中に機械的に丈
夫であるが、なおプリント回路基板上で不必要に場所を
取らない集積回路用のサーフェイス・マウント・パッケ
ージを提供することである。更に別の目的は、組み立て
時から最終的なシステムで使用するまでの間リードが保
護され、集積回路基板上のリードの正確な位置決めを可
能にする集積回路デバイスのエツジ・マウント、サーフ
ェイス・マウント法を提供することである。
（発明の概要） 本発明の１実施例によれば、集積回路のパッケージは、
少なくとも一端から伸びた導電性リードを有する平坦な
ハウジングによって構成され、これらのリードは、曲げ
られるか或いは「サーフェイス・マウント」の手法でプ
リント回路基板上の導電体にはんだ付けされるように形
成される。機械的な位置決め及び保持を行い、間隔を持
たせるため、リードと同じパッケージの端部に少なくと
も２つの突起状のスペーサーすなわちスタットを設け、
これらのスペーサーは、はんだ付は用に都合の良い位置
でリードを保持するための停止部として機能するリップ
すなわち機械的な形状を有する。このようにしてパンケ
ージを「エツジ・マウント」にすることで、プリント回
路基板上のスペースを節約し、更にリードをサーフェイ
ス・ラウン１−型にすることでプリント基板のリード用
の孔を省略することができる。２個の孔をスタット用に
使用するが、これらは、重要なものではない。
（実施例） 本発明の特性であると考えられる独創的な特徴は、添付
の請求項に述べられている。しかし、本発明の自身並び
に本発明のその他の目的及び利点は、添付図と併せて読
まれた場合、特定の実施例についての下記の詳細な説明
を参照することによって最もよく理解される。
第１図を参照して、本発明の１実施例に従って、集積回
路チップ１１用のパッケージ１０が図示されている。こ
のパッケージは、この業界で通常使用されている射出成
型されたプラスチック１２によって構成され、シリコン
・チップ１１を取り囲んでその中に入れることで保持と
ハーメチック・シールを行い、かつ回路基板等の導電体
と接触するための手段を提供している。この接続部は、
リード１４で与えられ、これは、後述するようにリード
がなおリードフレームに取り付けられながら、チップ１
０上の「隆起部」にはんだ付けされることが可能である
。または、このリードは、チップ１１のボンディング・
パッドに従来の方法でワイヤー・ボンディングによって
接続されることも可能である。本発明によれば、リード
１４と同じパンケージ１０の端部上に１対の突起状スタ
ンド即ちスペーサー１５を設ける。これらのスタンド即
ちスペーサーは、パッケージの残りの部分と同様に、成
型されたプラスチックによって構成され、パッケージ自
身と同時に形成される。これらのスペーサーは、デバイ
スを実装する場合、プリント回路基板の孔に差し込むた
めの縮径円筒部１６を有し、かつリード１４の平坦な面
１８と同一平面のリップ即ち停止部１７を有し、その結
果、第２図及び第３図に見られるように、リードはプリ
ント回路基板２０上の導電体１９をはんだ付けするよう
に位置決めされる。パッケージ１０はプリント回路基板
２０内の孔２１にはめ込まれた円筒部１６によって機械
的に保持されて位置決めされる。
第２図には、第１図の集積回路パッケージを使用して完
成されたプリント回路回路テラセンブリが示されている
。例えば、もしデバイス１０が１Ｍビットまたは４Ｍビ
ットのＤＲＭであれば、第２のテラセンブリは、コンピ
ューター等用の３２Ｍビットもしくは１２８Ｍビットの
メモリーを提供し、その物理的な大きさは、約ｌＸ２Ｘ
８インチである。パッケージ１０を垂直に位置させ、側
平面に自由な空間を持たせれば優れた冷却効果が与えら
れる。
第４図を参照して、第１図のパッケージ１０を製作する
好適な方法は、このプラスチック・パッケージ自体を成
型するのと同時に、パッケージの周囲にフレーム２４を
成型することである。このフレーム２４はパンケージ１
０を取り囲み、パンケージ以上の厚みである。リード１
４は、フレーム２４を貫通して伸び試験やバーン・イン
に適した形状に作られる。即ち、第４図では、リード１
４は、第１図に見られるように、切断された最終的な形
に曲げられる前の形であって、その代わりに、リードの
外端部１８でフレーム２４の外部と接触するように露出
されるように形成された形で示されている。最終的に、
リード１４は、線２５に沿って切断され、第１図のよう
な形に曲げられる。フレーム２４の目的は、パッケージ
１０とリード１４に対する機械的な保護を提供すること
にあり、この保護は、フレームの寸法に起因すると共に
、全ての試験やバーン・イン時の接続及び機械的な取扱
がフレーム２４に対して、またはフレーム２４外のリー
ド２４の部分２６で行われるという事実に起因し、従っ
て、バフケージ１０とフレーム内部のり一ド１４を邪魔
にならないようにしている。組み立ての直前に、フレー
ム２４はパッケージ１０から取り外される。取扱い中に
別の機械的な保持を与えるため、パッケージ１０の端部
２８は、フレーム２４に伸びるプラスチックのスタット
２９を有してもよい。これらは、リード１４を切り離す
時に切り離され、第１図に見られるように、最終的なパ
ッケージの部分とはならない。
第５図にいって、チップ１１は、上部の金属処理を施す
場合、通常の方法を使用して形成されたポンディングパ
ッド３０を有している。これらのボンディング・パッド
は、より伝統的なパンケージ技法でボンディング・パッ
ドにボンディングされたリードを通常有するボンディン
グ・パッドと同一である。この代わりに、別の絶縁層３
１を加え、ボンディング・パッド３０上に孔を開口する
ためフォトレジストを使用してパターンを形成し、その
後、別の金属層を加えてパターン化し、リード１４を接
続する端部までトレースを配設する。
はんだの隆起部が、リード１４を接続するため、パター
ン３２の端部に設けられ、フレーム２４とプラスチック
部材１０が成型されている間アッセンブリを保持するの
に使用したのと同じ治具の中ではんだの隆起部にボンデ
ィングされることが可能である。このようにして、チッ
プとり一ドは、リードが機械的にしっかりしていない場
合に、−時に取り扱われる必要がない。
別の実施例において、本発明のパッケージ１０は、第６
図に見られるように、上下両面にリード１４を形成する
ことが可能である。この両面エツジ・マウントのパッケ
ージは、第７図に見るように、２枚のプリント回路基板
２０ａと２０ｂの間に実装される。この実施例は、もし
集積回路デバイスが多数のリードを有していれば、便利
であり、マイクロプロセッサ・デバイスまたは特定用途
（ＡＳＩＣ）のデバイスは、例えば、４８．６４または
それ以上のリードを存することが可能である。あるいは
、第６図に見られるように、パフケージ１０は、両端部
にスタット１５を存することが可能であるが、このパッ
ケージは片方の端部のみから伸びるリード１４を有し、
その結果、電気的な接続は、第７図の基板２０ａまたは
２０ｂの一方のみに行われ、他方の基板は銅のヒート・
シンク及びアース面とする。リード１４は、銅のアース
面の近くのエツジから伸びるアース接続に使用すること
が可能であるが、論理接続には使用できない。第７図の
構成の別の有利な点は、パッケージ１０が空気の通路と
して作用し、冷却のためにアッセンブリーに吹き込まれ
る空気は、一方の側から他方の側に所望の通路に沿って
導入されることである。
上記の例では、プラスチックに組み込んだパッケージ１
０を参照して説明したが、本発明の概念は、第８図に示
したように、セラミック・パンケージでも利用すること
ができる。ここで、セラミック・ヘッダー３５は、そこ
に密封されたり一ド１４を有し、このリードは、パンケ
ージの薄い壁を通して伸ばされ、前と同様にサーフェイ
ス・マウントできるように曲げられる。スタット１５は
、金属かプラスチックで作られ、パンケージの端部にろ
う付けまたは接着剤によって接着され、第１図に示すの
と同様な物理的形状を作る。通常のセラミックの半導体
パッケージと同様に、金属の蓋３６がパンケージを密閉
する。導線３７は、チップ１１上のボンディング・パッ
ドとリード１４の内端部の間でボンディングされる。
本発明は、図示の実施例を参照して説明したが、この説
明は、限定的な意味で解釈されることを意味するもので
はない。図示の実施例の種々の変更例及び本発明の別の
実施例が、この説明を参照して、当業者に明らかである
。従って、添付の請求項は、本発明の真の範囲内にある
ものとして、このような変更例または実施例を全て包含
すると考えられるべきである。
上記の記載に関連して、以下の各項を開示する。
（１）平坦な端部で実装するサーフェス・マウント半導
体集積回路デバイス等に於いて、上記のデバイスは、 半導体チップを組み込む比較的平坦なパッケージであっ
て、上記のチップは少なくとも１つの端部に沿って複数
のボンディング・パッドを有するパッケージ、 上記のハウジングの少なくとも１つの端部から伸び、電
気的に上記のボンディング・バンドに接続されている複
数の導電性リード、及び上記のハウジングの上記の少な
くとも１つの端部から伸び、上記のリードがプリント回
路基板にはんだ付けされる場合、機械的な位置決めとパ
ッケージを保持するためプリント回路基板の孔に適合す
るように成形された複数のスタットによって構成される
ことを特徴とするデバイス。
（２）上記のパッケージは、上記のチップと上記のリー
ドの周囲で成形されたプラスチックによって構成される
ことを特徴とする前記項（１）記載のデバイス。
（３）上記のリードは、上記の平坦なパッケージに対し
て一般的に直角な面を与えるように曲げられていること
を特徴とする前記項（１）゛記載のデバイス。
（４）上記のスタットは、各々このスタットがプリント
回路基板内に伸びることを制限するため、スタット上に
形成された停止部を有し、パッケージの端部とプリント
回路基板との間に選択されたスペースを設けることを特
徴とする前記環＋１１記載のデハ゛イス。
（５）上記のスタンドは非導電性材料で構成されること
を特徴とする前記項（１）記載のデバイス。
（６）上記のリードは、プリント回路基板に対して一般
的に直角な面を与えるように曲げられ、上記の停止部−
直線であることを特徴とする前記項（５）記載のデバイ
ス。
（７）上記のパンケージ及び上記のスタットは、成形プ
ラスチックによって構成されることを特徴とする前記項
（６）記載のデバイス。
（８）上記のパッケージは深みのないセラミックのへノ
ダであり、上記のチップは上記のヘッダの凹部に実装さ
れていることを特徴とする前記項（１）記載のデバイス
。
（９）半導体デバイスの製造に使用するプラスチック・
フレームとパッケージとの組合わせに於いて、上記のデ
バイスは、 半導体チップを含む平坦なプラスチック・パッケージ、 上記のパッケージを取り囲んでいるが、これから空間を
有し、上記のパフケージと一般的に同一面であるプラス
チック・フレーム、 上記のパッケージの１つの端部から伸び、上記のフレー
ムの１つの側部を通っている複数の導電性リード、及び 上記のパッケージの上記の１つの端部から伸びる非導電
性材料によって構成される複数のスタットによって構成
されることを特徴とするデバイス。
０φ　上記のスタンドは、スペーサを設けるため、この
スタンド上に形成された停止部を有することを特徴とす
る前記項（９）記載のデバイス。
ａｌｌ　　上記のリードは、上記のパッケージの上記の
１つのエツジと上記のフレームとの間でリードを切り離
し、上記のスタットの上記の停止部と一般的に同一平面
の一般的に平坦な外面を形成するのに十分な距離だけ露
出されることを特徴とする前記項００）記載のデバイス
。
側　上記のスタットは、上記のリードの上記の平坦な外
面がプリント回路基板の導電体にはんだ付けされた場合
、プリント回路基板の孔に挿入されるための部分を上記
の停止部の外側に有していることを特徴とする前記環α
０記載のデバイス。
Ｇ″Ａ　平坦で、プラスチックに組み込み、端部で実装
するサーフェス・マウント半導体集積回路デバイス等に
於いて、上記のデバイスは、半導体チップを組み込む比
較的平坦でプラスチックのパッケージであって、上記の
チップは少なくとも１つの端部に沿って複数のボンディ
ング・パッドを有するパッケージ、 上記のパッケージの少なくとも１つの端部から伸びる複
数の導電性リードであって、上記のリードの各々が電気
的に上記のボンディング・パッドの１つに接続されてい
る導電性リード、及び上記のパッケージの上記の少なく
とも１つの端部から伸び上記のパッケージと一体化され
、上記のリードがプリント回路基板にハンダ付けされる
場合、機械的にパッケージを保持するためプリント回路
基板の孔に適合するように成形された複数の非導電性ス
タットによって構成されることを特徴とするデバイス。
Ｑ４１　　上記のパッケージは、リードが上記の端部か
ら伸ている箇所を除いてチップとリードをハーメチック
・シールするため、上記のチップと上記のリードの周囲
で成形されたプラスチックによって構成されることを特
徴とする前記項（１３＋記載のデバイス。
０５）上記のリードは、上記の平坦なパッケージに対し
て一般的に直角で平坦な面を与えるように形成されてい
ることを特徴とする前記環０■記載のデバイス。
ＯＱ　　上記のスタットは、各々このスタットがプリン
ト回路基板内に伸びることを制限するため、円筒状のエ
ンド・ピースを有すると共に上記のエンド・ピースの内
側に形成された停止部を有し、パッケージの端部とプリ
ント回路基板との間に選択されたスペースを設けること
を特徴とする前記項０９記載のデバイス。
０１　　上記のリードは、プリント回路基板に対して一
般的に直角な上記の平坦な面を与えるように曲げられ、
平坦な面は上記の停止部−直線であることを特徴とする
前記環０ω記載のデバイス。
０９　半導体集積回路デバイス用の平坦なパッケージ（
１０）によって端部マウント及びサーフェイス・マウン
トが可能となり、このパッケージは半導体チップ（１１
）を有するモールドされたプラスチックであり、平坦な
リード（１４）が、このパッケージの一方の端部から伸
び、これらのリードは、曲げられてプリント回路基板上
の導電体をはんだ付けする領域（１８）を設け、機械的
な位置決め、機械的な保持及び空間がリード近傍のパッ
ケージの端部から伸びるスタット（１５）によって与え
られ、これらのスタットは、曲げられたリードの平坦な
外面と同じ位置で形成される停止部（１７）を有し、停
止部の外の部分は、プリント回路基板の孔に適合してい
る。
【図面の簡単な説明】
第１図は、本発明による集積回路デバイスのパッケージ
の一部を切り欠いた斜視図である。 第２図は、第１図のパッケージをプリント回路基板に取
り付けた状態の一部断面及び一部を切り欠いた側面図で
ある。 第３図は、第１図と第２図のパッケージをプリント基板
に多数個取り付けた斜視図である。 第４図は、製造者が使用するフレームで取り囲んだ第１
図のパッケージの平面図である。 第５図は、第１図のパッケージに半導体チップをモール
ドする前の半導体チップの図である。 第６図は、第１図のパッケージの別の実施例の斜視図で
あり、この例では、反対側から伸びたリードが設りられ
、これらはなお第４図のようにフレーム内にある。 第７図は、第６図の実施例の側面図であって、２枚のプ
リント基板の間に取り付けられている。 第８図は、プラスチック・パッケージの代わりにセラミ
ック・パッケージを使用した別の実施例の側面図である
。 １０・・・パッケージ、１１・・・集積回路チップ、１
２・・・射出成形されたプラスチック、１４　・　・　
・リード、１５　・　・　・１６・・・円筒部、１７・
・・停止部、１８・・・平坦な表示、１９・・・導電体
、２０・・・プリント回路基板、２４・・・フレーム。 ｂ′グ、７ Ｆｔ’ｑ、８ 手 続 補 正 書 （方式） ％式％ １、事件の表示 平成１年特許願第６０５８９号 ３、補正をする者 事件との関係 出 願人 ４、代 理 人 （円径１こ叉史７エし）

Claims (1)

    【特許請求の範囲】
  1. （１）　平坦な端部で実装するサーフェス・マウント半
    導体集積回路デバイス等に於いて、上記のデバイスは、 半導体チップを組み込む比較的平坦なパッケージであっ
    て、上記のチップは少なくとも１つの端部に沿って複数
    のボンディング・パッドを有するパッケージ、 上記のハウジングの少なくとも１つの端部から伸び、電
    気的に上記のボンディング・パッドに接続されている複
    数の導電性リード、及び上記のハウジングの上記の少な
    くとも１つの端部から伸び、上記のリードがプリント回
    路基板にはんだ付けされる場合、機械的な位置決めとパ
    ッケージを保持するためプリント回路基板の孔に適合す
    るように形成された複数のスタットによって構成される
    ことを特徴とするデバイス。
JP1060589A 1988-03-14 1989-03-13 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ Pending JPH0221645A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US168049 1988-03-14
US07/168,049 US4975763A (en) 1988-03-14 1988-03-14 Edge-mounted, surface-mount package for semiconductor integrated circuit devices

Publications (1)

Publication Number Publication Date
JPH0221645A true JPH0221645A (ja) 1990-01-24

Family

ID=22609883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1060589A Pending JPH0221645A (ja) 1988-03-14 1989-03-13 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ

Country Status (5)

Country Link
US (1) US4975763A (ja)
EP (1) EP0333374B1 (ja)
JP (1) JPH0221645A (ja)
KR (1) KR0127873B1 (ja)
DE (1) DE68928320T2 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5587962A (en) * 1987-12-23 1996-12-24 Texas Instruments Incorporated Memory circuit accommodating both serial and random access including an alternate address buffer register
US5093807A (en) 1987-12-23 1992-03-03 Texas Instruments Incorporated Video frame storage system
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
JPH07111459B2 (ja) * 1988-05-12 1995-11-29 三菱電機株式会社 レーダー・トランポンダ
USRE36469E (en) * 1988-09-30 1999-12-28 Micron Technology, Inc. Packaging for semiconductor logic devices
US5138434A (en) * 1991-01-22 1992-08-11 Micron Technology, Inc. Packaging for semiconductor logic devices
US5640762A (en) 1988-09-30 1997-06-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5243703A (en) * 1990-04-18 1993-09-07 Rambus, Inc. Apparatus for synchronously generating clock signals in a data processing system
IL96808A (en) * 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
US5041903A (en) * 1990-06-11 1991-08-20 National Semiconductor Corp. Vertical semiconductor interconnection method and structure
JPH0770806B2 (ja) * 1990-08-22 1995-07-31 株式会社エーユーイー研究所 超音波溶着による電子回路およびその製造方法
DE4135007C2 (de) * 1990-10-25 1994-12-22 Cts Corp SMD-Bauelemente mit Maßnahmen gegen Lötbrückenbildung und Temperaturwechselbeanspruchung
US5831332A (en) * 1991-05-17 1998-11-03 Fujitsu Limited Semiconductor package for surface mounting
DE69222084T2 (de) * 1991-05-17 1998-01-22 Fujitsu Ltd Oberflächenmontierbare Halbleiterpackung
US6219908B1 (en) * 1991-06-04 2001-04-24 Micron Technology, Inc. Method and apparatus for manufacturing known good semiconductor die
JP2971637B2 (ja) * 1991-06-17 1999-11-08 富士通株式会社 半導体装置
US5204287A (en) * 1991-06-28 1993-04-20 Texas Instruments Incorporated Integrated circuit device having improved post for surface-mount package
JP2575566B2 (ja) * 1992-01-24 1997-01-29 株式会社東芝 半導体装置
JP3035403B2 (ja) * 1992-03-09 2000-04-24 富士通株式会社 半導体装置
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
JPH0661289A (ja) * 1992-08-07 1994-03-04 Mitsubishi Electric Corp 半導体パッケージ及びこれを用いた半導体モジュール
US5352851A (en) * 1992-09-08 1994-10-04 Texas Instruments Incorporated Edge-mounted, surface-mount integrated circuit device
KR950014123B1 (ko) * 1992-09-08 1995-11-21 삼성전자주식회사 반도체 패키지
US5313097A (en) * 1992-11-16 1994-05-17 International Business Machines, Corp. High density memory module
US5413970A (en) * 1993-10-08 1995-05-09 Texas Instruments Incorporated Process for manufacturing a semiconductor package having two rows of interdigitated leads
US5483024A (en) * 1993-10-08 1996-01-09 Texas Instruments Incorporated High density semiconductor package
JP2979930B2 (ja) * 1993-10-28 1999-11-22 富士電機株式会社 電力用半導体装置のパッケージ
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
JPH0864921A (ja) * 1994-05-12 1996-03-08 Texas Instr Inc <Ti> 表面実装形集積回路構造体
US5432678A (en) * 1994-05-12 1995-07-11 Texas Instruments Incorporated High power dissipation vertical mounted package for surface mount application
DE9415052U1 (de) * 1994-09-16 1994-11-03 Mannesmann Kienzle Gmbh Beschleunigungsgeber
KR19990022014A (ko) 1995-05-26 1999-03-25 테이트 지오프 반도체 칩용 칩 파일 조립체 및 칩 소켓 조립체
US20020055285A1 (en) * 1999-12-20 2002-05-09 Rambus, Inc. Chip socket assembly and chip file assembly for semiconductor chips
US6198172B1 (en) * 1997-02-20 2001-03-06 Micron Technology, Inc. Semiconductor chip package
US5763970A (en) * 1997-03-03 1998-06-09 Lexmark International, Inc. Encoder system with cover mounted encoder
US6234820B1 (en) 1997-07-21 2001-05-22 Rambus Inc. Method and apparatus for joining printed circuit boards
US6002589A (en) * 1997-07-21 1999-12-14 Rambus Inc. Integrated circuit package for coupling to a printed circuit board
DE19900803A1 (de) * 1999-01-12 2000-07-20 Siemens Ag Integrierter Schaltkreis
DE102005026233B4 (de) * 2005-06-07 2008-08-07 Tyco Electronics Ec Kft Elektrisches Leistungsmodul
US7338292B2 (en) * 2006-01-26 2008-03-04 Agilent Technologies, Inc. Board-to-board electronic interface using hemi-ellipsoidal surface features
US7690106B2 (en) * 2006-10-25 2010-04-06 Texas Instruments Incorporated Ceramic header method
WO2011015642A1 (de) * 2009-08-05 2011-02-10 Continental Teves Ag & Co. Ohg Sensoranordnung und chip mit zusätzlichen befestigungsbeinen
US8004080B2 (en) 2009-09-04 2011-08-23 Freescale Smeiconductor, Inc. Edge mounted integrated circuits with heat sink

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219796A (ja) * 1982-06-15 1983-12-21 松下電器産業株式会社 導体層接続装置
JPS61174656A (ja) * 1985-01-29 1986-08-06 Nec Corp 集積回路装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546362A (en) * 1969-04-25 1970-12-08 Us Navy Electronic module
US3604836A (en) * 1969-09-08 1971-09-14 Sprague Electric Co Dip-coated electrical components
NL165906C (nl) * 1971-04-09 1981-05-15 Philips Nv Werkwijze voor het monteren van een aantal elektrische onderdelen op een montagepaneel, alsmede elektrisch on- derdeel geschikt voor het uitvoeren van de werkwijze.
US4063791A (en) * 1976-12-27 1977-12-20 Cutchaw John M Connector for leadless integrated circuit packages
DE2812768B2 (de) * 1978-03-23 1980-09-25 Stettner & Co, 8560 Lauf Elektrisches Bauelement mit Anschlußdrahten zum Einstecken in Bohrungen der Platte einer gedruckten Schaltung
US4293175A (en) * 1978-06-08 1981-10-06 Cutchaw John M Connector for integrated circuit packages
JPS5577159A (en) * 1978-12-06 1980-06-10 Matsushita Electric Works Ltd Electronic part
JPS5931217B2 (ja) * 1979-04-11 1984-07-31 富士通株式会社 マイクロ波集積回路用パッケ−ジ
EP0147039A3 (en) * 1983-12-13 1985-08-07 AMP INCORPORATED (a New Jersey corporation) Surface mount connector
JPS60153027A (ja) * 1984-01-20 1985-08-12 Hitachi Ltd 液晶表示装置
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
JPS60210858A (ja) * 1984-04-04 1985-10-23 Matsushita Electric Ind Co Ltd フラツトパツケ−ジｌｓｉ
DE3512628A1 (de) * 1984-04-11 1985-10-17 Moran, Peter, Cork Packung fuer eine integrierte schaltung
JPS6151640A (ja) * 1984-08-20 1986-03-14 Sanyo Electric Co Ltd テ−プレコ−ダ
US4625260A (en) * 1984-08-24 1986-11-25 Thermalloy Incorporated Fasteners for surface mounting of printed circuit board components
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US4557998A (en) * 1985-01-02 1985-12-10 Eastman Kodak Company Colorless ligand-releasing monomers and polymers and their use to provide dyes with metal ions
US4673967A (en) * 1985-01-29 1987-06-16 Texas Instruments Incorporated Surface mounted system for leaded semiconductor devices
US4644096A (en) * 1985-03-18 1987-02-17 Alpha Industries, Inc. Surface mounting package
JPS62104148A (ja) * 1985-10-31 1987-05-14 Mitsubishi Electric Corp 電子回路部品パツケ−ジ
US4750092A (en) * 1985-11-20 1988-06-07 Kollmorgen Technologies Corporation Interconnection package suitable for electronic devices and methods for producing same
JPS62163351A (ja) * 1986-01-13 1987-07-20 Toshiba Corp Ｉｃソケツト
JPH0777253B2 (ja) * 1986-03-20 1995-08-16 イビデン株式会社 半導体搭載用基板
DE3611346A1 (de) * 1986-04-04 1987-10-08 Bbc Brown Boveri & Cie Vorrichtung zur standmontage von halbleiter-bauelementen, insbesondere transistoren
US4730238A (en) * 1986-10-01 1988-03-08 Gould Inc. Double sided mounting module for surface mount integrated circuits
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
JPS63269551A (ja) * 1987-04-27 1988-11-07 Nec Corp 半導体装置封止用パツケ−ジ
US4768961A (en) * 1987-10-09 1988-09-06 Switchcraft, Inc. Jackfield with front removable jack modules having lamp assemblies

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219796A (ja) * 1982-06-15 1983-12-21 松下電器産業株式会社 導体層接続装置
JPS61174656A (ja) * 1985-01-29 1986-08-06 Nec Corp 集積回路装置

Also Published As

Publication number Publication date
KR890015396A (ko) 1989-10-30
KR0127873B1 (ko) 1998-04-04
EP0333374B1 (en) 1997-09-17
DE68928320D1 (de) 1997-10-23
DE68928320T2 (de) 1998-01-29
US4975763A (en) 1990-12-04
EP0333374A2 (en) 1989-09-20
EP0333374A3 (en) 1991-01-16

Similar Documents

Publication Publication Date Title
JPH0221645A (ja) 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US5275975A (en) Method of making a relatively flat semiconductor package having a semiconductor chip encapsulated in molded material
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5015981A (en) Electronic microminiature packaging and method
US6343019B1 (en) Apparatus and method of stacking die on a substrate
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6813154B2 (en) Reversible heat sink packaging assembly for an integrated circuit
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US4167647A (en) Hybrid microelectronic circuit package
EP0862217A2 (en) Semiconductor device and semiconductor multi-chip module
US20090072334A1 (en) Semiconductor device, pre-mold package, and manufacturing method therefor
KR930002802B1 (ko) 반도체장치 및 그 제조방법
JPH02239651A (ja) 半導体装置およびその実装方法
US5548087A (en) Molded plastic packaging of electronic devices
US6858932B2 (en) Packaged semiconductor device and method of formation
US4278991A (en) IC Package with heat sink and minimal cross-sectional area
JPS614254A (ja) ヒートシンク機能を有する集積回路用パツケージ
US6051784A (en) Semiconductor package
JP3159950B2 (ja) 半導体パッケージ実装用ソケット
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH10256473A (ja) 半導体装置
JPH03238852A (ja) モールド型半導体集積回路
JP3466354B2 (ja) 半導体装置
JP3407631B2 (ja) 圧力センサ