JPS61174656A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS61174656A JPS61174656A JP1473785A JP1473785A JPS61174656A JP S61174656 A JPS61174656 A JP S61174656A JP 1473785 A JP1473785 A JP 1473785A JP 1473785 A JP1473785 A JP 1473785A JP S61174656 A JPS61174656 A JP S61174656A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- lead terminals
- container
- integrated circuit
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は通常、８ ＩＰ （８ｉｎｇｌｅ Ｉｎｌｉｎ
ｅＰａｃｋａｇｅ ）と称される集積回路装置の外部リ
ード端子の形状に関するものでるる。
ｅＰａｃｋａｇｅ ）と称される集積回路装置の外部リ
ード端子の形状に関するものでるる。
従来、この種の集積回路装置は第２図に示す様にモール
ド樹脂容器１の一面から外方向へ真っすぐに伸び良形状
の複数の外部リード端子２ｔ−有していた＠ 〔発明が解決しようとする問題点〕 上述した従来の集積回路装置では、プリント基板に実装
する際にプリント板に外部リード端子２の数だけ穴ｅ６
け、その穴の周りに外部リード端子と接続する為の導体
パターン（以下、ランドと称す）を設けなければならな
かった。
ド樹脂容器１の一面から外方向へ真っすぐに伸び良形状
の複数の外部リード端子２ｔ−有していた＠ 〔発明が解決しようとする問題点〕 上述した従来の集積回路装置では、プリント基板に実装
する際にプリント板に外部リード端子２の数だけ穴ｅ６
け、その穴の周りに外部リード端子と接続する為の導体
パターン（以下、ランドと称す）を設けなければならな
かった。
このため、外部リード端子２間の間隔、すなわちピッチ
は集積回路！ｕ＆の形状よ〕もプリント基板に形成され
る穴の直径やランド巾、ランド間隔の合計でその最低値
が決められることＫなる。また各々の要因について見る
と、穴径はそれに挿入するリードの加工最小巾およびプ
リント基板の板厚によって決められ、ま友、ランド巾、
ランド間隔は導体パターンの形成精度および実装時の半
田付けの能力によって決められる。従って、外部リード
端子のビ、チを縮めるにも上述した点、特にプリント基
板側の要因により制約されてい九〇このことは、電子装
置に要求される高密度実装化を進める上で大きな欠点で
めった。
は集積回路！ｕ＆の形状よ〕もプリント基板に形成され
る穴の直径やランド巾、ランド間隔の合計でその最低値
が決められることＫなる。また各々の要因について見る
と、穴径はそれに挿入するリードの加工最小巾およびプ
リント基板の板厚によって決められ、ま友、ランド巾、
ランド間隔は導体パターンの形成精度および実装時の半
田付けの能力によって決められる。従って、外部リード
端子のビ、チを縮めるにも上述した点、特にプリント基
板側の要因により制約されてい九〇このことは、電子装
置に要求される高密度実装化を進める上で大きな欠点で
めった。
本発明の目的は、外部リード端子間の間隔をせはめるこ
とのできる半導体集積回路の構造を提供することにめる
。
とのできる半導体集積回路の構造を提供することにめる
。
不発明によれば、半導体素子を収容する容器の一面から
導出される複数の外部端子の所定数は導出される容器の
一面から直角に導出され、他のものは直角に導出された
後導出される容器の一面と先端部が並行になるように折
シ曲けられている集積回路装置を得る。所定数の外！ｌ
５ＩＩＩ１１子は複数の外部端子の列の両端のものが望
ましい。
導出される複数の外部端子の所定数は導出される容器の
一面から直角に導出され、他のものは直角に導出された
後導出される容器の一面と先端部が並行になるように折
シ曲けられている集積回路装置を得る。所定数の外！ｌ
５ＩＩＩ１１子は複数の外部端子の列の両端のものが望
ましい。
不発明の半導体集積回路をプリント基板に実装する際に
は容器の一面から直角に導出された所定数の外部端子を
プリント基板の穴Ｉ／ｃ固足して半導体集積回路を支持
するだけで、他の外部端子線プリント基板表面の配置ｍ
Ｋ［＃ｃ半田付けできる〇のため、プリント基板表面の
配線に直接半田付けされる外部端子間の間隔はプリント
基板の配線ランド間隔と半田付能力のみできめられるの
で、よシ短い間隔で製作できる〇 〔実施例〕 次に本発明について図面を参照して説明する・第１ｒＩ
Ａは本発明の一冥施例金示している。モーた穴に挿入す
ることによって支える為の両端の外部リード端子１２は
モールド容器ｌの一面から直角にまっすぐ導出されてい
るが、他の外ｆｉｌ ＩＪ−ド端子２２は外部リード端
子１２のリードスト、パー３と同じ高さ所でモールド容
器ｌの一面と平行になるように直角に曲けられている。
は容器の一面から直角に導出された所定数の外部端子を
プリント基板の穴Ｉ／ｃ固足して半導体集積回路を支持
するだけで、他の外部端子線プリント基板表面の配置ｍ
Ｋ［＃ｃ半田付けできる〇のため、プリント基板表面の
配線に直接半田付けされる外部端子間の間隔はプリント
基板の配線ランド間隔と半田付能力のみできめられるの
で、よシ短い間隔で製作できる〇 〔実施例〕 次に本発明について図面を参照して説明する・第１ｒＩ
Ａは本発明の一冥施例金示している。モーた穴に挿入す
ることによって支える為の両端の外部リード端子１２は
モールド容器ｌの一面から直角にまっすぐ導出されてい
るが、他の外ｆｉｌ ＩＪ−ド端子２２は外部リード端
子１２のリードスト、パー３と同じ高さ所でモールド容
器ｌの一面と平行になるように直角に曲けられている。
このとき、まっすぐ導出される外ｈリード端子１２の位
置は両ＷＡＫなくともよいし、また２本以上おってもよ
い。
置は両ＷＡＫなくともよいし、また２本以上おってもよ
い。
このように構成することＫよシ、今までプリント基板へ
の実装の際穴ろけが必要でめったのに対し、モールドを
支える為の外部リード端子１２を除いた他の外部リード
端子２２に対しては穴あけが不要となシ、プリント基板
上に設けられ九導体パターンと直接半田付けして実装す
ることが可能となった。この穴ろけが不要となりた外部
リード端子２２に接続される導体パターンのピッチ社パ
ターン巾とパターン間隔で決められる。更に要因を見る
と、パターン巾はリードの加工最小巾、またパターン間
隔はパターン形成精度及び実装時の半田付けの能力によ
シ決められる。
の実装の際穴ろけが必要でめったのに対し、モールドを
支える為の外部リード端子１２を除いた他の外部リード
端子２２に対しては穴あけが不要となシ、プリント基板
上に設けられ九導体パターンと直接半田付けして実装す
ることが可能となった。この穴ろけが不要となりた外部
リード端子２２に接続される導体パターンのピッチ社パ
ターン巾とパターン間隔で決められる。更に要因を見る
と、パターン巾はリードの加工最小巾、またパターン間
隔はパターン形成精度及び実装時の半田付けの能力によ
シ決められる。
従って、外部リード端子のピッチは従来の集積回路装置
に比べ、２ンド巾の分が小さくなる。るるいは板厚が厚
い場合板厚の為に穴間ピッチが左右されていたがこの点
も解消される。
に比べ、２ンド巾の分が小さくなる。るるいは板厚が厚
い場合板厚の為に穴間ピッチが左右されていたがこの点
も解消される。
こういったことによって、外部リード端子のビ、チを大
巾に縮めることができる。を九、このことは電子装置の
高密度実装に社大変有効な手段を与えるものでるる。
巾に縮めることができる。を九、このことは電子装置の
高密度実装に社大変有効な手段を与えるものでるる。
このように、本発明によれは、容器の一面から導出され
る外部リード端子の密度の高い集積回路装置を得ること
ができる。
る外部リード端子の密度の高い集積回路装置を得ること
ができる。
第１図は本発明の一実施例を示す図で、同図（１）は正
面図、同図（ｂ）は側面図でおる。第２−は従来の集積
回路装＆を示す■で、同図（ａｌは正面■、同ｖ！Ｊ（
ｂｌは側面口である。 １・・・・・・モールド、２，１２，２２・・・・・・
外部リード端子、３・・・・・・リードスト、パー。
面図、同図（ｂ）は側面図でおる。第２−は従来の集積
回路装＆を示す■で、同図（ａｌは正面■、同ｖ！Ｊ（
ｂｌは側面口である。 １・・・・・・モールド、２，１２，２２・・・・・・
外部リード端子、３・・・・・・リードスト、パー。
Claims (1)
- 容器の一面から複数の外部リード端子を引き出してい
る集積回路装置において、前記外部リード端子の所定数
のものは前記一面から真つすぐに外に伸びた形状を有し
、他の外部リード端子は前記外部リード端子の長さより
も短い位置で前記一面と平行な先端部を有するように曲
げられている事を特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1473785A JPS61174656A (ja) | 1985-01-29 | 1985-01-29 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1473785A JPS61174656A (ja) | 1985-01-29 | 1985-01-29 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61174656A true JPS61174656A (ja) | 1986-08-06 |
Family
ID=11869431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1473785A Pending JPS61174656A (ja) | 1985-01-29 | 1985-01-29 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61174656A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221645A (ja) * | 1988-03-14 | 1990-01-24 | Texas Instr Inc <Ti> | 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ |
| US5446317A (en) * | 1992-03-09 | 1995-08-29 | Fujitsu Limited | Single in-line package for surface mounting |
| US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| US7361983B2 (en) | 2002-07-26 | 2008-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor assembly module with a gap-controlling lead structure |
-
1985
- 1985-01-29 JP JP1473785A patent/JPS61174656A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221645A (ja) * | 1988-03-14 | 1990-01-24 | Texas Instr Inc <Ti> | 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ |
| US5574310A (en) * | 1991-05-17 | 1996-11-12 | Fujitsu Limited | Semiconductor package for surface mounting with reinforcing members on support legs |
| US5831332A (en) * | 1991-05-17 | 1998-11-03 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5861669A (en) * | 1991-05-17 | 1999-01-19 | Fujitsu Limited | Semiconductor package for surface mounting |
| US5446317A (en) * | 1992-03-09 | 1995-08-29 | Fujitsu Limited | Single in-line package for surface mounting |
| US5728601A (en) * | 1992-03-09 | 1998-03-17 | Fujitsu Limited | Process for manufacturing a single in-line package for surface mounting |
| US7361983B2 (en) | 2002-07-26 | 2008-04-22 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and semiconductor assembly module with a gap-controlling lead structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6231836B2 (ja) | ||
| US5728601A (en) | Process for manufacturing a single in-line package for surface mounting | |
| KR910002762B1 (ko) | 반도체장치 | |
| JPS61174656A (ja) | 集積回路装置 | |
| JPH07336030A (ja) | プリント配線基板の半田ランドの構造 | |
| JPH01260884A (ja) | 補助パターンを有するプリント配線板 | |
| JPH0766543A (ja) | プリント基板 | |
| JPH07142821A (ja) | プリント配線板 | |
| JP3003062U (ja) | プリント基板 | |
| JPS58298Y2 (ja) | 半導体装置 | |
| JP2535086Y2 (ja) | 電子部品の実装構造とその保持体 | |
| JPH0439958A (ja) | テープキャリヤパッケージ | |
| JPH04245465A (ja) | 電気部品及びその半田付け方法 | |
| JPH0563133A (ja) | 樹脂封止型半導体装置 | |
| KR900009644Y1 (ko) | 고주파 회로설계용 회로기판 | |
| JPH098434A (ja) | 電子回路ユニット及びその製造方法 | |
| JPH0593010U (ja) | 電磁コイル | |
| JPH0548239A (ja) | 回路基板の形成方法 | |
| JPS62219996A (ja) | 電子部品の実装構造 | |
| JPH04239166A (ja) | 電子部品 | |
| JPH0121629B2 (ja) | ||
| JPS582091A (ja) | 印刷配線基板 | |
| JPH0263111A (ja) | チップ電子部品の製造方法 | |
| JPH06112343A (ja) | 半導体装置 | |
| JPS6094791A (ja) | 印刷配線板 |