JPH0563133A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH0563133A
JPH0563133A JP21521291A JP21521291A JPH0563133A JP H0563133 A JPH0563133 A JP H0563133A JP 21521291 A JP21521291 A JP 21521291A JP 21521291 A JP21521291 A JP 21521291A JP H0563133 A JPH0563133 A JP H0563133A
Authority
JP
Japan
Prior art keywords
package
resin
outer leads
semiconductor device
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21521291A
Other languages
English (en)
Inventor
Hisamitsu Ishikawa
寿光 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21521291A priority Critical patent/JPH0563133A/ja
Publication of JPH0563133A publication Critical patent/JPH0563133A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】この発明は、実装密度を向上するとともに、製
品の歩留まりを向上することを目的とする。 【構成】樹脂製パッケージ31の一辺で、且つ長手方向
の両端部には、電源用のアウタリード33〜33
設けられている。これらアウタリード33と33
相互間に位置する樹脂製パッケージ31には、信号を入
出力するための複数のアウタリード34〜34が配
設されている。印刷基板35には、これらアウタリード
33〜33が挿入されるスルーホール36〜36
が設けられている。このように、電源用のアウタリー
ド33〜33によってパッケージ31を位置決めし
ているため、別途突起等を必要とせず、実装密度を向上
できる。しかも、電源用のアウタリード33〜33
は金属製であるため、破損し難く、歩留りを向上でき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、樹脂封止型半導体装
置に係わり、特に、印刷基板の表面に立てた状態で実装
される樹脂封止型半導体装置に関する。
【0002】
【従来の技術】図1(a)(b)は、一般的にZIP(Z
igzag Inline Package) 型と称する従来の樹脂封止型半
導体装置を示すものである。このZIP型の樹脂封止型
半導体装置の特徴は、樹脂製パッケージ11の一辺に複
数のアウタリード121 〜12n が配設されている点で
ある。このZIP型の樹脂封止型半導体装置を印刷基板
に実装する場合、印刷基板13に複数のスルホール14
1 〜14n を開け、これらスルホール141 〜14n
アウタリード121 〜12n を挿入した後、印刷基板1
3の裏面より、例えば半田ディップによって半田付けが
行われる。
【0003】このように、ZIP型の樹脂封止型半導体
装置を印刷基板に実装する場合、印刷基板にスルホール
を開ける必要がある。このため、アウターリードのピッ
チもスルホールの間隔を考慮する必要があり、実装密度
が低いものであった。
【0004】上記ZIP型の樹脂封止型半導体装置が有
する問題を解決するため、バーチカル・サーフェス・マ
ウント・デバイスと称する樹脂封止型半導体装置が開発
されている。
【0005】図2(a)(b)は、バーチカル・サーフ
ェス・マウント・デバイスを示すものである。樹脂製パ
ッケージ21の一辺で、且つ長手方向両端部には、樹脂
製パッケージ21と一体的に樹脂性の突起22、23が
設けられている。これら突起22、23の相互間に位置
する樹脂製パッケージ21には、複数のアウタリード2
1 〜24n が配設されており、これらアウタリード2
1 〜24n の先端部はその軸方向と直交する方向に折
曲されている。
【0006】このバーチカル・サーフェス・マウント・
デバイスを印刷基板に実装する場合、印刷基板25に
は、突起22、23に対応して透孔26、27が設けら
れ、これら透孔26、27の相互間には、アウタリード
241 〜24n に対応して半田フィレット281 〜28
n が設けられている。この状態において、突起23、2
4を透孔26、27に挿通すると、アウタリード221
〜22n が半田フィレット281 〜28n に載置され
る。この後、例えば温風リフロー等によって半田フィレ
ット281 〜28n が溶融され、半田付けされる。
【0007】
【発明が解決しようとする課題】上記構成のバーチカル
・サーフェス・マウント・デバイスによれば、ZIP型
の樹脂封止型半導体装置に比べてアウターリードのピッ
チを狭くすることができる。しかし、バーチカル・サー
フェス・マウント・デバイスにおいて、突起23、24
は樹脂によって構成されているため、必要な強度を得る
ためには、断面積を大きくしなければならない。したが
って、印刷基板にこれと同等の大きさの透孔を設ける必
要があるため、実装効率が改善されないものであった。
【0008】また、突起23、24は樹脂によってパッ
ケージ21と一体的に構成されている。樹脂の場合、例
えばテスト工程等において、突起を破損すると、金属製
と異なり、修正が不可能なため、製品の歩留まりが低下
するものであった。
【0009】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、実装密度
を向上することが可能であるとともに、製品の歩留まり
を向上することが可能な樹脂封止型半導体装置を提供し
ようとするものである。
【0010】
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体集積回路が収容されるパッケージ
と、このパッケージの一辺で長手方向の両端部にそれぞ
れ設けられ、前記半導体集積回路に接続されるととも
に、印刷基板に設けられた透孔に挿入される第1の接続
端子と、これら第1の接続端子の相互間の前記パッケー
ジの一辺に設けられ、前記半導体集積回路に接続される
とともに、第1の接続端子より短い第2の接続端子とを
設けている。また、前記第1の接続端子は、電源用のア
ウターリードである。さらに、前記第1の接続端子は、
クランク状に折曲されている。また、前記第2の接続端
子は、先端部が軸方向と直交する方向に折曲され、前記
印刷基板に設けられた半田フィレットに載置される。
【0011】さらに、この発明は、半導体集積回路が収
容されるパッケージと、このパッケージの一辺で長手方
向の両端部にそれぞれ設けられ、印刷基板に設けられた
突部にそれぞれ装着される凹部と、これら凹部の相互間
の前記パッケージの一辺に設けられ、前記半導体集積回
路に接続された接続端子とを設けている。また、前記接
続端子は、先端部が軸方向と直交する方向に折曲され、
前記印刷基板に設けられた半田フィレットに載置され
る。
【0012】
【作用】すなわち、この発明は、パッケージの一辺で長
手方向の両端部に、半導体集積回路に接続されるととも
に、印刷基板に設けられた透孔に挿入される第1の接続
端子を設け、これら第1の接続端子の相互間に半導体集
積回路に接続されるとともに、第1の接続端子より短い
第2の接続端子を設けている。したがって、半導体集積
回路に接続された第1の接続端子によって、印刷基板に
対して位置決めしているため、別途突起等を必要としな
いため、パッケージ自体を小型化でき、実装密度を向上
することができる。また、第1の接続端子は電源用のア
ウターリードであるため、破損し難く、製品の歩留りを
向上することができる。
【0013】さらに、この発明は、パッケージの一辺で
長手方向の両端部に印刷基板に設けられた突部にそれぞ
れ装着される凹部を設け、これら凹部の相互間の前記パ
ッケージの一辺に半導体集積回路に接続された接続端子
を設けている。したがって、パッケージに位置決め用の
突起が突出されていないため、これが破損することがな
い。したがって、製品の歩留りを向上することができ
る。
【0014】
【実施例】以下、この発明の一実施例について、図面を
参照して説明する。
【0015】図3は、この発明の第1の実施例に係わる
樹脂封止半導体装置を示すものであり、この装置もバー
チカル・サーフェス・マウント・デバイスである。同図
において、樹脂製パッケージ31の内部には、集積回路
32が収容されている。前記樹脂製パッケージ31の一
辺で、且つ長手方向の一端部には、電源用のアウタリー
ド331 、332 が設けられ、長手方向の他端部には電
源用のアウタリード333 、334 が設けられている。
これらアウタリード331 と332 および333 と33
4 は互いに離間するよう、クランク状に折曲されてい
る。これらアウタリード331 〜334 は前記集積回路
32の図示せぬ電源回路に接続されている。
【0016】また、前記アウタリード332 と333
相互間に位置する樹脂製パッケージ31には、信号を入
出力するための複数のアウタリード341 〜34n が配
設されており、これらアウタリード341 〜34n の先
端部はその軸方向と直交方向に折曲されている。これら
アウタリード341 〜34n は、前記集積回路32の図
示せぬ信号の入出力回路に接続されている。
【0017】上記構成の樹脂封止半導体装置を印刷基板
に実装する場合、印刷基板35には、電源用のアウタリ
ード331 〜334 に対応してスルーホール361 〜3
4が設けられている。これらスルーホール361 〜3
4 の内部には、例えば図示せぬクリーム半田が塗布さ
れている。また、スルーホール362 と363 の相互間
に位置する印刷基板35の図示せぬパターン上には、ア
ウタリード341 〜34n に対応して、クリーム半田か
らなる半田フィレット371 〜37n が設けられてい
る。この状態において、電源用のアウタリード331
334 をスルーホール361 〜364 に挿通すると、ア
ウタリード341 〜34n が半田フィレット371 〜3
n に載置される。この後、例えば温風等によって、半
田フィレット371 〜37n 等が溶融され、アウタリー
ド331 〜334 、および341 〜34n が図示せぬ回
路パターンに半田付けされる。
【0018】上記実施例によれば、電源用のアウタリー
ド331 〜334 をスルーホール361 〜364 に挿通
することによって、パッケージ31を印刷基板35およ
び半田フィレット371〜37n に対して位置決めして
いる。したがって、従来のように別途突起を設ける必要
がないため、パッケージ31自体を小型化することがで
き、実装密度を向上できるものである。
【0019】また、電源用のアウタリード331 〜33
4 は、金属製であるため、破損し難くいものである。し
かも、仮に、テスト工程等において、アウタリード33
1 〜334 が変形した場合においても、容易に修正する
ことができるため、半導体装置の歩留りを向上すること
ができるものである。
【0020】なお、この実施例において、電源用のアウ
タリード331 〜334 は、必ずしも4個必要ではな
く、例えばパッケージ31の両端部に1個ずつ設けても
上述した効果を得ることができる。
【0021】また、パッケージ31の両端部に設ける位
置決め用のアウタリードは、電源用のアウタリードに限
定されるものではなく、その他のアウタリードを使用す
ることも可能である。
【0022】図4は、この発明の第2の実施例に係わる
樹脂封止半導体装置を示すものであり、この装置もバー
チカル・サーフェス・マウント・デバイスである。同図
において、樹脂製パッケージ41の内部には、集積回路
42が収容されている。前記樹脂製パッケージ41の一
辺で、且つ長手方向の両端部には、凹部431 、432
が設けられている。これら凹部431 と432 の相互間
に位置する樹脂製パッケージ41には、信号を入出力す
るための複数のアウタリード441 〜44n が配設され
ており、これらアウタリード441 〜44n の先端部は
その軸方向と直交方向に折曲されている。これらアウタ
リード441 〜44n は、前記集積回路42の図示せぬ
信号の入出力回路に接続されている。
【0023】上記構成の樹脂封止半導体装置を印刷基板
に実装する場合、印刷基板45には、凹部431 、43
2 に対応して突部461 、462 が設けられている。ま
た、突部461 と462 の相互間に位置する印刷基板4
5の図示せぬパターン上には、アウタリード441 〜4
n に対応して、クリーム半田からなる半田フィレット
471 〜47n が設けられている。この状態において、
凹部431 、432 を突部461 、462 に挿通する
と、アウタリード441 〜44n が半田フィレット47
1 〜47n に載置される。この後、例えば温風等によっ
て半田フィレット471 〜47n が溶融され、アウタリ
ード441 〜44n が図示せぬ回路パターンに半田付け
される。この実施例の場合、パッケージ41に位置決め
用の突起が設けられていない。このため、突起の破損に
よる歩留りの低下が生じないものである。また、パッケ
ージ41に形状の異なるアウターリードを設ける必要が
ないため、製造が容易なものである。
【0024】さらに、この実施例の場合、印刷基板にス
ルーホールを必要としないため、例えば積層基板の配線
効率を向上でき、印刷基板を小型化することができるも
のである。
【0025】すなわち、図5に示すように、印刷基板5
1にスルーホール52を設ける場合、このスルーホール
52は積層基板内の配線を避ける必要がある。したがっ
て、このスルーホール52と最も近接した配線パターン
53との距離L1は、配線パターン53と54の相互間
距離L2よりも必然的に長くなる。よって、印刷基板が
大型化するものであるが、第2の実施例の構成とするこ
とにより、印刷基板の大型化を回避できる。なお、この
発明は上記実施例に限定されるものではなく、この発明
の要旨を変えない範囲において、種々変形実施可能なこ
とは勿論である。
【0026】
【発明の効果】以上、詳述したようにこの発明によれ
ば、実装密度を向上することが可能であるとともに、製
品の歩留まりを向上することが可能な樹脂封止型半導体
装置を提供できる。
【図面の簡単な説明】
【図1】従来のZIP型樹脂封止型半導体装置を示すも
のであり、同図(a)は正面図、同図(b)は側面図。
【図2】従来のバーチカル・サーフェス・マウント・デ
バイスを示すものであり、同図(a)は正面図、同図
(b)は側面図。
【図3】この発明の第1の実施例を示すものであり、同
図(a)は正面図、同図(b)は側面図。
【図4】この発明の第2の実施例を示すものであり、同
図(a)は正面図、同図(b)は側面図。
【図5】この発明の第2の実施例の効果を説明するため
に示す図。
【符号の説明】
31、41…樹脂製パッケージ、32、42…集積回
路、331 〜334 …電源用のアウタリード、341
34n 、441 〜44n …アウタリード、35、45…
印刷基板、361 〜364 …スルーホール、371 〜3
n 、471 〜47n …半田フィレット、431 、43
2 …凹部、461 、462 …突部。
【手続補正書】
【提出日】平成4年10月23日
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0002
【補正方法】変更
【補正内容】
【0002】
【従来の技術】図(a)(b)は、一般的にZIP
(Zigzag Inline Package)型と
称する従来の樹脂封止型半導体装置を示すものである。
このZIP型の樹脂封止型半導体装置の特徴は、樹脂製
パッケージ11の一辺に複数のアウタリード12〜1
が配設されている点である。このZIP型の樹脂封
止型半導体装置を印刷基板に実装する場合、印刷基板1
3に複数のスルホール14〜14を開け、これらス
ルホール14〜14にアウタリード12〜12
を挿入した後、印刷基板13の裏面より、例えば半田デ
ィップによって半田付けが行われる。
【手続補正2】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】図(a)(b)は、バーチカル・サーフ
ェス・マウント・デバイスを示すものである。樹脂製パ
ッケージ21の一辺で、且つ長手方向両端部には、樹脂
製パッケージ21と一体的に樹脂性の突起22、23が
設けられている。これら突起22、23の相互間に位置
する樹脂製パッケージ21には、複数のアウタリード2
〜24が配設されており、これらアウタリード2
〜24の先端部はその軸方向と直交する方向に折
曲されている。
【手続補正3】
【補正対象書類名】明細書
【補正対象項目名】0006
【補正方法】変更
【補正内容】
【0006】このバーチカル・サーフェス・マウント・
デバイスを印刷基板に実装する場合、印刷基板25に
は、突起22、23に対応して透孔26、27が設けら
れ、これら透孔26、27の相互間には、アウタリード
24〜24に対応して半田フィレット28〜28
が設けられている。この状態において、突起22、2
を透孔26、27に挿通すると、アウタリード24
〜24 が半田フィレット28〜28に載置され
る。この後、例えば温風リフロー等によって半田フィレ
ット28〜28が溶融され、半田付けされる。
【手続補正4】
【補正対象書類名】明細書
【補正対象項目名】0007
【補正方法】変更
【補正内容】
【0007】
【発明が解決しようとする課題】上記構成のバーチカル
・サーフェス・マウント・デバイスによれば、ZIP型
の樹脂封止型半導体装置に比べてアウターリードのピッ
チを狭くすることができる。しかし、バーチカル・サー
フェス・マウント・デバイスにおいて、突起22、23
は樹脂によって構成されているため、必要な強度を得る
ためには、断面積を大きくしなければならない。したが
って、印刷基板にこれと同等の大きさの透孔を設ける必
要があるため、実装効率が改善されないものであった。
【手続補正5】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】また、突起22、23は樹脂によってパッ
ケージ21と一体的に構成されている。樹脂の場合、例
えばテスト工程等において、突起を破損すると、金属製
と異なり、修正が不可能なため、製品の歩留まりが低下
するものであった。
【手続補正6】
【補正対象書類名】明細書
【補正対象項目名】0015
【補正方法】変更
【補正内容】
【0015】図は、この発明の第1の実施例に係わる
樹脂封止半導体装置を示すものであり、この装置もバー
チカル・サーフェス・マウント・デバイスである。同図
において、樹脂製パッケージ31の内部には、集積回路
32が収容されている。前記樹脂製パッケージ31の一
辺で、且つ長手方向の一端部には、電源用のアウタリー
ド33、33が設けられ、長手方向の他端部には電
源用のアウタリード33、33が設けられている。
これらアウタリード33と33および33と33
は互いに離間するよう、クランク状に折曲されてい
る。これらアウタリード33〜33は前記集積回路
32の図示せぬ電源回路に接続されている。
【手続補正7】
【補正対象書類名】明細書
【補正対象項目名】0018
【補正方法】変更
【補正内容】
【0018】上記実施例によれば、電源用のアウタリー
ド33〜33をスルーホール36〜36に挿通
することによって、パッケージ31を印刷基板35およ
び半田フィレット37〜37に対して位置決めして
いる。したがって、アウターリード33〜33によ
ってパッケージ31を印刷配線基板に対して仮止めでき
るため、図5に示す従来例のようにアウターリード以外
別途突起を設ける必要がないため、パッケージ31自
体を小型化することができ、実装密度を向上できるもの
である。
【手続補正8】
【補正対象書類名】明細書
【補正対象項目名】0019
【補正方法】変更
【補正内容】
【0019】また、電源用のアウタリード33〜33
は、金属製であるため、破損し難くいものである。し
かも、仮に、テスト工程等において、アウタリード33
〜33が変形した場合においても、容易に修正する
ことができるため、半導体装置の歩留りを向上すること
ができるものである。さらに、この実施例の場合、電源
ノイズの混入を防止できる。これについて図3を参照し
て説明する。印刷配線基板51には前述したように、電
源用のアウターリードが挿入されるスルーホール52を
設けている。このスルーホール52の配設位置は、クラ
ンク状に折曲された電源用のアウターリードに対応する
必要があるとともに、積層基板内に設けられた信号配線
を避ける必要がある。このため、このスルーホール52
と印刷配線基板51上で最も近接した配線パターン53
との距離L1は、配線パターン53とこれに隣接する配
線パターン54の相互間距離L2よりも長くなる。した
がって、L1に対応する部分の配線抵抗が大きくなるた
め、スルーホール52に挿入されるアウターリードか
ら、配線パターン53等に電源ノイズが混入することを
防止できる。
【手続補正9】
【補正対象書類名】明細書
【補正対象項目名】0022
【補正方法】変更
【補正内容】
【0022】図は、この発明の第2の実施例に係わる
樹脂封止半導体装置を示すものであり、この装置もバー
チカル・サーフェス・マウント・デバイスである。同図
において、樹脂製パッケージ41の内部には、集積回路
42が収容されている。前記樹脂製パッケージ41の一
辺で、且つ長手方向の両端部には、凹部43、43
が設けられている。これら凹部43と43の相互間
に位置する樹脂製パッケージ41には、信号を入出力す
るための複数のアウタリード44〜44が配設され
ており、これらアウタリード44〜44の先端部は
その軸方向と直交方向に折曲されている。これらアウタ
リード44〜44は、前記集積回路42の図示せぬ
信号の入出力回路に接続されている。
【手続補正10】
【補正対象書類名】明細書
【補正対象項目名】0023
【補正方法】変更
【補正内容】
【0023】上記構成の樹脂封止半導体装置を印刷基板
に実装する場合、印刷基板45には、凹部43、43
に対応して突部46、46が設けられている。ま
た、突部46と46の相互間に位置する印刷基板4
5の図示せぬ配線パターン上には、アウタリード44
〜44に対応して、クリーム半田からなる半田フィレ
ット471〜47nが設けられている。この状態におい
て、凹部43、43を突部46、46に挿通す
ると、アウタリード44〜44が半田フィレット4
〜47に載置される。この後、例えば温風等によ
って半田フィレット47〜47が溶融され、アウタ
リード44〜44が図示せぬ配線パターンに半田付
けされる。この実施例の場合、パッケージ41に位置決
め用の突起が設けられていない。このため、突起の破損
による歩留りの低下が生じないものである。また、パッ
ケージ41に形状の異なるアウターリードを設ける必要
がないため、製造が容易なものである。
【手続補正11】
【補正対象書類名】明細書
【補正対象項目名】0025
【補正方法】変更
【補正内容】
【0025】すなわち、図に示すように、印刷基板5
1にスルーホール52を設ける場合、このスルーホール
52は積層基板内の配線を避ける必要があるため、印刷
基板が若干大きくなる。また、積層基板内の配線の配置
もスルーホールによって若干制約を受ける。しかし、こ
の実施例の場合、スルーホールを必要としないため、配
線効率の低下および印刷基板の大型化を回避できる。
【手続補正12】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図1】この発明の第1の実施例を示すものであり、同
図(a)は正面図、同図(b)は同図(a)の1−1線
に沿った断面図。
【図2】この発明の第2の実施例を示すものであり、同
図(a)は正面図、同図(b)は側面図。
【図3】この発明の第1、第2の実施例の効果を説明す
るために示す図。
【図4】従来のZIP型樹脂封止型半導体装置を示すも
のであり、同図(a)は正面図、同図(b)は側面図。
【図5】従来のバーチカル・サーフェス・マウント・デ
バイスを示すものであり、同図(a)は正面図、同図
(b)は同図(a)の5−5線に沿った断面図。
【符号の説明】 31、41…樹脂製パッケージ、32、42…集積回
路、33〜33…電源用のアウタリード、34
34、44〜44…アウタリード、35、45…
印刷基板、36〜36…スルーホール、37〜3
、47〜47…半田フィレット、43、43
…凹部、46、46…突部。
【手続補正13】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図1】
【図2】
【図3】
【図4】
【図5】

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 半導体集積回路が収容されるパッケージ
    と、 このパッケージの一辺で長手方向の両端部にそれぞれ設
    けられ、前記半導体集積回路に接続されるとともに、印
    刷基板に設けられた透孔に挿入される第1の接続端子
    と、 これら第1の接続端子の相互間の前記パッケージの一辺
    に設けられ、前記半導体集積回路に接続されるととも
    に、第1の接続端子より短い第2の接続端子と、 を具備することを特徴とする樹脂封止型半導体装置。
  2. 【請求項2】 前記第1の接続端子は、電源用のアウタ
    ーリードであることを特徴とする請求項1記載の樹脂封
    止型半導体装置。
  3. 【請求項3】 前記第1の接続端子は、クランク状に折
    曲されていることを特徴とする請求項1記載の樹脂封止
    型半導体装置。
  4. 【請求項4】 前記第2の接続端子は、先端部が軸方向
    と直交する方向に折曲され、前記印刷基板に設けられた
    半田フィレットに載置されることを特徴とする請求項1
    記載の樹脂封止型半導体装置。
  5. 【請求項5】 半導体集積回路が収容されるパッケージ
    と、 このパッケージの一辺で長手方向の両端部にそれぞれ設
    けられ、印刷基板に設けられた突部にそれぞれ装着され
    る凹部と、 これら凹部の相互間の前記パッケージの一辺に設けら
    れ、前記半導体集積回路に接続された接続端子と、 を具備することを特徴とする樹脂封止型半導体装置。
  6. 【請求項6】 前記接続端子は、先端部が軸方向と直交
    する方向に折曲され、前記印刷基板に設けられた半田フ
    ィレットに載置されることを特徴とする請求項5記載の
    樹脂封止型半導体装置。
JP21521291A 1991-08-27 1991-08-27 樹脂封止型半導体装置 Pending JPH0563133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21521291A JPH0563133A (ja) 1991-08-27 1991-08-27 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21521291A JPH0563133A (ja) 1991-08-27 1991-08-27 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0563133A true JPH0563133A (ja) 1993-03-12

Family

ID=16668557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21521291A Pending JPH0563133A (ja) 1991-08-27 1991-08-27 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0563133A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077117A (ja) * 1993-04-28 1995-01-10 Nec Corp 電子部品
DE19526511A1 (de) * 1994-07-22 1996-01-25 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
US7883278B2 (en) 2005-07-04 2011-02-08 Fuji Xerox Co., Ltd. Optical module and optical transmission device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077117A (ja) * 1993-04-28 1995-01-10 Nec Corp 電子部品
DE19526511A1 (de) * 1994-07-22 1996-01-25 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
US7883278B2 (en) 2005-07-04 2011-02-08 Fuji Xerox Co., Ltd. Optical module and optical transmission device

Similar Documents

Publication Publication Date Title
US4991059A (en) Electric component
US20040145043A1 (en) Semiconductor device and semiconductor assembly module
US5105261A (en) Semiconductor device package having particular lead structure for mounting multiple circuit boards
JPH09289052A (ja) モジュールの実装構造
JPH0563133A (ja) 樹脂封止型半導体装置
JPH07336030A (ja) プリント配線基板の半田ランドの構造
JP3308078B2 (ja) 樹脂封止型半導体装置
JPH098434A (ja) 電子回路ユニット及びその製造方法
JPH04147660A (ja) 電子部品
JPS61174656A (ja) 集積回路装置
JPH04184968A (ja) 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法
JP2570602B2 (ja) 表面実装型半導体装置
JPH04243155A (ja) 混成集積回路装置
JPH01304795A (ja) プリント板の配線方法
JPH05144996A (ja) 表面実装型半導体装置
JPH066027A (ja) 回路モジュールの製造方法
KR0117816Y1 (ko) 하이브리드 ic용 리드프레임
JP2943888B2 (ja) 表面実装型半導体装置の実装構造
JPH05218218A (ja) 電子部品パッケージおよびその実装方法
JPH09298351A (ja) 回路パターン変換サブプリント基板
JPH04245465A (ja) 電気部品及びその半田付け方法
JPH03125468A (ja) 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置
JPH04199564A (ja) 電子部品のパッケージ構造
JPH04167551A (ja) 表面実装型icパッケージ
JPH0575003A (ja) 半導体装置の実装構造