JPH04243155A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH04243155A JPH04243155A JP3003557A JP355791A JPH04243155A JP H04243155 A JPH04243155 A JP H04243155A JP 3003557 A JP3003557 A JP 3003557A JP 355791 A JP355791 A JP 355791A JP H04243155 A JPH04243155 A JP H04243155A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- hybrid integrated
- circuit device
- terminals
- mother board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003780 insertion Methods 0.000 abstract description 7
- 230000037431 insertion Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000007493 shaping process Methods 0.000 abstract description 2
- 238000005476 soldering Methods 0.000 abstract description 2
- 210000000078 claw Anatomy 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000010408 film Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Multi-Conductor Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＳＩＰ（シングル イ
ン ライン）型の混成集積回路装置に関する。
ン ライン）型の混成集積回路装置に関する。
【０００２】
【従来の技術】従来のＳＩＰ型の混成集積回路装置は、
厚膜，薄膜，有機等の混成集積回路基板の一端から所望
数の外部端子を引き出されマザーボードとなるプリント
配線基板に空けられた穴に挿入する形態が一般的であり
、所望する外部端子が増える事に対応して外部端子を引
き出すピッチを２．５４ｍｍから１．７８ｍｍさらに１
．２７ｍｍへと狭くしていくか、あるいは混成集積回路
基板の幅を広げていく事になるものである。またＳＩＰ
の構造の変形であるＺＩＰ（ジグザク イン ライ
ン）の場合では製造工程としてはＳＩＰ構造と同じであ
る最終工程に於いて、例えば１．２７ｍｍピッチのＳＩ
Ｐ構造の混成集積回路装置の外部端子をリード整形によ
り２．５４ｍｍピッチの２列端子に分け、列間幅も２．
５４ｍｍにするという手法を用いる事が一般的な構造で
ある。
厚膜，薄膜，有機等の混成集積回路基板の一端から所望
数の外部端子を引き出されマザーボードとなるプリント
配線基板に空けられた穴に挿入する形態が一般的であり
、所望する外部端子が増える事に対応して外部端子を引
き出すピッチを２．５４ｍｍから１．７８ｍｍさらに１
．２７ｍｍへと狭くしていくか、あるいは混成集積回路
基板の幅を広げていく事になるものである。またＳＩＰ
の構造の変形であるＺＩＰ（ジグザク イン ライ
ン）の場合では製造工程としてはＳＩＰ構造と同じであ
る最終工程に於いて、例えば１．２７ｍｍピッチのＳＩ
Ｐ構造の混成集積回路装置の外部端子をリード整形によ
り２．５４ｍｍピッチの２列端子に分け、列間幅も２．
５４ｍｍにするという手法を用いる事が一般的な構造で
ある。
【０００３】
【発明が解決しようとする課題】従来のＳＩＰ構造の混
成集積回路装置では、外部端子の端子ピッチは実装され
るマザーボードに端子に対応するピッチで端子挿入穴を
空ける必要があるため、１．２７ｍｍピッチ程度が限界
となる。従って多数の外部端子が必要とされる場合には
外形サイズの大型化を免れ得ないものとなっていた。ま
た、マザーボードに端子挿入穴を空けた場合、当然の事
ながらマザーボードの裏面に部品が実装出来なくなるた
め部品実装面積的且つ配線効率的にも不利であった。
成集積回路装置では、外部端子の端子ピッチは実装され
るマザーボードに端子に対応するピッチで端子挿入穴を
空ける必要があるため、１．２７ｍｍピッチ程度が限界
となる。従って多数の外部端子が必要とされる場合には
外形サイズの大型化を免れ得ないものとなっていた。ま
た、マザーボードに端子挿入穴を空けた場合、当然の事
ながらマザーボードの裏面に部品が実装出来なくなるた
め部品実装面積的且つ配線効率的にも不利であった。
【０００４】
【課題を解決するための手段】本発明によるＳＩＰ構造
の混成集積回路装置は、混成集積回路基板面に対してス
トレートに引き出されたＳＩＰ用外部端子を基板面に対
して垂直となるようＬ字に加工するか、ＤＩＰ用（デュ
アルインラインパッケージ）のあらかじめＬ字に加工さ
れた外部端子を挿入するか、所望の長さで切断しマザー
ボードに対してフラットとなるように加工する事と、赤
外線リフロー，ベイパーフェーズリフロー時に混成集積
回路装置が倒れないよう固定するための支持用のツメを
具備するものである。この混成集積回路装置支持用のツ
メ部はケース封止される場合はケース側面から延長する
方向で引き出され、モールドされる場合には前述の混成
集積回路装置の両端の２本の端子をマザーボードに並行
方向に各反対方向に延長した後マザーボードに挿入され
るべく先端部をＬ字に加工することにより形成するもの
である。
の混成集積回路装置は、混成集積回路基板面に対してス
トレートに引き出されたＳＩＰ用外部端子を基板面に対
して垂直となるようＬ字に加工するか、ＤＩＰ用（デュ
アルインラインパッケージ）のあらかじめＬ字に加工さ
れた外部端子を挿入するか、所望の長さで切断しマザー
ボードに対してフラットとなるように加工する事と、赤
外線リフロー，ベイパーフェーズリフロー時に混成集積
回路装置が倒れないよう固定するための支持用のツメを
具備するものである。この混成集積回路装置支持用のツ
メ部はケース封止される場合はケース側面から延長する
方向で引き出され、モールドされる場合には前述の混成
集積回路装置の両端の２本の端子をマザーボードに並行
方向に各反対方向に延長した後マザーボードに挿入され
るべく先端部をＬ字に加工することにより形成するもの
である。
【０００５】
【実施例】図１は本発明の実施例１を示す斜視図である
。厚膜混成集積回路基板１に１．８ｍｍピッチのＬ字の
クリップ端子２の列を交互に反対方向に引き出されるよ
うに２列取り付け外装材３で被覆する。従って交互に引
き出された端子のピッチは０．９ｍｍとなる。従って同
一基板長では４０％程度増加させる事が出来る。基板に
対して垂直に引き出されたクリップ端子２のリードは両
サイドの端子を残して１ｍｍ程度にフラットリード部を
形成するように切断する。さらに両サイドのリード長は
混成集積回路装置を支持出来るよう５ｍｍ程度の長さと
し、先端部をマザーボード４の挿入穴５に挿入するツメ
部６を形成するよう屈曲せしめるものである。マザーボ
ードとの接続はマザーボード上フラットリード部に対応
する位置に半田ペーストを塗布し混成集積回路装置を搭
載しベーパーフェーズリフロー法により半田接続するも
のである。
。厚膜混成集積回路基板１に１．８ｍｍピッチのＬ字の
クリップ端子２の列を交互に反対方向に引き出されるよ
うに２列取り付け外装材３で被覆する。従って交互に引
き出された端子のピッチは０．９ｍｍとなる。従って同
一基板長では４０％程度増加させる事が出来る。基板に
対して垂直に引き出されたクリップ端子２のリードは両
サイドの端子を残して１ｍｍ程度にフラットリード部を
形成するように切断する。さらに両サイドのリード長は
混成集積回路装置を支持出来るよう５ｍｍ程度の長さと
し、先端部をマザーボード４の挿入穴５に挿入するツメ
部６を形成するよう屈曲せしめるものである。マザーボ
ードとの接続はマザーボード上フラットリード部に対応
する位置に半田ペーストを塗布し混成集積回路装置を搭
載しベーパーフェーズリフロー法により半田接続するも
のである。
【０００６】図２は本発明の実施例２を示す斜視図であ
る。本実施例の場合は金属ケース７に封止される混成集
積回路装置の場合であり、リフロー時にマザーホード４
に固定するために必要なツメ部分６は金属ケース７側面
部を３ｍｍ程度延長し形成しておくものでる。
る。本実施例の場合は金属ケース７に封止される混成集
積回路装置の場合であり、リフロー時にマザーホード４
に固定するために必要なツメ部分６は金属ケース７側面
部を３ｍｍ程度延長し形成しておくものでる。
【０００７】本実施例では１．２７ｍｍピッチのＳＩＰ
用クリップ端子を用い金属ケースに封止した後、Ｌ字型
に整形し、３ｍｍ程度のフラットリード部を残して切断
するものである。マザーボード４への接続はフラットリ
ード部に対応する部分に半田ペーストを塗布し混成集積
回路装置を金属ケースのツメ部分とマザーボードのリー
ド挿入穴５に挿入し固定した後赤外線リフロー法により
半田接続されるものである。
用クリップ端子を用い金属ケースに封止した後、Ｌ字型
に整形し、３ｍｍ程度のフラットリード部を残して切断
するものである。マザーボード４への接続はフラットリ
ード部に対応する部分に半田ペーストを塗布し混成集積
回路装置を金属ケースのツメ部分とマザーボードのリー
ド挿入穴５に挿入し固定した後赤外線リフロー法により
半田接続されるものである。
【０００８】
【発明の効果】以上説明した通り実施例１に於いてはＳ
ＩＰ構造で従来限界であった１．２７ｍｍピッチに対し
０．９ｍｍピッチとなり同一基板長であれば４０％程度
引き出せる端子数が増やすことが可能になりさらにクリ
ップ構造の外部端子から熱圧着式リードフレームを採用
すればさらに端子ピッチを狭くすることが可能となる。 またマザーボードに端子挿入穴を設ける必要がないため
裏面に表面実装タイプの部品であれば搭載可能となるた
めマザーボード上での実装面積配線効率の点で有利であ
る。このように本発明によれば従来のＳＩＰがＤＩＰに
対してマザーボード上で実装面積が小さくて済むという
利点をそのままにし、さらに多ピン対応，高密度実装に
適応出来るものである。
ＩＰ構造で従来限界であった１．２７ｍｍピッチに対し
０．９ｍｍピッチとなり同一基板長であれば４０％程度
引き出せる端子数が増やすことが可能になりさらにクリ
ップ構造の外部端子から熱圧着式リードフレームを採用
すればさらに端子ピッチを狭くすることが可能となる。 またマザーボードに端子挿入穴を設ける必要がないため
裏面に表面実装タイプの部品であれば搭載可能となるた
めマザーボード上での実装面積配線効率の点で有利であ
る。このように本発明によれば従来のＳＩＰがＤＩＰに
対してマザーボード上で実装面積が小さくて済むという
利点をそのままにし、さらに多ピン対応，高密度実装に
適応出来るものである。
【図１】本発明の実施例１を示す斜視図。
【図２】本発明の実施例２を示す斜視図。
１ 混成集積回路基板
２ クリップ端子
３ 外装材
４ マザーボード
５ （ツメ部）挿入穴
６ （支持用）ツメ部
７ 金属ケース
Claims (1)
- 【請求項１】 混成集積回路基板の１辺から外部端子
が引き出される形態の混成集積回路装置に於いて、前記
外部端子先端部がＬ字状に整形され、且つ混成集積回路
装置が搭載されるマザーボードに設けた穴に挿入される
ツメ部分を具備した事を特徴とする混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003557A JPH04243155A (ja) | 1991-01-17 | 1991-01-17 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3003557A JPH04243155A (ja) | 1991-01-17 | 1991-01-17 | 混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04243155A true JPH04243155A (ja) | 1992-08-31 |
Family
ID=11560730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003557A Pending JPH04243155A (ja) | 1991-01-17 | 1991-01-17 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04243155A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0631312A1 (en) * | 1993-06-25 | 1994-12-28 | Fujitsu Limited | Single inline package |
| US5555488A (en) * | 1991-06-28 | 1996-09-10 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| US6295726B1 (en) | 1997-08-08 | 2001-10-02 | Nokia Networks Oy | Method of manufacturing surface-mountable SIL hybrid circuit |
| US6323545B1 (en) * | 1997-10-07 | 2001-11-27 | Mitsubishi Denkikabushiki Kaisha | Semiconductor device |
-
1991
- 1991-01-17 JP JP3003557A patent/JPH04243155A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555488A (en) * | 1991-06-28 | 1996-09-10 | Texas Instruments Incorporated | Integrated circuit device having improved post for surface-mount package |
| EP0631312A1 (en) * | 1993-06-25 | 1994-12-28 | Fujitsu Limited | Single inline package |
| US5451815A (en) * | 1993-06-25 | 1995-09-19 | Fujitsu Limited | Semiconductor device with surface mount package adapted for vertical mounting |
| US6295726B1 (en) | 1997-08-08 | 2001-10-02 | Nokia Networks Oy | Method of manufacturing surface-mountable SIL hybrid circuit |
| US6323545B1 (en) * | 1997-10-07 | 2001-11-27 | Mitsubishi Denkikabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
| JPH04243155A (ja) | 混成集積回路装置 | |
| JPS60136396A (ja) | 接続端子を備えた膜回路 | |
| JPH01230265A (ja) | 電子部品 | |
| JPH0338845Y2 (ja) | ||
| JPH02269609A (ja) | テーピング電子部品の製造方法 | |
| JPH0364876A (ja) | 電子部品のリード端子取付方法 | |
| JP2002118341A (ja) | 電子部品、電子部品の取付構造、一次接続用端子、電子部品の取付方法 | |
| US20020005296A1 (en) | Surface mount package for long lead devices | |
| JPH11354383A (ja) | 電子部品およびその製造方法と同電子部品用座板 | |
| JPH0563133A (ja) | 樹脂封止型半導体装置 | |
| JP3354308B2 (ja) | 大電流回路基板およびその製造方法 | |
| JPH04329271A (ja) | 混成集積回路装置 | |
| JPH0217694A (ja) | 面付電子部品実装用印刷配線基板 | |
| JP2001257443A (ja) | 端子ピンを備えた電源 | |
| JPS5828371Y2 (ja) | 回路接続素子 | |
| JP3316494B2 (ja) | パッケージ型ハイブリット集積回路装置 | |
| JP2730565B2 (ja) | 混成集積回路装置 | |
| JPH051098Y2 (ja) | ||
| JP2570602B2 (ja) | 表面実装型半導体装置 | |
| JP2567964Y2 (ja) | 電子部品の端子構造 | |
| JPH07326705A (ja) | 電子部品およびこれを利用した実装方法 | |
| JPS6354238B2 (ja) | ||
| JPH03167889A (ja) | モジュール基板の接続構造 | |
| JPH08125100A (ja) | 半導体パッケージの実装構造 |