JP2570602B2 - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2570602B2 JP2570602B2 JP5280536A JP28053693A JP2570602B2 JP 2570602 B2 JP2570602 B2 JP 2570602B2 JP 5280536 A JP5280536 A JP 5280536A JP 28053693 A JP28053693 A JP 28053693A JP 2570602 B2 JP2570602 B2 JP 2570602B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- package body
- semiconductor device
- leads
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表面実装型半導体装置
に関し、特に、すべてのリードがパッケージ本体の一側
面から導出され、その半田付け部が一列にかつジグザグ
に配置される立設型表面実装型半導体装置に関するもの
である。
に関し、特に、すべてのリードがパッケージ本体の一側
面から導出され、その半田付け部が一列にかつジグザグ
に配置される立設型表面実装型半導体装置に関するもの
である。
【０００２】
【従来の技術】立設型の表面実装型の半導体装置は、外
部リード先端の半田付け部をパッケージ本体の外部リー
ド取り出し面に対して平行にあるいはＪ字型に成形する
ことにより、プリント配線板上への半田リフローによる
表面実装を可能としたものである。その従来例は、例え
ば、特開昭６３−１６６５０号公報、特開昭６３−７９
３６１号公報、特開平１−２０１９４６号公報等に記載
されているように図５に示されるものであった。
部リード先端の半田付け部をパッケージ本体の外部リー
ド取り出し面に対して平行にあるいはＪ字型に成形する
ことにより、プリント配線板上への半田リフローによる
表面実装を可能としたものである。その従来例は、例え
ば、特開昭６３−１６６５０号公報、特開昭６３−７９
３６１号公報、特開平１−２０１９４６号公報等に記載
されているように図５に示されるものであった。
【０００３】図５（ａ）は、各従来例の正面図、図５
（ｂ）〜図５（ｆ）は、各従来例の側面図である。
（ｂ）、（ｃ）に示すものは、パッケージ本体１の一側
面からＺＩＰ（ZigzagInline Package ）型に導出され
た外部リード３を、外側［（ｂ）の場合］あるいは内側
［（ｃ）の場合］に向けてＬ字状あるいは逆Ｌ字状に成
形したものであり、（ｄ）、（ｅ）に示すものは、パッ
ケージ本体１の一側面からＺＩＰ型に導出された外部リ
ード３を、外側［（ｄ）の場合］あるいは内側［（ｅ）
の場合］に向けてＪ字状に成形したものである。また、
（ｆ）に示すものは、パッケージ本体１の一側面からＳ
ＩＰ（Single Inline Package ）型に導出された外部リ
ード３の先端部をＬ字状あるいは逆Ｌ字状に成形したも
のである。
（ｂ）〜図５（ｆ）は、各従来例の側面図である。
（ｂ）、（ｃ）に示すものは、パッケージ本体１の一側
面からＺＩＰ（ZigzagInline Package ）型に導出され
た外部リード３を、外側［（ｂ）の場合］あるいは内側
［（ｃ）の場合］に向けてＬ字状あるいは逆Ｌ字状に成
形したものであり、（ｄ）、（ｅ）に示すものは、パッ
ケージ本体１の一側面からＺＩＰ型に導出された外部リ
ード３を、外側［（ｄ）の場合］あるいは内側［（ｅ）
の場合］に向けてＪ字状に成形したものである。また、
（ｆ）に示すものは、パッケージ本体１の一側面からＳ
ＩＰ（Single Inline Package ）型に導出された外部リ
ード３の先端部をＬ字状あるいは逆Ｌ字状に成形したも
のである。
【０００４】これらの半導体装置は、プリント配線板上
に塗付された半田ペースト上に載置され、半田リフロー
によりプリント配線板上に実装される。図６（ａ）は、
図５（ｂ）に示す従来例をプリント配線板上に搭載した
状態を示す正面図であり、図６（ｂ）はその拡大図、図
６（ｃ）はその拡大側面図である。図６に示されるよう
に、表面実装型半導体装置の外部リード３のＬ字状に加
工された先端部は、プリント配線板上の配線（図示な
し）に半田４により固着される。
に塗付された半田ペースト上に載置され、半田リフロー
によりプリント配線板上に実装される。図６（ａ）は、
図５（ｂ）に示す従来例をプリント配線板上に搭載した
状態を示す正面図であり、図６（ｂ）はその拡大図、図
６（ｃ）はその拡大側面図である。図６に示されるよう
に、表面実装型半導体装置の外部リード３のＬ字状に加
工された先端部は、プリント配線板上の配線（図示な
し）に半田４により固着される。
【０００５】而して、この種立設型の表面実装型半導体
装置では、横設されるＱＦＰ型半導体装置やＳＯＪ型半
導体装置等とは異なって、半田ペースト上への載置時お
よび半田リフロー時の不安定さが問題となる。図７
（ａ）は、特開平２−２７０３６１号公報にて提案され
た、実装時の安定性を確保できるようになされた半導体
装置の正面図であり、図７（ｂ）、図７（ｃ）は、それ
ぞれその側面図と底面図である。この従来例では、外部
リード３はＬ字状または逆Ｌ字状に成形されており、パ
ッケージ本体１にはこの外部リードのほかにその両サイ
ドに突起８が設けられている。図８（ａ）は、図７に示
す従来例をプリント配線板上に実装したときの状態を示
す正面図であり、図８（ｂ）はその拡大図、図８（ｃ）
はその拡大側面図である。図８に示されるように、プリ
ント配線板への実装時にパッケージ本体１に設けられた
突起８はプリント配線板５に開設された穴６に挿入さ
れ、また、Ｌ字状に加工された外部リード３先端部は、
プリント配線板上の配線（図示なし）に半田４により固
着される。
装置では、横設されるＱＦＰ型半導体装置やＳＯＪ型半
導体装置等とは異なって、半田ペースト上への載置時お
よび半田リフロー時の不安定さが問題となる。図７
（ａ）は、特開平２−２７０３６１号公報にて提案され
た、実装時の安定性を確保できるようになされた半導体
装置の正面図であり、図７（ｂ）、図７（ｃ）は、それ
ぞれその側面図と底面図である。この従来例では、外部
リード３はＬ字状または逆Ｌ字状に成形されており、パ
ッケージ本体１にはこの外部リードのほかにその両サイ
ドに突起８が設けられている。図８（ａ）は、図７に示
す従来例をプリント配線板上に実装したときの状態を示
す正面図であり、図８（ｂ）はその拡大図、図８（ｃ）
はその拡大側面図である。図８に示されるように、プリ
ント配線板への実装時にパッケージ本体１に設けられた
突起８はプリント配線板５に開設された穴６に挿入さ
れ、また、Ｌ字状に加工された外部リード３先端部は、
プリント配線板上の配線（図示なし）に半田４により固
着される。
【０００６】
【発明が解決しようとする課題】上述した図５に示した
従来例では、プリント配線板への実装時に正確な位置決
めを行うことが困難であり、さらに実装時のの不安定さ
が問題となる。また、図７に示したパッケージ本体に突
起を設ける従来例では、パッケージ本体の外部リード導
出面に、外部リード３のほかに突起８を設けなければな
らないため、パッケージが大型化する問題点があり、実
装の高密度化を損なうものであった。また、このパッケ
ージのための樹脂モールド用金型は、ＺＩＰ型パッケー
ジのものと共用することができず、専用に金型をおこさ
なければならず、その分工数、コストがかかっていた。
従来例では、プリント配線板への実装時に正確な位置決
めを行うことが困難であり、さらに実装時のの不安定さ
が問題となる。また、図７に示したパッケージ本体に突
起を設ける従来例では、パッケージ本体の外部リード導
出面に、外部リード３のほかに突起８を設けなければな
らないため、パッケージが大型化する問題点があり、実
装の高密度化を損なうものであった。また、このパッケ
ージのための樹脂モールド用金型は、ＺＩＰ型パッケー
ジのものと共用することができず、専用に金型をおこさ
なければならず、その分工数、コストがかかっていた。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、本発明によれば、パッケージ本体の一側面から一列
にかつその面に対して垂直方向に全てのリードが導出さ
れている表面実装型半導体装置において、上記リードの
内の２本は先端部がパッケージ本体のリード導出面に対
して垂直方向にかつ他のリードの先端部を越えて延びて
おり、上記リードの内の残りはその先端部がパッケージ
本体のリード導出面と平行にあるいはＪ字状に成形され
かつその実装基板に当接する部分の配列がジグザグにな
され、先端部がパッケージ本体のリード導出面に対して
垂直方向に延びている前記２本のリードは、それぞれパ
ッケージ本体の２つの主面の異なる側へ引き出されてな
り、表面実装型のリードと、位置決め専用挿入部を有す
る２本のリードとを有することを特徴とする表面実装型
半導体装置が提供される。
め、本発明によれば、パッケージ本体の一側面から一列
にかつその面に対して垂直方向に全てのリードが導出さ
れている表面実装型半導体装置において、上記リードの
内の２本は先端部がパッケージ本体のリード導出面に対
して垂直方向にかつ他のリードの先端部を越えて延びて
おり、上記リードの内の残りはその先端部がパッケージ
本体のリード導出面と平行にあるいはＪ字状に成形され
かつその実装基板に当接する部分の配列がジグザグにな
され、先端部がパッケージ本体のリード導出面に対して
垂直方向に延びている前記２本のリードは、それぞれパ
ッケージ本体の２つの主面の異なる側へ引き出されてな
り、表面実装型のリードと、位置決め専用挿入部を有す
る２本のリードとを有することを特徴とする表面実装型
半導体装置が提供される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１（ａ）は、本発明の第１の実施例
を示す正面図であり、図１（ｂ）、図１（ｃ）は、それ
ぞれその側面図と底面図である。本実施例は、両サイド
の２本のリードが空きピンである場合の例であって、図
１に示されるように、パッケージ本体１の一側面よりす
べてのリードがＺＩＰ型パッケージの場合のようにジグ
ザグに引き出されるが、両サイドの位置決め用空きピン
２のみが垂直に延び、それ以外の外部リード３は先端部
が外側に向かうＬ字状あるいは逆Ｌ字状にに成形されて
いる。
て説明する。 ［第１の実施例］図１（ａ）は、本発明の第１の実施例
を示す正面図であり、図１（ｂ）、図１（ｃ）は、それ
ぞれその側面図と底面図である。本実施例は、両サイド
の２本のリードが空きピンである場合の例であって、図
１に示されるように、パッケージ本体１の一側面よりす
べてのリードがＺＩＰ型パッケージの場合のようにジグ
ザグに引き出されるが、両サイドの位置決め用空きピン
２のみが垂直に延び、それ以外の外部リード３は先端部
が外側に向かうＬ字状あるいは逆Ｌ字状にに成形されて
いる。
【０００９】図２（ａ）は、図１に示す本実施例の半導
体装置をプリント配線板上に搭載した状態を示す正面図
であり、図２（ｂ）はその拡大図、図２（ｃ）はその拡
大側面図である。プリント配線板５には、半導体装置の
外部リード３に対応して配線パターン（図示なし）が設
けられる外、位置決め用空きピン２に対応して穴６が穿
孔されている。この場合、穴６の周囲には配線パターン
は設けられていない。プリント配線板５の配線パターン
上にスクリーン印刷法等の手段により半田ペーストを塗
付し、半導体装置を装着する。このとき半導体装置の位
置決め用空きピン２をプリント配線板の穴６に挿入する
ことにより、配線パターンに外部リード３が位置決めさ
れ、かつ半導体装置は安定してプリント配線板上に保持
される。この状態で半田リフローを行うことにより図２
に示すように実装される。なお、本実施例において、空
きピンが３本以上存在していた場合には、それらすべて
を位置決め用空きピン２として用いてもよく、また２本
以外のピンは外部リード３と同様にＬ字状に加工しても
よい。
体装置をプリント配線板上に搭載した状態を示す正面図
であり、図２（ｂ）はその拡大図、図２（ｃ）はその拡
大側面図である。プリント配線板５には、半導体装置の
外部リード３に対応して配線パターン（図示なし）が設
けられる外、位置決め用空きピン２に対応して穴６が穿
孔されている。この場合、穴６の周囲には配線パターン
は設けられていない。プリント配線板５の配線パターン
上にスクリーン印刷法等の手段により半田ペーストを塗
付し、半導体装置を装着する。このとき半導体装置の位
置決め用空きピン２をプリント配線板の穴６に挿入する
ことにより、配線パターンに外部リード３が位置決めさ
れ、かつ半導体装置は安定してプリント配線板上に保持
される。この状態で半田リフローを行うことにより図２
に示すように実装される。なお、本実施例において、空
きピンが３本以上存在していた場合には、それらすべて
を位置決め用空きピン２として用いてもよく、また２本
以外のピンは外部リード３と同様にＬ字状に加工しても
よい。
【００１０】［第２の実施例］図３（ａ）は、本発明の
第２の実施例を示す正面図であり、図３（ｂ）、図３
（ｃ）は、それぞれその側面図と底面図である。本実施
例は、半導体装置が空きピンを有しない場合の例であ
る。この実施例でも、図３に示されるように、パッケー
ジ本体１の一側面よりすべてのリードがＺＩＰ型パッケ
ージの場合のようにジグザグに引き出されるが、両サイ
ドの外部リードは、位置決め用外部リード７として用い
られてその先端部は鉛直方向に延びており、それ以外の
外部リード３は先端部が外側に向かうＬ字状あるいは逆
Ｌ字状にに成形されている。位置決め用外部リード７
は、クランク状に加工されており、そして、その水平に
なされた部分は、外部リード３の先端部と同一平面上に
位置している。
第２の実施例を示す正面図であり、図３（ｂ）、図３
（ｃ）は、それぞれその側面図と底面図である。本実施
例は、半導体装置が空きピンを有しない場合の例であ
る。この実施例でも、図３に示されるように、パッケー
ジ本体１の一側面よりすべてのリードがＺＩＰ型パッケ
ージの場合のようにジグザグに引き出されるが、両サイ
ドの外部リードは、位置決め用外部リード７として用い
られてその先端部は鉛直方向に延びており、それ以外の
外部リード３は先端部が外側に向かうＬ字状あるいは逆
Ｌ字状にに成形されている。位置決め用外部リード７
は、クランク状に加工されており、そして、その水平に
なされた部分は、外部リード３の先端部と同一平面上に
位置している。
【００１１】図４（ａ）は、図３に示す本実施例の半導
体装置をプリント配線板上に搭載した状態を示す正面図
であり、図４（ｂ）はその拡大図、図４（ｃ）はその拡
大側面図である。プリント配線板５には、半導体装置の
外部リード３および位置決め用外部リード７に対応して
配線パターン（図示なし）が設けられ、そして、位置決
め用外部リード７に対応して穴６が穿孔されている。本
実施例の半導体装置も半田ペーストの塗付されたプリン
ト配線板上に搭載されるが、このとき半導体装置の位置
決め用外部リード７をプリント配線板の穴６に挿入する
ことにより、配線パターンと外部リード３、７との位置
決めがなされ、かつ半導体装置は安定してプリント配線
板上に保持される。本実施例の場合には、リフロー後に
は位置決め用外部リード７も半田４によりプリント配線
板に固着される。なお、本実施例においては、３本以上
の外部リードを位置決め用外部リード７として用いるこ
とができる。
体装置をプリント配線板上に搭載した状態を示す正面図
であり、図４（ｂ）はその拡大図、図４（ｃ）はその拡
大側面図である。プリント配線板５には、半導体装置の
外部リード３および位置決め用外部リード７に対応して
配線パターン（図示なし）が設けられ、そして、位置決
め用外部リード７に対応して穴６が穿孔されている。本
実施例の半導体装置も半田ペーストの塗付されたプリン
ト配線板上に搭載されるが、このとき半導体装置の位置
決め用外部リード７をプリント配線板の穴６に挿入する
ことにより、配線パターンと外部リード３、７との位置
決めがなされ、かつ半導体装置は安定してプリント配線
板上に保持される。本実施例の場合には、リフロー後に
は位置決め用外部リード７も半田４によりプリント配線
板に固着される。なお、本実施例においては、３本以上
の外部リードを位置決め用外部リード７として用いるこ
とができる。
【００１２】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、外部リード
をＬ字状に成形していたが、これを変更して、Ｊ字状に
成形するようにすることができる。また、リードをパッ
ケージ本体からＺＩＰ型パッケージのように引き出して
いたが、これに代え、図５（ｆ）に示されるようにＳＩ
Ｐ型パッケージのように引き出してもよい。また、空き
ピンが１本のみの半導体装置の場合あるいは空きピンが
１個所に集中している場合には、第１の実施例と第２の
実施例とを組み合わせて、１つの半導体装置に位置決め
用空きピン２と位置決め用外部リード７とを並置するよ
うにしてもよい。
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本願発明の要旨内において各種
の変更が可能である。例えば、実施例では、外部リード
をＬ字状に成形していたが、これを変更して、Ｊ字状に
成形するようにすることができる。また、リードをパッ
ケージ本体からＺＩＰ型パッケージのように引き出して
いたが、これに代え、図５（ｆ）に示されるようにＳＩ
Ｐ型パッケージのように引き出してもよい。また、空き
ピンが１本のみの半導体装置の場合あるいは空きピンが
１個所に集中している場合には、第１の実施例と第２の
実施例とを組み合わせて、１つの半導体装置に位置決め
用空きピン２と位置決め用外部リード７とを並置するよ
うにしてもよい。
【００１３】
【発明の効果】以上説明したように、本発明は、パッケ
ージ本体の一側面からその面に対して垂直方向に全ての
リードが導出されている立設型の表面実装型半導体装置
において、少なくとも２本のリードを位置決め用として
鉛直方向に引き延ばしたものであるので、以下の効果を
享受することができる。 外部リードのプリント配線板の配線パターンへの位
置決めが正確に行われるようになり、また半導体装置を
プリント配線板に装着した時に生じる半導体装置の不安
定さを解消することができるので、半田付け不良の発生
を防止して歩留りの向上を図ることができる。 パッケージ本体のリード導出面に突起等のリード以
外の部材を設ける必要がないので、半導体装置が大型化
する不都合を回避することができる。 樹脂モールドパッケージの構造がＺＩＰ型の場合と
同じであるので、同一の樹脂モールド用金型で２種類の
構造のパッケージを製造することが可能となり、コスト
ダウンを図ることができる。
ージ本体の一側面からその面に対して垂直方向に全ての
リードが導出されている立設型の表面実装型半導体装置
において、少なくとも２本のリードを位置決め用として
鉛直方向に引き延ばしたものであるので、以下の効果を
享受することができる。 外部リードのプリント配線板の配線パターンへの位
置決めが正確に行われるようになり、また半導体装置を
プリント配線板に装着した時に生じる半導体装置の不安
定さを解消することができるので、半田付け不良の発生
を防止して歩留りの向上を図ることができる。 パッケージ本体のリード導出面に突起等のリード以
外の部材を設ける必要がないので、半導体装置が大型化
する不都合を回避することができる。 樹脂モールドパッケージの構造がＺＩＰ型の場合と
同じであるので、同一の樹脂モールド用金型で２種類の
構造のパッケージを製造することが可能となり、コスト
ダウンを図ることができる。
【図１】 本発明の第１の実施例の正面図、側面図およ
び底面図。
び底面図。
【図２】 本発明の第１の実施例のプリント配線板への
実装状態を示す正面図、拡大正面図および拡大側面図。
実装状態を示す正面図、拡大正面図および拡大側面図。
【図３】 本発明の第２の実施例の正面図、側面図およ
び底面図。
び底面図。
【図４】 本発明の第２の実施例のプリント配線板への
実装状態を示す正面図、拡大正面図および拡大側面図。
実装状態を示す正面図、拡大正面図および拡大側面図。
【図５】 第１の従来例の正面図と側面図。
【図６】 第１の従来例の実装状態を示す正面図、拡大
正面図および拡大側面図。
正面図および拡大側面図。
【図７】 第２の従来例の正面図、側面図および底面
図。
図。
【図８】 第２の従来例の実装状態を示す正面図、拡大
正面図および拡大側面図。
正面図および拡大側面図。
【符号の説明】 １ パッケージ本体 ２ 位置決め用空きピン ３ 外部リード ４ 半田 ５ プリント配線板 ６ 穴 ７ 位置決め用外部リード ８ 突起
Claims (4)
- 【請求項１】 パッケージ本体の一側面から一列にかつ
その面に対して垂直方向に全てのリードが導出されてい
る表面実装型半導体装置において、上記リードの内の２
本は先端部がパッケージ本体のリード導出面に対して垂
直方向にかつ他のリードの先端部を越えて延びており、
上記リードの内の残りはその先端部がパッケージ本体の
リード導出面と平行にあるいはＪ字状に成形されかつそ
の実装基板に当接する部分の配列がジグザグになされ、
先端部がパッケージ本体のリード導出面に対して垂直方
向に延びている前記２本のリードは、それぞれパッケー
ジ本体の２つの主面の異なる側へ引き出されてなり、表
面実装型のリードと、位置決め専用挿入部を有する２本
のリードとを有することを特徴とする表面実装型半導体
装置。 - 【請求項２】 先端部がパッケージ本体のリード導出面
に対して垂直方向に延びている前記２本のリードは、パ
ッケージ本体のリード導出面と平行になされた表面実装
部を有しており、その平行になされた部分の底面は、先
端部がパッケージ本体のリード導出面と平行にまたはＪ
字状に成形されたリードの先端部の底面とほぼ同一平面
上に配置されていることを特徴とする請求項１記載の表
面実装型半導体装置。 - 【請求項３】 先端部がパッケージ本体のリード導出面
と平行に成形されたリードは、その先端部が外側に向か
って延びていることを特徴とする請求項１記載の表面実
装型半導体装置。 - 【請求項４】 先端部がパッケージ本体のリード導出面
に対して垂直方向に延びているリードはリード列の端部
に位置していることを特徴とする請求項１記載の表面実
装型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280536A JP2570602B2 (ja) | 1993-10-14 | 1993-10-14 | 表面実装型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5280536A JP2570602B2 (ja) | 1993-10-14 | 1993-10-14 | 表面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07115162A JPH07115162A (ja) | 1995-05-02 |
| JP2570602B2 true JP2570602B2 (ja) | 1997-01-08 |
Family
ID=17626455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5280536A Expired - Fee Related JP2570602B2 (ja) | 1993-10-14 | 1993-10-14 | 表面実装型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570602B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS622638A (ja) * | 1985-06-28 | 1987-01-08 | Toshiba Corp | 半導体装置 |
| JPH04309255A (ja) * | 1991-04-08 | 1992-10-30 | Hitachi Ltd | 半導体装置 |
| JP3043741U (ja) * | 1997-05-26 | 1997-11-28 | 株式会社新和 | 防寒用ソックス |
-
1993
- 1993-10-14 JP JP5280536A patent/JP2570602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07115162A (ja) | 1995-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09289052A (ja) | モジュールの実装構造 | |
| JPH10313089A (ja) | 電子部品およびその実装構造 | |
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JP2570602B2 (ja) | 表面実装型半導体装置 | |
| USRE37961E1 (en) | Pin connector, pin connector holder and packaging board for mounting electronic component | |
| JPH08315938A (ja) | Ｉｃソケット | |
| JPH0563133A (ja) | 樹脂封止型半導体装置 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPH03138875A (ja) | クランプリードの接続構造 | |
| JP2687798B2 (ja) | コネクタ | |
| JPH04243155A (ja) | 混成集積回路装置 | |
| JPH02111093A (ja) | 半導体装置の表面実装構造 | |
| JPH08186337A (ja) | プリント配線板構造 | |
| JPH07106745A (ja) | プリント配線板及びパッドへの半田皮膜形成方法 | |
| JPS58298Y2 (ja) | 半導体装置 | |
| JPH0555576U (ja) | 電子部品の実装構造 | |
| JP3294732B2 (ja) | リードピンおよびその取付構造 | |
| JPH0217694A (ja) | 面付電子部品実装用印刷配線基板 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JPH04104194A (ja) | 表示装置 | |
| JP2001257443A (ja) | 端子ピンを備えた電源 | |
| JP4174572B2 (ja) | パチンコ機の配線構造 | |
| JPH06187575A (ja) | Ｌｅｄ表示器 | |
| JPH01201946A (ja) | 半導体装置 | |
| JPH01187960A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |