JPH05251612A - ハイブリッドｉｃ - Google Patents
ハイブリッドｉｃInfo
- Publication number
- JPH05251612A JPH05251612A JP8483992A JP8483992A JPH05251612A JP H05251612 A JPH05251612 A JP H05251612A JP 8483992 A JP8483992 A JP 8483992A JP 8483992 A JP8483992 A JP 8483992A JP H05251612 A JPH05251612 A JP H05251612A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hybrid
- leads
- terminal
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 面実装が可能なハイブリッドＩＣを提供する
こと。 【構成】 基板１１の周縁部に複数の切欠部１３を設
け、この切欠部１３内にそれぞれリード１４を取り付け
たハイブリッドＩＣ１であって、このリード１４は、上
側端子１５と下側端子１６とに分割された取り付け部１
４ｂと、基板１１と略平行に導出された先端部１４ａと
から成り、基板１１を上側端子１５と下側端子１６との
間で挟持するとともに、リードの先端部１４ａを基板１
１の側面１１ａよりも内側に配置するものである。
こと。 【構成】 基板１１の周縁部に複数の切欠部１３を設
け、この切欠部１３内にそれぞれリード１４を取り付け
たハイブリッドＩＣ１であって、このリード１４は、上
側端子１５と下側端子１６とに分割された取り付け部１
４ｂと、基板１１と略平行に導出された先端部１４ａと
から成り、基板１１を上側端子１５と下側端子１６との
間で挟持するとともに、リードの先端部１４ａを基板１
１の側面１１ａよりも内側に配置するものである。
Description
【０００１】
【産業上の利用分野】本発明は、複数の電子部品が基板
に搭載され、リードを介してマザーボード上に実装され
るハイブリッドＩＣに関するものである。
に搭載され、リードを介してマザーボード上に実装され
るハイブリッドＩＣに関するものである。
【０００２】
【従来の技術】基板上に複数の半導体素子や抵抗および
コンデンサ等のチップ部品が搭載され、所定の電気回路
を構成するハイブリッドＩＣは、その基板に取り付けら
れたリードを介してマザーボード上に実装されている。
このようなハイブリッドＩＣを図５に基づいて説明す
る。すなわち、このハイブリッドＩＣ１は、配線パター
ン１２が形成された基板１１と、この基板１１上に搭載
された半導体素子２１およびチップ部品２２と、基板１
１の周縁部に取り付けられたリード１４とから構成され
ている。
コンデンサ等のチップ部品が搭載され、所定の電気回路
を構成するハイブリッドＩＣは、その基板に取り付けら
れたリードを介してマザーボード上に実装されている。
このようなハイブリッドＩＣを図５に基づいて説明す
る。すなわち、このハイブリッドＩＣ１は、配線パター
ン１２が形成された基板１１と、この基板１１上に搭載
された半導体素子２１およびチップ部品２２と、基板１
１の周縁部に取り付けられたリード１４とから構成され
ている。
【０００３】搭載された半導体素子１１は例えばボンデ
ィングワイヤー２１ａを介して配線パターン１２と接続
され、またチップ部品２２はハンダ付け等により配線パ
ターン１２と接続されている。基板１１の周縁部に取り
付けられたリード１４は、このような配線パターン１２
と導通状態となっており、基板１１の下方に導出されて
いる。このハイブリッドＩＣ１をマザーボード２上に実
装するには、基板１１の下方に導出されたリード１４
を、マザーボード２に設けられたスルーホール３に挿入
し、ハンダ付けにより固定する。
ィングワイヤー２１ａを介して配線パターン１２と接続
され、またチップ部品２２はハンダ付け等により配線パ
ターン１２と接続されている。基板１１の周縁部に取り
付けられたリード１４は、このような配線パターン１２
と導通状態となっており、基板１１の下方に導出されて
いる。このハイブリッドＩＣ１をマザーボード２上に実
装するには、基板１１の下方に導出されたリード１４
を、マザーボード２に設けられたスルーホール３に挿入
し、ハンダ付けにより固定する。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなハイブリッドＩＣには次のような問題がある。すな
わち、リードが基板の下方に導出されているため、マザ
ーボードに形成されたスルーホール内にリードを挿入し
て実装しなければならない。このため、リードがスルー
ホールの位置に精度良く挿入されない場合、リードの曲
がりや寄り等が発生する可能性がある。また、ハイブリ
ッドＩＣの搬送時において、外力によるリードの曲がり
や寄り等が発生しやすい。特にリードの本数が増加した
場合、このようなリードの曲がりや寄り等がショートや
接続不良の原因となるため、ハイブリッドＩＣのいわゆ
るファインピッチ化に対応するには不十分である。よっ
て、本発明は面実装が可能なハイブリッドＩＣを提供す
ることを目的とする。
うなハイブリッドＩＣには次のような問題がある。すな
わち、リードが基板の下方に導出されているため、マザ
ーボードに形成されたスルーホール内にリードを挿入し
て実装しなければならない。このため、リードがスルー
ホールの位置に精度良く挿入されない場合、リードの曲
がりや寄り等が発生する可能性がある。また、ハイブリ
ッドＩＣの搬送時において、外力によるリードの曲がり
や寄り等が発生しやすい。特にリードの本数が増加した
場合、このようなリードの曲がりや寄り等がショートや
接続不良の原因となるため、ハイブリッドＩＣのいわゆ
るファインピッチ化に対応するには不十分である。よっ
て、本発明は面実装が可能なハイブリッドＩＣを提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記の課題を解
決するために成されたハイブリッドＩＣである。すなわ
ち、複数の電子部品を搭載した基板の周縁部に複数の切
欠部を設け、この切欠部内にそれぞれリードを取り付け
たハイブリッドＩＣであって、このリードは、上側端子
と下側端子とに分割された取り付け部と、基板と略平行
に導出された先端部とから成り、基板を上側端子と下側
端子との間で挟持するとともに、リードの先端部を基板
の側面よりも内側に配置するものである。
決するために成されたハイブリッドＩＣである。すなわ
ち、複数の電子部品を搭載した基板の周縁部に複数の切
欠部を設け、この切欠部内にそれぞれリードを取り付け
たハイブリッドＩＣであって、このリードは、上側端子
と下側端子とに分割された取り付け部と、基板と略平行
に導出された先端部とから成り、基板を上側端子と下側
端子との間で挟持するとともに、リードの先端部を基板
の側面よりも内側に配置するものである。
【０００６】
【作用】基板に取り付けられたリードの先端部が基板と
略平行に導出されているため、マザーボードの上面と、
このリードの先端部の下面との接続による面実装が可能
となる。また、基板の周縁部に設けられた切欠部内にリ
ードが取り付けられており、さらに、その先端部が基板
の側面よりも内側に配置されているため、搬送の際やマ
ザーボードへの実装の際にハイブリッドＩＣに加わる外
力が基板により阻止され、リードの先端部に伝わること
がない。
略平行に導出されているため、マザーボードの上面と、
このリードの先端部の下面との接続による面実装が可能
となる。また、基板の周縁部に設けられた切欠部内にリ
ードが取り付けられており、さらに、その先端部が基板
の側面よりも内側に配置されているため、搬送の際やマ
ザーボードへの実装の際にハイブリッドＩＣに加わる外
力が基板により阻止され、リードの先端部に伝わること
がない。
【０００７】
【実施例】以下に、本発明のハイブリッドＩＣを図面に
基づいて説明する。図１は本発明のハイブリッドＩＣを
説明する図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ線矢視断面図である。すなわち、ハイブリッドＩＣ１
は、セラミックス等の基板１１上にベアチップ状態およ
びパッケージ状態の半導体素子２１や、抵抗器およびコ
ンデンサ等のチップ部品２２がそれぞれ搭載されたもの
で、基板１１に取り付けられたリード１４によりマザー
ボード２と接続されるものである。
基づいて説明する。図１は本発明のハイブリッドＩＣを
説明する図で、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ線矢視断面図である。すなわち、ハイブリッドＩＣ１
は、セラミックス等の基板１１上にベアチップ状態およ
びパッケージ状態の半導体素子２１や、抵抗器およびコ
ンデンサ等のチップ部品２２がそれぞれ搭載されたもの
で、基板１１に取り付けられたリード１４によりマザー
ボード２と接続されるものである。
【０００８】基板１１上には所定の配線パターン１２が
形成されており、この配線パターン１２とチップ部品２
２および半導体素子２１とが電気的に接続されている。
とくに半導体素子２１は、例えばボンディングワイヤー
２１ａを介して接続されており、チップ部品２２は直接
ハンダ付けされている。
形成されており、この配線パターン１２とチップ部品２
２および半導体素子２１とが電気的に接続されている。
とくに半導体素子２１は、例えばボンディングワイヤー
２１ａを介して接続されており、チップ部品２２は直接
ハンダ付けされている。
【０００９】基板１１の周縁部には、複数の切欠部１３
が設けられており、この切欠部１３内にそれぞれリード
１４が取り付けられている。リード１４は上側端子１５
と下側端子１６とに分割された取り付け部１４ｂと、基
板１１と略平行に導出された先端部１４ａとから構成さ
れている。この上側端子１５と下側端子１６との間で基
板１１が挟持され、ハンダ付け等を用いてより確実に基
板１１と接続されている。さらに、リード１４の先端部
１４ａは、基板１１の側面１１ａよりも内側となる状態
に配置されており、側面１１ａから外側に突出していな
い。
が設けられており、この切欠部１３内にそれぞれリード
１４が取り付けられている。リード１４は上側端子１５
と下側端子１６とに分割された取り付け部１４ｂと、基
板１１と略平行に導出された先端部１４ａとから構成さ
れている。この上側端子１５と下側端子１６との間で基
板１１が挟持され、ハンダ付け等を用いてより確実に基
板１１と接続されている。さらに、リード１４の先端部
１４ａは、基板１１の側面１１ａよりも内側となる状態
に配置されており、側面１１ａから外側に突出していな
い。
【００１０】したがって、各リード１４とリード１４と
の間が基板１１により仕切られた状態となっているた
め、ハイブリッドＩＣ１に外力が加わっても、この基板
１１により妨げられて、リード１４に外力が伝わらな
い。
の間が基板１１により仕切られた状態となっているた
め、ハイブリッドＩＣ１に外力が加わっても、この基板
１１により妨げられて、リード１４に外力が伝わらな
い。
【００１１】このリード１４部分の拡大断面図を図２に
示す。すなわち、リード１４の上側端子１５と配線パタ
ーン１２とがハンダ付け等により接続されており、この
配線パターン１２、およびこれに接続されたボンディン
グワイヤー２１ａを介して半導体素子２１とリード１４
とが電気的に接続されている。また、リード１４の先端
部１４ａは下側端子１６から導出された状態となってい
る。したがって、ハイブリッドＩＣ１をマザーボード２
の上面に搭載した場合、基板１１の下面とマザーボード
２の上面との間にリード１４の厚さだけ隙間ができる。
なお、先端部１４ａの下面が少なくとも基板１１の下面
よりも下方になっていれば、ハイブリッドＩＣ１をマザ
ーボード２の上面に搭載する際に、基板１１の下面がマ
ザーボード２の上面に接触することなく面実装できる。
また、ハイブリッドＩＣ１をマザーボード２の上面にハ
ンダ付けする場合、リフローハンダ付け法を用いること
ができるとともに、ハイブリッドＩＣ１の上方からハン
ダ付けの良否を目視することができる。
示す。すなわち、リード１４の上側端子１５と配線パタ
ーン１２とがハンダ付け等により接続されており、この
配線パターン１２、およびこれに接続されたボンディン
グワイヤー２１ａを介して半導体素子２１とリード１４
とが電気的に接続されている。また、リード１４の先端
部１４ａは下側端子１６から導出された状態となってい
る。したがって、ハイブリッドＩＣ１をマザーボード２
の上面に搭載した場合、基板１１の下面とマザーボード
２の上面との間にリード１４の厚さだけ隙間ができる。
なお、先端部１４ａの下面が少なくとも基板１１の下面
よりも下方になっていれば、ハイブリッドＩＣ１をマザ
ーボード２の上面に搭載する際に、基板１１の下面がマ
ザーボード２の上面に接触することなく面実装できる。
また、ハイブリッドＩＣ１をマザーボード２の上面にハ
ンダ付けする場合、リフローハンダ付け法を用いること
ができるとともに、ハイブリッドＩＣ１の上方からハン
ダ付けの良否を目視することができる。
【００１２】次に、このリード１４を基板１１に取り付
ける方法を説明する。図３はリード１４の取り付けを説
明する斜視図で、（ａ）〜（ｃ）はその工程順を示すも
のである。先ず、図３（ａ）に示すように、薄板状の金
属に打ち抜き加工を施して、枠１７と一体となった状態
でリード１４を一定間隔に形成する。また、リード１４
の取り付け部１４ｂには途中まで切り込み部１４ｃを形
成しておく。
ける方法を説明する。図３はリード１４の取り付けを説
明する斜視図で、（ａ）〜（ｃ）はその工程順を示すも
のである。先ず、図３（ａ）に示すように、薄板状の金
属に打ち抜き加工を施して、枠１７と一体となった状態
でリード１４を一定間隔に形成する。また、リード１４
の取り付け部１４ｂには途中まで切り込み部１４ｃを形
成しておく。
【００１３】次に、図３（ｂ）に示すように、前述の切
り込み部１４ｃにより分割された取り付け部１４ｂのど
ちらか一方に曲げ加工を施して、上側端子１５と下側端
子１６とを形成する。この際、上側端子１５と下側端子
１６との間に基板１１の厚さだけ段差を設ける。そし
て、枠１７と一体となっているリード１４の取り付け部
１４ｂを基板１１の切欠部１３に嵌合し、上側端子１５
と下側端子１６との間で基板１１を挟持する。この状態
で取り付け部１４ｂと基板１１とをハンダ付けして、よ
り確実が接続を得る。
り込み部１４ｃにより分割された取り付け部１４ｂのど
ちらか一方に曲げ加工を施して、上側端子１５と下側端
子１６とを形成する。この際、上側端子１５と下側端子
１６との間に基板１１の厚さだけ段差を設ける。そし
て、枠１７と一体となっているリード１４の取り付け部
１４ｂを基板１１の切欠部１３に嵌合し、上側端子１５
と下側端子１６との間で基板１１を挟持する。この状態
で取り付け部１４ｂと基板１１とをハンダ付けして、よ
り確実が接続を得る。
【００１４】そして、図３（ｃ）に示すように、リード
１４と枠１７とを切り離して、リード１４の先端部１４
ａを基板１１の側面１１ａよりも内側に配置する。この
ようにして、基板１１の切欠部１３内にリード１４を取
り付けることができる。
１４と枠１７とを切り離して、リード１４の先端部１４
ａを基板１１の側面１１ａよりも内側に配置する。この
ようにして、基板１１の切欠部１３内にリード１４を取
り付けることができる。
【００１５】以上の説明したハイブリッドＩＣ１は、お
もに基板１１の上面にのみ半導体素子２１やチップ部品
２２が搭載されたものであるが、本発明のハイブリッド
ＩＣ１は基板１１の両面に半導体素子２１やチップ部品
２２が搭載されたものでもよい。すなわち、他の実施例
として図４に示すように、このハイブリッドＩＣ１は、
上側端子１５と下側端子１６との間で基板１１を挟持し
ているリード１４を下方に延出し、先端部１４ａの下面
と基板１１の下面との間にチップ部品２２等が実装でき
る程度の隙間を設けたものである。これにより、基板１
１の下面に実装したチップ部品２２等とマザーボード２
の上面とが接触することなく、ハイブリッドＩＣ１をマ
ザーボード２の上面に搭載することができる。なお、こ
のようにリード１４を下方に延出すると、ハイブリッド
ＩＣ１に加わる外力がリード１４に伝わりやすくなる
が、リード１４の先端部１４ａは基板１１の側面１１ａ
よりも内側に配置されているため、基板１１の側面方向
からの外力に対しては基板１１の側面１１ａで保護する
ことができる。
もに基板１１の上面にのみ半導体素子２１やチップ部品
２２が搭載されたものであるが、本発明のハイブリッド
ＩＣ１は基板１１の両面に半導体素子２１やチップ部品
２２が搭載されたものでもよい。すなわち、他の実施例
として図４に示すように、このハイブリッドＩＣ１は、
上側端子１５と下側端子１６との間で基板１１を挟持し
ているリード１４を下方に延出し、先端部１４ａの下面
と基板１１の下面との間にチップ部品２２等が実装でき
る程度の隙間を設けたものである。これにより、基板１
１の下面に実装したチップ部品２２等とマザーボード２
の上面とが接触することなく、ハイブリッドＩＣ１をマ
ザーボード２の上面に搭載することができる。なお、こ
のようにリード１４を下方に延出すると、ハイブリッド
ＩＣ１に加わる外力がリード１４に伝わりやすくなる
が、リード１４の先端部１４ａは基板１１の側面１１ａ
よりも内側に配置されているため、基板１１の側面方向
からの外力に対しては基板１１の側面１１ａで保護する
ことができる。
【００１６】
【発明の効果】以上説明したように、本発明のハイブリ
ッドＩＣによれば次のような効果がある。すなわち、基
板にリードが取り付けられたハイブリッドＩＣであって
も、リードの先端部が基板と略平行に導出されているた
め、ハイブリッドＩＣをマザーボードの上面に面実装す
ることが可能となる。これにより、マザーボードにスル
ーホールを形成することなくハイブリッドＩＣを実装す
ることができる。また、基板に設けられた切欠部にリー
ドを取り付け、このリードの先端部を基板の側面より内
側に配置したため、ハイブリッドＩＣの搬送や実装の
際、加えられる外力からリードを保護することができ
る。したがって、リードの曲がりや寄り等による接続不
良を防止することが可能となる。これらにより、本発明
はファインピッチ化したハイブリッドＩＣをマザーボー
ドの上面に実装する場合においてとくに有効である。
ッドＩＣによれば次のような効果がある。すなわち、基
板にリードが取り付けられたハイブリッドＩＣであって
も、リードの先端部が基板と略平行に導出されているた
め、ハイブリッドＩＣをマザーボードの上面に面実装す
ることが可能となる。これにより、マザーボードにスル
ーホールを形成することなくハイブリッドＩＣを実装す
ることができる。また、基板に設けられた切欠部にリー
ドを取り付け、このリードの先端部を基板の側面より内
側に配置したため、ハイブリッドＩＣの搬送や実装の
際、加えられる外力からリードを保護することができ
る。したがって、リードの曲がりや寄り等による接続不
良を防止することが可能となる。これらにより、本発明
はファインピッチ化したハイブリッドＩＣをマザーボー
ドの上面に実装する場合においてとくに有効である。
【図１】本発明のハイブリッドＩＣを説明する図で、
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線矢視断面図
である。
（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ線矢視断面図
である。
【図２】本発明のハイブリッドＩＣのリード部分の拡大
断面図である。
断面図である。
【図３】リードの取り付けを（ａ）〜（ｃ）の工程順に
説明する斜視図である。
説明する斜視図である。
【図４】他の実施例を説明する部分断面図である。
【図５】従来のハイブリッドＩＣを説明する断面図であ
る。
る。
１ ハイブリッドＩＣ ２ マザーボード １１ 基板 １１ａ 側面 １２ 配線パターン １３ 切欠部 １４ リード １４ａ 先端部 １４ｂ 取り付け部 １５ 上側端子 １６ 下側端子 ２１ 半導体素子 ２１ａ ボンディングワイヤー ２２ チップ部品
Claims (1)
- 【請求項１】 複数の電子部品が搭載され、かつその周
縁部に複数の切欠部が設けられた基板と、 前記切欠部内にそれぞれ取り付けられたリードとから成
るハイブリッドＩＣであって、 前記リードは、上側端子と下側端子とに分割された取り
付け部と、前記基板と略平行に導出された先端部とから
構成され、 前記上側端子と前記下側端子との間に前記基板を挟持す
るとともに、前記先端部は前記基板の側面よりも内側に
配置されていることを特徴とするハイブリッドＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8483992A JPH05251612A (ja) | 1992-03-06 | 1992-03-06 | ハイブリッドｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8483992A JPH05251612A (ja) | 1992-03-06 | 1992-03-06 | ハイブリッドｉｃ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251612A true JPH05251612A (ja) | 1993-09-28 |
Family
ID=13841966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8483992A Pending JPH05251612A (ja) | 1992-03-06 | 1992-03-06 | ハイブリッドｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251612A (ja) |
-
1992
- 1992-03-06 JP JP8483992A patent/JPH05251612A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5105261A (en) | Semiconductor device package having particular lead structure for mounting multiple circuit boards | |
| JP2863981B2 (ja) | ラグ端子およびその取り付け方法 | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2866465B2 (ja) | 電子部品 | |
| JPH05251612A (ja) | ハイブリッドｉｃ | |
| JPH05259372A (ja) | ハイブリッドｉｃ | |
| US20040119155A1 (en) | Metal wiring board and method for manufacturing the same | |
| JP2563859B2 (ja) | 表面実装用ハイブリッドｉｃの端子構造 | |
| JP2788899B2 (ja) | 表面実装用集積回路 | |
| JPH0536302Y2 (ja) | ||
| JPH03225890A (ja) | 印刷配線基板 | |
| JPH0593073U (ja) | プリント基板実装構造 | |
| JP2704076B2 (ja) | 集積回路パッケージ | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JP2925376B2 (ja) | 回路基板 | |
| JPH0744042Y2 (ja) | シングルインライン型混成集積回路装置 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPH06164117A (ja) | コネクタ付き配線基板の製造方法 | |
| JPH0642371Y2 (ja) | 混成集積回路装置 | |
| JPH06244346A (ja) | 表面実装型半導体装置 | |
| JPH0582947A (ja) | プリント基板 | |
| JPH06302933A (ja) | チップ部品の実装構造 | |
| JPH0710969U (ja) | プリント基板 | |
| JPH0548239A (ja) | 回路基板の形成方法 |