JPH10256473A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH10256473A
JPH10256473A JP9055174A JP5517497A JPH10256473A JP H10256473 A JPH10256473 A JP H10256473A JP 9055174 A JP9055174 A JP 9055174A JP 5517497 A JP5517497 A JP 5517497A JP H10256473 A JPH10256473 A JP H10256473A
Authority
JP
Japan
Prior art keywords
resin
island
semiconductor chip
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9055174A
Other languages
English (en)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9055174A priority Critical patent/JPH10256473A/ja
Publication of JPH10256473A publication Critical patent/JPH10256473A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 アイランド裏面を樹脂表面に露出させること
により、肉厚を厚くすることなく１つのパッケージ内に
複数の半導体チップを積層止高密度実装を可能にする。 【解決手段】 アイランド１３上に第１の半導体チップ
１０を固着し、第１の半導体チップの上に第２の半導体
チップ１１を固着する。各半導体チップ１０、１１のボ
ンディングパッド１２とリード端子１７の先端部とをワ
イヤ１６でワイヤボンドする。半導体チップ１０、１１
を含み主要部を樹脂１８でモールドする。アイランド１
３の裏面を樹脂１８の表面に露出させるように、アイラ
ンド１３の位置を下げる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プをモールドしつつ、外形寸法の薄型化が可能な半導体
装置に関する。
【０００２】
【従来の技術】半導体装置の封止技術として最も普及し
ているのが、図４（Ａ）に示したような、半導体チップ
１の周囲を熱硬化性のエポキシ樹脂２で封止するトラン
スファーモールド技術である。半導体チップ１の支持素
材としてリードフレームを用いており、リードフレーム
のアイランド３に半導体チップ１をダイボンドし、半導
体チップ１のボンディングパッドとリード４をワイヤ５
でワイヤボンドし、所望の外形形状を具備する金型内に
リードフレームをセットし、金型内にエポキシ樹脂を注
入、これを硬化させることにより製造される。
【０００３】一方、各種電子機器に対する小型、軽量化
の波はとどまるところを知らず、これらに組み込まれる
半導体装置にも、一層の大容量、高機能、高集積化が望
まれることになる。そこで、以前から発想としては存在
していた（例えば、特開昭５５ー１１１１５１７号）、
１つのパッケージ内に複数の半導体チップを封止する技
術が注目され、実現化する動きが出てきた。つまり図４
（Ｂ）に示すように、アイランド３上に第１の半導体チ
ップ１ａを固着し、第１の半導体チップ１ａの上に第２
の半導体チップ１ｂを固着し、対応するボンディングパ
ッドとリード４とをボンディングワイヤ５で接続し、樹
脂２で封止したものである。
【０００４】
【発明が解決しようとする課題】コストアップになるに
も関わらず複数のチップを一体化させることは、即ち軽
薄短小化の要求が極めて強いからに他ならない。故に外
形寸法に余裕のあるＤＩＰ型パッケージよりは、表面実
装型の、しかも薄型のパッケージに収納したい意向が強
く、その方が全体としてのメリットが大きい。
【０００５】しかしながら、半導体チップ１には、その
表面に形成した回路素子の支持基板としてある程度の機
械的強度を持たせる必要性から、最低でも約２００μ程
度の厚みが必須となり、樹脂２には、半導体装置の耐湿
性の点、およびボンディングワイヤ５のループ高さ等の
点で、半導体チップ１の上方に最低でも約２００μ程度
の肉厚を確保したい。これら製造上から要求される厚み
を全て取り込み、且つ２つ以上のチップを重ね合わせる
ことは、結局樹脂２の外形寸法、特に厚さ（図４（Ｂ）
の図示Ｘ）を大型化させることになり、従来より準備さ
れているパッケージの外形寸法に収まらないと言う欠点
がある。そのため、金型や試験測定装置等、後工程で使
用する製造装置の殆どを別設計にしなければならず、設
備投資によりコストアップが極めて大きくなると言う欠
点があった。
【０００６】具体的に数値を述べると、本願発明者は、
ＴＳＯＰ型と呼ばれる表面実装型の、厚さｔが約１．０
ｍｍにしか過ぎないパッケージに２つのチップを積層し
て収納することを目標とした。リードフレーム方式以外
では、半導体チップと外形寸法がほぼ一致するベアチッ
プ方式や、金属板の代わりにフィルムと銅箔を用いたフ
ィルムキャリア方式が更なる小型化の手法として考えら
れるが、コストが高すぎてしかも信頼性の確保が難しく
なる。故に従来技術の延長線上である、リードフレーム
とトランスファモールド技術で実現したい要求が強い。
【０００７】
【課題を解決するための手段】本発明は上述した従来の
課題に鑑み成されたもので、半導体チップを搭載するア
イランドの裏面が樹脂の表面に露出するようにリードと
アイランドとの段付けを行い、このアイランド上に複数
の半導体チップを積層する事により、樹脂の高さを低減
した半導体装置を提供するものである。アイランドの位
置を下げたことにより上方の樹脂の肉厚に余裕が生じ、
これにより従来品と同等のパッケージサイズに複数チッ
プを収納することが可能になる。
【０００８】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。図１（Ａ）（Ｂ）は
本発明の半導体装置を示す断面図、図２は本発明の半導
体装置を示す上面図、図３は本発明の半導体装置を示す
裏面図である。尚、図１（Ａ）は図２のＡＡ線断面図、
同じく図１（Ｂ）は図２のＢＢ線断面図である。
【０００９】図中、１０、１１は各々第１と第２の半導
体チップを示している。第１と第２の半導体チップ１
０、１１のシリコン表面には、前工程において各種の能
動、受動回路素子が形成され、更にはチップの周辺部分
に外部接続用のボンディングパッド１２が形成されてい
る。そのボンディングパッド１２を被覆するようにシリ
コン窒化膜、シリコン酸化膜、ポリイミド系絶縁膜など
のパッシベーション皮膜が形成され、ボンディングパッ
ド１２の上部は電気接続のために開口されている。
【００１０】第１の半導体チップ１０はリードフレーム
のアイランド１３上にＡｇペーストなどのエポキシ系導
電接着剤１４によりダイボンドされ、更に第２の半導体
チップ１１は第１の半導体チップ１０の前記パッシベー
ション皮膜上に絶縁性のエポキシ系接着剤１５により固
着されている。半導体チップ１０、１１表面のボンディ
ングパッド１２には、金線等のボンディングワイヤ１６
の一端がワイヤボンドされており、ボンディングワイヤ
１６の他端は外部導出用のリード端子１７の先端部１７
ａにワイヤボンドされている。これで、各々のボンディ
ングパッド１２と各リード１７とを電気的に接続してい
る。
【００１１】半導体チップ１０、１１、リード端子の先
端部１７ａ、およびワイヤ１６を含む主要部は、周囲を
エポキシ系の熱硬化樹脂１８でモールドされ、パッケー
ジ化される。リード端子１７はパッケージ側壁の、樹脂
１８の厚みの約半分の位置から外部に導出される。即
ち、図１（Ａ）を参照して、リード１７から上側の樹脂
厚みｔ１と下側の樹脂厚ｔみ２とはほぼ同等の厚みであ
る。そして、樹脂１８の外部に導出されたリード端子１
７は一端下方に曲げられ、再度曲げられてＺ字型にフォ
ーミングされている。このフォーミング形状は、リード
端子１７の裏面側固着部分１７ｂをプリント基板に形成
した導電パターンに対向接着する、表面実装用途の為の
形状である。
【００１２】この半導体装置は、先ずリードフレームの
状態でアイランド１３の４隅に設けた保持用タイバー１
９に段付け加工を施すことにより、アイランド１３の高
さとリード端子先端部１７ａとの高さを異ならしめてお
き、アイランド１３に第１と第２の半導体チップ１０、
１１をダイボンドし、ボンディングパッド１２とリード
端子の先端部１７ａとをワイヤボンドし、次いでアイラ
ンド１３部分が上下金型に設けたキャビティ内に位置す
るように、リードフレームの枠体とリード端子１７を上
下金型で挟み固定し、斯る状態で樹脂を注入、硬化させ
ることにより得ることができる。
【００１３】前記リードフレームは、板厚が１５０〜２
００μの銅系または鉄系の板状素材をエッチング加工又
はパンチング加工することによりアイランド１３、リー
ド端子１７等の各パーツを成形したもので、モールド工
程後に切断されるまでは各パーツはリードフレームの枠
体に保持されている。保持された状態でリード端子の先
端部１７ａと前記枠体とは高さが一致しており、アイラ
ンド１３だけが段付け加工されて高さが異なる。その為
完成後の装置ではアイランド１３を保持するタイバー１
９は樹脂１８内部で上方に折り曲げられ、リード１４の
高さと一致する位置で再びほぼ水平に延在し、そして樹
脂１８表面に切断面が露出して終端する。
【００１４】各半導体チップ１０、１１は、組立工程直
前にバックグラインド工程により裏面を研磨して２５０
〜３００μの厚みにしている。リード端子１７の板厚
（図１（Ａ）の図示ｔ３）は約１３０μである。板状材
料から同時に形成するのでアイランド１３の板厚も同じ
値であり、この値は各パーツの機械的強度を保つほぼ限
界の値である。
【００１５】本願発明者が目標とした１ｍｍ厚みのパッ
ケージの場合、アイランド１３の高さがリード端子１７
の高さとほぼ一致しているような従来設計では、リード
端子１７の板厚ｔ３を差し引くと上側の樹脂１８の肉厚
ｔ２は約４３０μ程度しかなく、前記４３０μに第１と
第２の半導体チップ１０、１１を積層して収納すること
は当然不可能である。
【００１６】そこで本発明では、アイランド１３の高さ
を限界まで下げ、アイランド１３の裏面１３ａを樹脂１
８の表面に露出させるようにモールドする事で樹脂の肉
厚に余裕を持たせた。アイランドの裏面１３ａは樹脂１
８の表面と平坦面を構成し、これはキャビティ内にリー
ドフレームをセットするときに、アイランド裏面１３ａ
が下金型のキャビティ表面に当接するように設置し、樹
脂封止する事で得ることができる。アイランド１３の位
置を下げたので、アイランド１３の板厚と、第１と第２
の半導体チップ１０、１１の厚み、および接着剤１４、
１５の厚み（各々３０〜４０μは必要である）を差し引
いても、第２の半導体チップ１１の上方に２４０〜３０
０μの樹脂１８の厚みを残すことが可能になった。この
値は、ワイヤボンド工程におけるワイヤ１６のループ高
さの点をも解決できる値である。
【００１７】このように、本発明によれば、アイランド
１３の裏面１３ａが樹脂１８の下面に露出するようにそ
の位置を配置したことにより、樹脂１８の肉厚に余裕を
持たせることができ、樹脂の外形寸法を薄型化できるも
のである。これにより、１パッケージ内に複数の半導体
チップ１０、１１を積層しても外形寸法の厚みを押し上
げることのない半導体装置を提供することができる。
【００１８】従って、リードフレームの変更だけで金型
や試験測定装置などの従来設備をそのまま利用すること
ができ、新たな設備投資が必要ないので製品のコストダ
ウンが可能である。しかも半導体チップ１０、１１の厚
みを必要以上に薄くせずに済み、シリコンウェハの機械
的強度を保てるので、バックグラインド工程以降のウェ
ハの取り扱い性にも優れる。
【００１９】ところで、半導体チップ１０、１１を積層
し、同じ側からワイヤ１６を打つことから、第１の半導
体チップ１０には、その表面に形成するボンディングパ
ッド１２が露出するように第２の半導体チップ１１より
サイズが大きくなければならないという制限が加わる。
故にアイランド１３を第１の半導体チップ１０より大き
くするような設計を行うと、樹脂１８の下面の大部分に
アイランド１３の裏面が露出するような形状になり、ア
イランド１３と樹脂１８との熱膨張係数との差に起因す
るパッケージのそりが発生する危惧がある。
【００２０】そこで、アイランド１３のサイズを第１の
半導体チップ１０より小さいサイズにすることで熱膨張
係数が樹脂１８より小さい素材からなるアイランド１３
の面積を減らし、収縮率の差を小さくして上記パッケー
ジのそりを回避することができる。この時、アイランド
保持用のタイバー１９は第１の半導体チップ１０を迂回
すると共に、複数のチップサイズに対応させるため、ア
イランド１３と水平にある程度延在させた後、上方に折
り曲げる。結果図３に示したように、タイバー１９の前
記水平に延在させた部分１９ａの裏面を樹脂の表面に露
出するような形状でモールドする。前記水平に延在させ
た部分１９ａは、樹脂１８との密着力を増大させるとい
う作用もある。
【００２１】
【発明の効果】以上に説明した通り、本発明によれば、
１つのパッケージ内に複数の半導体チップ１０、１１を
積層する事により、電子機器の軽薄短小化の要求に沿っ
た高密度実装の製品を提供できる利点を有する。更に、
アイランド１３の位置を樹脂１８の下面に露出するよう
に配置したことにより、樹脂１８の厚みを薄形化できる
利点を有する。従って、樹脂１８の厚みを増大すること
なく、複数の半導体チップ１０、１１を積層して収納で
きる利点を有する。積層して収納することは、例えばチ
ップを横に並べて収納する場合に比べて実装効率を約２
倍にできる。
【００２２】更に、樹脂１８の厚みを増大しないことか
ら、樹脂１８の外形寸法を従来品と同一寸法にすること
ができる。これにより、モールド金型や試験測定装置な
どの製造装置を共用化することができ、製品のコストダ
ウンが可能である利点を有する。即ち、本発明ではリー
ドフレームの設計変更だけで他の製造ラインは全て共用
できるのである。
【００２３】更に、半導体チップ１０、１１の厚みを必
要以上に薄くせずに済むので、シリコンウェハの機械的
強度を保つことができ、ウェハの取り扱い性に優れる利
点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための上面図である。
【図３】本発明を説明するための裏面図である。
【図４】従来例を説明するための断面図である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 アイランドの表面に固着した半導体チッ
    プと、 前記半導体チップの周囲を封止する樹脂と、 前記半導体チップの近傍から延在し、前記樹脂の厚みの
    約半分の高さから外部に導出されるリード端子と、 前記半導体チップの表面に形成したボンディングパッド
    と前記リード端子とを電気的に接続する手段とを具備
    し、 前記アイランドの裏面側を前記樹脂の表面に露出するよ
    うに樹脂封止し、且つ前記アイランド上に少なくとも２
    個の半導体チップを重ね合わせて固着したことを特徴と
    する半導体装置。
  2. 【請求項２】 前記リードが表面実装用の形状にリード
    フォーミングされていることを特徴とする請求項１記載
    の半導体装置。
  3. 【請求項３】 前記アイランドの面積がその直上に固着
    される前記半導体チップの面積より小さいことを特徴と
    する請求項１記載の半導体装置。
  4. 【請求項４】 前記アイランドをリードフレームに保持
    するタイバーが前記直上に固着される半導体チップより
    遠方まで水平に延在し、前記樹脂の端部に達する前に前
    記樹脂内部に埋設されることを特徴とする請求項３記載
    の半導体装置。
JP9055174A 1997-03-10 1997-03-10 半導体装置 Pending JPH10256473A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9055174A JPH10256473A (ja) 1997-03-10 1997-03-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9055174A JPH10256473A (ja) 1997-03-10 1997-03-10 半導体装置

Publications (1)

Publication Number Publication Date
JPH10256473A true JPH10256473A (ja) 1998-09-25

Family

ID=12991371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9055174A Pending JPH10256473A (ja) 1997-03-10 1997-03-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH10256473A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364842B1 (ko) * 1999-09-28 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
JP2005191333A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
CN100423276C (zh) * 2003-02-28 2008-10-01 三洋电机株式会社 半导体装置及其制造方法
WO2009046030A1 (en) * 2007-10-03 2009-04-09 Micron Technology, Inc. Stackable integrated circuit package
JP2013128019A (ja) * 2011-12-16 2013-06-27 Renesas Electronics Corp 半導体装置
JP2014013918A (ja) * 2001-03-02 2014-01-23 Qualcomm Incorporated 混合アナログおよびデジタル集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364842B1 (ko) * 1999-09-28 2002-12-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
JP2014013918A (ja) * 2001-03-02 2014-01-23 Qualcomm Incorporated 混合アナログおよびデジタル集積回路
CN100423276C (zh) * 2003-02-28 2008-10-01 三洋电机株式会社 半导体装置及其制造方法
JP2005191333A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
WO2009046030A1 (en) * 2007-10-03 2009-04-09 Micron Technology, Inc. Stackable integrated circuit package
JP2013128019A (ja) * 2011-12-16 2013-06-27 Renesas Electronics Corp 半導体装置

Similar Documents

Publication Publication Date Title
US6731015B2 (en) Super low profile package with stacked dies
TW488053B (en) Semiconductor package having implantable conductive lands and method for manufacturing the same
KR100621991B1 (ko) 칩 스케일 적층 패키지
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US5543657A (en) Single layer leadframe design with groundplane capability
US6458625B2 (en) Multi chip semiconductor package and method of construction
US6982485B1 (en) Stacking structure for semiconductor chips and a semiconductor package using it
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
KR20030018642A (ko) 스택 칩 모듈
US20130200507A1 (en) Two-sided die in a four-sided leadframe based package
JPH10256473A (ja) 半導体装置
JP2000049279A (ja) 半導体装置
JP3203200B2 (ja) 半導体装置
US8349655B2 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
JP3495566B2 (ja) 半導体装置
KR20000040586A (ko) 회로배선이 형성된 기판을 갖는 멀티 칩 패키지
JP3182378B2 (ja) 半導体装置および混成集積回路装置
JP3182374B2 (ja) 半導体装置
KR20010068781A (ko) 반도체 칩 패키지
KR100788340B1 (ko) 반도체 패키지
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR19980022344A (ko) 적층형 bga 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR950003904B1 (ko) 반도체 패키지