JPH09102561A - 半導体パッケージ - Google Patents

半導体パッケージ

Info

Publication number
JPH09102561A
JPH09102561A JP19907996A JP19907996A JPH09102561A JP H09102561 A JPH09102561 A JP H09102561A JP 19907996 A JP19907996 A JP 19907996A JP 19907996 A JP19907996 A JP 19907996A JP H09102561 A JPH09102561 A JP H09102561A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor package
leads
semiconductor chip
rough frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19907996A
Other languages
English (en)
Other versions
JP2955842B2 (ja
Inventor
Kim Seon-Dong
キム スン−ドン
Sul Byoung-Su
セオル ビョン−ス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH09102561A publication Critical patent/JPH09102561A/ja
Application granted granted Critical
Publication of JP2955842B2 publication Critical patent/JP2955842B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Abstract

(57)【要約】 【課題】外部の衝撃から半導体パッケージを保護し、生
産性を向上して原価を低廉にし得る板及び柱型半導体パ
ッケージを提供する。 【解決手段】絶縁性材料に複数のリード１２を埋設し、
そのリードが絶縁性材料の両側面から露出するように形
成した切断粗枠材１１上に半導体チップ１５を実装し
て、半導体チップ１５の電極とリード１２の露出面とを
金属ワイヤー１３で接続し、更に、半導体チップ１５、
金属ワイヤー１３及びリード１２のボンディング面をエ
ポキシモールディングコンパウンド１７で被覆して構成
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップを内
蔵する半導体パッケージに係るもので、詳しくは、複数
のリードを絶縁性材料内に埋設し、各リードを側面に露
出させることで、外部の衝撃からリードを保護すると共
に印刷回路基板上に容易に実装し得る半導体パッケージ
に関する。
【０００２】
【従来の技術】一般に、半導体チップを内蔵した半導体
パッケージは、例えば、ＱＦＰパッケージ（quad flat
package)、ボールグリッドアレイパッケージ(ball grid
arraypackage) 、テープキャリアパッケージ(tape gar
rier package)及びフリップチップパッケージ(flip chi
p package) 等の多様な形態を有している。
【０００３】一例として、従来のＱＦＰパッケージにお
いては、図１５の断面図に示したように、インナーリー
ド１ａ及びアウトリード１ｂを有したリードフレーム１
上に半導体チップ３が接着され、該半導体チップ３とイ
ンナーリード１ａとが金属ワイヤー４によりボンディン
グされて電気的に連結される。そして、半導体チップ
３、インナーリード１ａ及び金属ワイヤー４が、エポキ
シモールディングコンパウンドによって被覆成形されて
半導体パッケージ本体５が形成されていた。
【０００４】このような従来のＱＦＰ半導体パッケージ
においては、プログレッシブ（progressive)金型を用い
スタンピング及びエッチングを施してリードフレーム１
を製造する工程と、リードフレーム１のインナーリード
１ａと半導体チップ３とを金属ワイヤー４によりボンデ
ィングするワイヤーボンディング工程と、インナーリー
ド１ａ、半導体チップ３及び金属ワイヤー４をエポキシ
樹脂によりモールディングする成形工程と、ダンパー及
びタイパー（図示されず）を除去するトリミング工程
と、前記リードフレーム１のアウトリード１ｂを所定形
状に屈曲する工程と、を順次行って製造していた。
【０００５】
【発明が解決しようとする課題】しかし、このような従
来半導体パッケージにおいては、次のような不都合な点
があった。 （1) アウトリード１ｂが半導体パッケージ本体５の外
部に引き出されるため、外部から衝撃を受けるとアウト
リード１ｂが撓んでしまい、次の工程を正常に行うこと
が難しい。 （2) 半導体パッケージを印刷回路基板上に正確に整列
実装するとき手間がかかる。 （3) 一度、半導体パッケージを印刷回路基板上に実装
した後、実装された半導体パッケージに異常が発生する
と、その交換・修理が極めて難しくなる。 （4) 半導体パッケージの多ピン化を図ることが難し
く、生産性を向上させることが困難である。
【０００６】本発明は上記の点に着目してなされたもの
で、第１の目的は、外部の衝撃から半導体パッケージの
アウトリードを保護し、該アウトリードの撓みを防止し
得る半導体パッケージを提供することである。また、第
２の目的は、半導体パッケージを印刷回路基板上に実装
した後にも、実装された半導体パッケージを容易に交換
・修理できる半導体パッケージを提供することである。
更に、第３の目的は、半導体パッケージの多ピン化を容
易に図り得る半導体パッケージを提供することである。
加えて、第４の目的は、生産性を向上し原価を低減し得
る半導体パッケージを提供することである。
【０００７】
【課題を解決するための手段及び作用】このため本発明
のうちの請求項１に記載の発明では、半導体チップを内
蔵した半導体パッケージであって、細板状のリードが絶
縁性材料に複数枚埋設され、前記各リードを少なくとも
前記絶縁性材料の両側面に露出させて形成された粗枠材
と、該粗枠材の一方の側面に接着された前記半導体チッ
プと、該半導体チップ表面の電極と前記各リードの露出
面とにそれぞれボンディングされた複数の金属ワイヤー
と、前記半導体チップ、前記複数の金属ワイヤー及び前
記各リードのボンディング面を覆う絶縁性被覆材と、を
備えて構成される。
【０００８】かかる構成による作用としては、絶縁性材
料にリードを埋設し、そのリードのを絶縁性材料の両側
面に露出させた粗枠材に、半導体チップが実装されるた
め、金属ワイヤーを介して半導体チップの電極に接続さ
れるリードが絶縁性材料によって外部の衝撃から保護さ
れると共に、側面から露出するリードの露出面が印刷回
路基板に容易に接続されるようになる。
【０００９】請求項２に記載の発明では、請求項１に記
載の発明において、前記粗枠材が円形に形成され、ま
た、請求項３に記載の発明では、前記粗枠材が矩形に形
成される。かかる構成によれば、半導体パッケージの形
状が円形または矩形となって、多様な形態の半導体パッ
ケージが形成されるようになる。
【００１０】請求項１〜３のいずれか１つに記載の発明
の粗枠材の具体的な構成として、請求項４に記載の発明
では、前記各リードが前記絶縁性材料の外側部分に放射
状に埋設され、外周面に前記各リードが露出される。ま
た、請求項５に記載の発明では、前記各リードが前記絶
縁性材料の内側部分に放射状に埋設される。かかる構成
によれば、絶縁性材料中に埋設されたリードが粗枠材の
外周面に露出されるか、若しくは、露出されないように
なる。
【００１１】請求項６に記載の発明では、請求項３〜５
のいずれか１つに記載の発明の粗枠材の具体的な構成と
して、前記絶縁性材料の４方それぞれの部分に前記複数
のリードが放射状に埋設され、４個の前記半導体チップ
を１組として実装可能とされる。かかる構成の作用とし
ては、４個の前記半導体チップが１組として実装された
半導体パッケージが形成されるようになる。
【００１２】請求項７に記載の発明では、請求項１〜６
のいずれか１つに記載の発明の具体的な構成として、前
記粗枠材が、前記一方の側面を切刻して形成された所定
形状の第１溝を備え、該第１溝の内部に前記半導体チッ
プが接着される。更に、請求項８に記載の発明では、前
記粗枠材が、前記一方の側面に露出する前記各リードの
内側一部を切刻して形成された第２溝を有し、該第２溝
内の前記各リード面と前記半導体チップ表面の電極とが
前記金属ワイヤーよりボンディングされる。
【００１３】かかる構成によれば、粗枠材に形成された
第１溝内に半導体チップが実装され、該半導体チップの
電極とリード面とが金属ワイヤーより接続されるように
なる。請求項９に記載の発明では、請求項７または８に
記載の発明の具体的な構成として、前記粗枠材の第１溝
内に電気蓄積用のキャパシターが接着され、前記半導体
チップが前記キャパシターを介して前記第１溝内に接着
される。
【００１４】請求項１０に記載の発明では、請求項８ま
たは９に記載の発明の具体的な構成として、前記粗枠材
の前記一方の側面の頂面に、前記第１溝及び前記第２溝
を覆う蓋が被せられる。かかる構成の作用としては、粗
枠材に実装された半導体チップ及び金属ワイヤーが蓋に
よって覆われて保護されるようになる。
【００１５】前記粗枠材が積層される場合の具体的な構
成として、請求項１１に記載の発明では、２つの前記粗
枠材が、互いに前記一方の側面を対向させて積層され、
また、請求項１２に記載の発明では、前記蓋の被せられ
た粗枠材が、複数積層され、更に、請求項１３に記載の
発明では、複数の前記粗枠材が、それぞれ前記一方の側
面を同じ方向に向けて積層され、該積層最端部に位置す
る前記一方の側面の頂面に蓋が被せられる。
【００１６】請求項１４に記載の発明では、上記の他の
具体的な構成として、上下面に導体パターンが形成され
た半導体基板と、該半導体基板の一方の面に接着された
半導体チップと、該半導体チップの表面の電極と前記半
導体基板の一方の面の導体パターンとにそれぞれボンデ
ィングされた金属ワイヤーと、前記半導体基板の一方の
面の一部、前記半導体チップの表面及び前記金属ワイヤ
ーを覆う絶縁性被覆材と、細板状のリードが絶縁性材料
に複数枚埋設され、前記各リードを少なくとも前記絶縁
性材料の両側面に露出させて形成され、前記半導体基板
の他方の面に所定間隔を置いて接着されると共に、前記
他方の面の導体パターンと前記各リードの露出面とが接
続された複数の粗枠材と、を備えて構成される。
【００１７】かかる構成によれば、半導体チップの電極
が、金属ワイヤー及び半導体基板の導体パターンを介し
て、複数の粗枠材の絶縁性材料に保護された各リードに
接続されるようになる。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の第１実施形態に
係る半導体パッケージの構造図を示し、また、図２は、
第１実施形態の半導体パッケージに用いられる半導体粗
枠材の斜視図を示す。
【００１９】第１実施形態の半導体パッケージは、図２
に示したように、所定厚さ及び所定幅を有する細板状の
リード１２が絶縁性材料の外側部分に放射状に複数枚埋
設された円柱状の半導体粗枠材１０が形成される。この
半導体粗枠材１０の外周面には、各々のリード１２が露
出される。そして、円柱状の半導体粗枠材１０が、長手
方向に所定厚さ（例えば、１ｍｍ〜２ｍｍ）を有するよ
うに切断され、切断面にリード１２が露出した、図１に
示される半導体パッケージ１６用の切断粗枠材１１が形
成される。
【００２０】形成された切断粗枠材１１に対して、図１
（Ａ）（Ｂ）に示したように、切断粗枠材１１上面の所
定部位に所定深さを有した所定形状の第１溝１１ａがグ
ラインディング(grinding)またはポリシング(polishin
g) により切刻形成される。この第１溝１１ａ内に半導
体チップ１５が接着される。そして、半導体チップ１５
上面の周縁部に位置する電極と切断粗枠材１１上面に露
出されたリード１２上面とがそれぞれ金属ワイヤー１３
によりボンディングされる。更に、半導体チップ１５上
面、金属ワイヤー１３及びリード１２上面の一部が、絶
縁性被覆材としてのエポキシモールディングコンパウン
ド(epoxy molding compound)１７により被覆成形されて
半導体パッケージ１６が形成される。図１に示した符号
１４は、モールディングされた成形体の外形を示した線
である。
【００２１】次に、半導体パッケージ１６は、図３に示
したように、例えば、印刷回路基板２０上面にソルダー
バンプ２１により接続される。また、例えば、図４に示
したように、印刷回路基板２０上面に所定深さを有する
所定形状の溝２０ａを切刻形成し、溝２０ａの段部及び
印刷回路基板２０上面に金属パターン２０ｂを被覆した
後、溝２０ａ内に半導体パッケージ１６を挿入して、半
導体パッケージ１６の各リード１２側面と各金属パター
ン２０ｂとをそれぞれ接続することもできる。
【００２２】尚、切断粗枠材１１に半導体チップを実装
する方法は上記の他にも、例えば、図５に示したよう
に、切断粗枠材１１上面の第１溝１１ａ内に電荷蓄積用
のキャパシター４０を接着し、キャパシター４０上面に
半導体チップ１５を接着した後、半導体チップ１５上面
の電極とリード１２上面とをそれぞれ金属ワイヤー１３
によりボンディングし、更に、金属ワイヤー１３、半導
体チップ１５上面及びリード１２上面をエポキシ樹脂１
７により成形して半導体パッケージ１６を形成すること
もできる。また、例えば、図６に示したように、切断粗
枠材１１上面に露出されたリード１２上面の内側一部を
グラインディングまたはポリシングして、所定深さを有
する第２溝１１ｂを第１溝１１ａ上方に連続形成した
後、第１溝１１ａ内に半導体チップ１５を接着し、半導
体チップ１５上面の電極と第２溝１１ｂ内の各リード１
２の切刻形成された上面とを金属ワイヤー１３によりボ
ンディングし、第２溝の外側のリード１２頂上に蓋５０
を被せ、エポキシモールディングを施さずに半導体パッ
ケージ１６を構成することもできる。更に、この場合、
図７に示したように、蓋５０を被せずに、半導体パッケ
ージ１６を形成し、該半導体パッケージ１６上面に同様
な構造の他の半導体パッケージ１６を、半導体チップ１
５が露出する面を対向させて積層して構成することもで
きる。あるいは、図８に示したように、上記蓋５０のな
い半導体パッケージ１６を、半導体チップ１５が露出す
る面を上にして複数個積層した後、上方の半導体パッケ
ージ１６の頂面にのみ、蓋５０を被せて構成することも
できるし、また、図９に示したように、それぞれ蓋５０
の被された半導体パッケージ１６を複数個積層して構成
することもできる。
【００２３】このように第１実施形態によれば、絶縁性
材料にリード１２を埋設し、そのリード１２の側面を切
断面及び外周面に露出させた切断粗枠材１１に半導体チ
ップ１５を実装することによって、リード１２が絶縁性
材料によって保護されるため、外部からの衝撃を受けて
もリード１２が撓むようなことがなくなり、生産性の向
上を図ることができる。また、切断面あるいは外周面か
ら露出するリード１２の側面と印刷回路基板とをに容易
に接続できるため、印刷回路基板上に実装された半導体
パッケージの交換・修理が可能である。更に、複数の半
導体パッケージを積層することで、多くの半導体チップ
を一体化できるため、生産性をより向上させることが可
能である。
【００２４】次に、本発明に係る半導体パッケージの第
２実施形態を説明する。ただし、以下の説明において、
第１実施形態の構成と同じ部分には同一符号が付してあ
る。第２実施形態では、図１０に示したように、所定厚
さ及び所定幅を有する細板状の複数枚のリード１２が絶
縁性材料の内側部分に放射状に埋設された円柱状の半導
体粗枠材１０’が形成される。この円柱状の半導体粗枠
材１０’が長手方向に所定厚さ（例えば、１ｍｍ〜２ｍ
ｍ）を有するように切断され、切断面にリード１２が露
出した切断粗枠材１１’が形成される。その後、切断粗
枠材１１’上面に、上記第１実施形態と同様な工程で半
導体チップ等が実装されて半導体パッケージ１６’が構
成される。この半導体パッケージ１６’は、印刷回路基
板上に上記第１実施形態と同様のソルダーバンプによっ
て接続される。
【００２５】このように第２実施形態によれば、第１実
施形態の効果と同様に、外部の衝撃からリード１２が保
護されて生産性が向上し、印刷回路基板上に実装された
半導体パッケージの交換・修理もできる。次に、本発明
に係る半導体パッケージの第３実施形態について図１１
の平面図を用いて説明する。
【００２６】第３実施形態では、所定厚さ及び所定幅を
有する細板状のリード１２が絶縁性材料の外側部分に放
射状に複数枚埋設された角柱状の半導体粗枠材（図示さ
れず）が形成される。この角柱状の半導体粗枠材の外周
面には、各々のリード１２が露出される。そして、角柱
状の半導体粗枠材が所定厚さ（例えば、１ｍｍ〜２ｍ
ｍ）を有するように長手方向に切断され、図１１に示し
たような、切断面にリード１２が露出した切断粗枠材１
１''が形成される。この切断粗枠材１１''への半導体チ
ップの実装方法及び印刷回路基板との接続は、上記第１
実施形態と同様にして行われる。
【００２７】このように第３実施形態によれば、第１実
施形態の効果に加えて、半導体パッケージの形状を矩形
とすることも可能であり、実装される状態に応じて多様
な形態の半導体パッケージを提供することができる。次
に、本発明に係る半導体パッケージの第４実施形態につ
いて図１２の平面図を用いて説明する。
【００２８】第４実施形態では、所定厚さ及び所定幅を
有する細板状の複数枚のリード１２が絶縁材料の四方そ
れぞれにおいて放射状に埋設され、４個の半導体チップ
を１組として実装可能な角柱状の半導体粗枠材（図示さ
れず）が形成される。この角柱状の半導体粗枠材の外周
面には、外側に位置するリード１２が露出される。そし
て、角柱状の半導体粗枠材が所定厚さ（例えば、１ｍｍ
〜２ｍｍ）を有するように長手方向にそれぞれ切断さ
れ、図１２に示したように、切断面にリード１２が露出
した４個の半導体チップを１組として実装する切断粗枠
材１１''' が形成される。この切断粗枠材１１''' への
半導体チップの実装方法及び印刷回路基板との接続は、
上記第１実施形態と同様にして行われ、４個１組の半導
体パッケージ１６''' が構成される。
【００２９】このように第４実施形態によれば、１つの
半導体パッケージ内に４つの半導体チップを実装できる
ようにしたことによって、半導体パッケージを積層する
ことなく４つの半導体チップが１つのパッケージに実装
されるため、半導体パッケージの生産性を更に向上させ
ることができる。次に、本発明に係る半導体パッケージ
の第５実施形態について図１３の平面図を用いて説明す
る。
【００３０】第５実施形態では、所定厚さ及び所定幅を
有する細板状の複数枚のリード１２が絶縁材料の外側部
分及び内側部分に放射状に２重に埋設された第１切断粗
枠材部１１ｃ及び第２切断粗枠材部１１ｄを有する円柱
状の半導体粗枠材（図示されず）が構成される。この円
柱状の半導体粗枠材の外周面には外側部分に埋設された
リード１２が露出される。そして、円柱状の半導体粗枠
材が所定厚さ（例えば、１ｍｍ〜２ｍｍ）を有するよう
に長手方向に切断され、図１３に示したような、外側か
ら内側の中心に向けて第１切断粗枠材部１１ｃ及び第２
切断粗枠材部１１ｄが２重に形成され、切断面にリード
１２が露出した切断粗枠材１１''''が形成される。この
切断粗枠材１１''''への半導体チップの実装方法及び印
刷回路基板との接続は、上記第１実施形態と同様にして
行われる。
【００３１】このように第５実施形態によれば、リード
１２が絶縁材料中の外側部分及び内側部分に放射状に２
重に埋設されることによって、半導体パッケージの多ピ
ン化を図ることができる。次に、本発明に係る半導体パ
ッケージの第６実施形態について図１４の構造図を用い
て説明する。
【００３２】図１４において、第６実施形態では、複数
のリード１２が埋設された絶縁性材料を所定の長さに切
断して各リード１２を切断面に露出させた柱状の切断粗
枠材１１が、上下面に導体パターンとしての銅箔パター
ン（図示されず）が形成された半導体基板１８の下面に
所定の間隔を置いて複数接着され、また、半導体チップ
１５が、半導体基板１８上面の所定部位に接着される。
そして、半導体チップ１５上面の電極（図示されず）と
半導体基板１８の銅箔パターンの所定部位とが金属ワイ
ヤー１３によりボンディングされ、金属ワイヤー１３、
半導体チップ１５の上面及び基板上面の一部とが絶縁性
被覆材としてのエポキシ樹脂１７により覆われる。ま
た、半導体基板１８上面に形成された銅箔パターンの所
定部位は、半導体基板１８下面に形成された銅箔パター
ンの所定部位に電気的に接続されており、該下面の銅箔
パターンの所定部位と切断粗枠材１１の一方の切断面に
露出する各リード１２とがソルダリング（図示されず）
により電気的に接続されて半導体パッケージが構成され
る。この半導体パッケージを他の印刷回路基板（図示さ
れず）上に接続する場合には、切断粗枠材１１の他方の
切断面に露出する各リード１２と印刷回路基板に形成さ
れた電気的パターンとが、例えば、ソルダリング等によ
り電気的に連結される。
【００３３】このように第６実施形態によれば、半導体
パッケージは、リード１２が切断粗枠材１１内に埋設さ
れた構造であるため、外部からの衝撃によるリード１２
の変形が発生せず、また、半導体基板１８に複数の切断
粗枠材１１を接続させる構造であるため、半導体パッケ
ージの多ピン化を容易に図ることもできる。
【００３４】
【発明の効果】以上説明したように、本発明の請求項１
〜５及び７〜１０のいずれか１つに記載の発明は、絶縁
性材料に複数のリードを埋設して形成された粗枠材に、
半導体チップ等を実装して半導体パッケージを構成した
ことによって、リードが絶縁性材料によって保護される
ため、外部からの衝撃を受けてもリードが撓むようなこ
とがなくなり、生産性が向上して原価の低減を図ること
ができる。また、粗枠材の側面等から露出するリードと
印刷回路基板とを容易に接続できるため、印刷回路基板
上に実装された半導体パッケージの交換・修理が可能で
ある。
【００３５】また、請求項６に記載の発明は、上記の効
果に加えて、１つの半導体パッケージ内に４つの半導体
チップを実装できるようにしたことによって、半導体パ
ッケージの生産性をより向上させることができる。更
に、請求項１１〜１３のいずれか１つに記載の発明は、
上記の効果に加えて、複数の半導体パッケージを積層す
ることで、多くの半導体チップを一体化できるため、生
産性が一層向上してより低廉な半導体パッケージを提供
することが可能である。
【００３６】また、請求項１４に記載の発明は、半導体
チップを半導体基板に接着し、該半導体チップの電極に
接続する粗枠材の各リードを絶縁性材料に埋設して構成
したことによって、各リードが絶縁性材料によって保護
されるため、外部からの衝撃によるリードの変形が発生
しない。また、半導体基板に複数の粗枠材を接続させる
構造であるため、半導体パッケージの多ピン化を容易に
図ることもできる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の切断粗枠材に切刻形成
された第１溝と該第１溝に接着された半導体チップを表
示する図である。
【図２】同上第１実施形態の柱状半導体粗枠材と該粗枠
材から切断された切断粗枠材とを示した斜視図である。
【図３】同上第１実施形態の半導体パッケージが印刷回
路基板上にソルダーバンプにより接続された状態を表示
する図である。
【図４】同上第１実施形態の半導体パッケージが印刷回
路基板上の溝内に接続された状態を表示する図である。
【図５】同上第１実施形態の半導体パッケージ上面にキ
ャパシターが接着された状態を表示する図である。
【図６】同上第１実施形態の半導体パッケージ上面に蓋
を被せた状態を表示する図である。
【図７】同上第１実施形態の蓋のない半導体パッケージ
を２つ積層した状態を表示する図である。
【図８】同上第１実施形態の半導体パッケージを複数積
層し上面にのみ蓋を被せた状態を表示する図である。
【図９】同上第１実施形態の蓋を被せた半導体パッケー
ジを複数積層した状態を表示する図である。
【図１０】本発明の第２実施形態の柱状半導体粗枠材と
該粗枠材から切断された切断粗枠材とを示した斜視図で
ある。
【図１１】本発明の第３実施形態の柱状半導体粗枠材と
該粗枠材から切断された切断粗枠材を用いて半導体パッ
ケージを形成した平面図である。
【図１２】本発明の第４実施形態の柱状半導体粗枠材と
該粗枠材から切断された切断粗枠材を用いて半導体パッ
ケージを形成した平面図である。
【図１３】本発明の第５実施形態の柱状半導体粗枠材と
該粗枠材から切断された切断粗枠材を用いて半導体パッ
ケージを形成した平面図である。
【図１４】本発明の第６実施形態の半導体パッケージの
構造を表示する図である。
【図１５】従来の半導体パッケージの構造を表示する図
である。
【符号の説明】
１０ 半導体粗枠材 １１ 切断粗枠材 １１ａ 第１溝 １１ｂ 第２溝 １１ｃ 第１切断粗枠材部 １１ｄ 第２切断粗枠材部 １２ リード １３ 金属ワイヤー １５ 半導体チップ １６ 半導体パッケージ １７ エポキシモールディングコンパウンド １８ 半導体基板 ２０ 印刷回路基板 ２０ａ 溝 ２０ｂ 金属パターン ２１ ソルダーバンプ ４０ キャパシター ５０ 蓋

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】半導体チップを内蔵した半導体パッケージ
    であって、 細板状のリードが絶縁性材料に複数枚埋設され、前記各
    リードを少なくとも前記絶縁性材料の両側面に露出させ
    て形成された粗枠材と、 該粗枠材の一方の側面に接着された前記半導体チップ
    と、 該半導体チップ表面の電極と前記各リードの露出面とに
    それぞれボンディングされた複数の金属ワイヤーと、 前記半導体チップ、前記複数の金属ワイヤー及び前記各
    リードのボンディング面を覆う絶縁性被覆材と、 を備えて構成されたことを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】前記粗枠材が、円形に形成されることを特
    徴とする請求項１記載の半導体パッケージ。
  3. 【請求項３】前記粗枠材が、矩形に形成されることを特
    徴とする請求項１記載の半導体パッケージ。
  4. 【請求項４】前記粗枠材は、前記各リードが前記絶縁性
    材料の外側部分に放射状に埋設され、外周面に前記各リ
    ードが露出されることを特徴とする請求項１〜３のいず
    れか１つに記載の半導体パッケージ。
  5. 【請求項５】前記粗枠材は、前記各リードが前記絶縁性
    材料の内側部分に放射状に埋設されることを特徴とする
    請求項１〜３のいずれか１つに記載の半導体パッケー
    ジ。
  6. 【請求項６】前記粗枠材が、前記絶縁性材料の４方それ
    ぞれの部分に前記複数のリードが放射状に埋設され、４
    個の前記半導体チップを１組として実装可能であること
    を特徴とする請求項３〜５のいずれか１つに記載の半導
    体パッケージ。
  7. 【請求項７】前記粗枠材が、前記一方の側面を切刻して
    形成された所定形状の第１溝を備え、該第１溝の内部に
    前記半導体チップが接着されることを特徴とする請求項
    １〜６のいずれか１つに記載の半導体パッケージ。
  8. 【請求項８】前記粗枠材が、前記一方の側面に露出する
    前記各リードの内側一部を切刻して形成された第２溝を
    有し、該第２溝内の前記各リード面と前記半導体チップ
    表面の電極とが前記金属ワイヤーよりボンディングされ
    ることを特徴とする請求項７記載の半導体パッケージ。
  9. 【請求項９】前記粗枠材の第１溝内に電気蓄積用のキャ
    パシターが接着され、前記半導体チップが前記キャパシ
    ターを介して前記第１溝内に接着されることを特徴とす
    る請求項７または８記載の半導体パッケージ。
  10. 【請求項１０】前記粗枠材の前記一方の側面の頂面に、
    前記第１溝及び前記第２溝を覆う蓋が被せられたことを
    特徴とする請求項８または９記載の半導体パッケージ。
  11. 【請求項１１】２つの前記粗枠材が、互いに前記一方の
    側面を対向させて積層されたことを特徴とする請求項８
    または９記載の半導体パッケージ。
  12. 【請求項１２】前記蓋の被せられた粗枠材が、複数積層
    されたことを特徴とする請求項１０記載の半導体パッケ
    ージ。
  13. 【請求項１３】複数の前記粗枠材が、それぞれ前記一方
    の側面を同じ方向に向けて積層され、該積層最端部に位
    置する前記一方の側面の頂面に蓋が被せられることを特
    徴とする請求項８または９記載の半導体パッケージ。
  14. 【請求項１４】上下面に導体パターンが形成された半導
    体基板と、 該半導体基板の一方の面に接着された半導体チップと、 該半導体チップの表面の電極と前記半導体基板の一方の
    面の導体パターンとにそれぞれボンディングされた金属
    ワイヤーと、 前記半導体基板の一方の面の一部、前記半導体チップの
    表面及び前記金属ワイヤーを覆う絶縁性被覆材と、 細板状のリードが絶縁性材料に複数枚埋設され、前記各
    リードを少なくとも前記絶縁性材料の両側面に露出させ
    て形成され、前記半導体基板の他方の面に所定間隔を置
    いて接着されると共に、前記他方の面の導体パターンと
    前記各リードの露出面とが接続された複数の粗枠材と、 を備えて構成された半導体パッケージ。
JP19907996A 1995-07-28 1996-07-29 半導体パッケージ Expired - Fee Related JP2955842B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950022839A KR0179834B1 (ko) 1995-07-28 1995-07-28 컬럼형 패키지
KR22839/1995 1995-07-28

Publications (2)

Publication Number Publication Date
JPH09102561A true JPH09102561A (ja) 1997-04-15
JP2955842B2 JP2955842B2 (ja) 1999-10-04

Family

ID=19422005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19907996A Expired - Fee Related JP2955842B2 (ja) 1995-07-28 1996-07-29 半導体パッケージ

Country Status (4)

Country Link
US (1) US6002170A (ja)
JP (1) JP2955842B2 (ja)
KR (1) KR0179834B1 (ja)
CN (1) CN1068457C (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
US6307868B1 (en) * 1995-08-25 2001-10-23 Terayon Communication Systems, Inc. Apparatus and method for SCDMA digital data transmission using orthogonal codes and a head end modem with no tracking loops
DE19651566B4 (de) * 1996-12-11 2006-09-07 Assa Abloy Identification Technology Group Ab Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
US6195268B1 (en) * 1997-06-09 2001-02-27 Floyd K. Eide Stacking layers containing enclosed IC chips
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
KR100422359B1 (ko) * 2002-03-07 2004-03-11 주식회사 하이닉스반도체 원통형 반도체 패키지 및 그를 이용한 케이블형 패키지 모듈
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US6998703B2 (en) * 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
US7408244B2 (en) * 2005-03-16 2008-08-05 Advanced Semiconductor Engineering, Inc. Semiconductor package and stack arrangement thereof
CN103021989B (zh) * 2012-12-11 2014-07-30 矽力杰半导体技术(杭州)有限公司 一种多组件的芯片封装结构
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
TW202110302A (zh) * 2019-08-26 2021-03-01 和碩聯合科技股份有限公司 雙埠電子組件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947867A (en) * 1970-12-21 1976-03-30 Signetics Corporation Two part package for a semiconductor die
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
FR2550009B1 (fr) * 1983-07-29 1986-01-24 Inf Milit Spatiale Aeronaut Boitier de composant electronique muni d'un condensateur
US4857988A (en) * 1988-02-09 1989-08-15 Fottler Stanley A Leadless ceramic chip carrier
EP0346061A3 (en) * 1988-06-08 1991-04-03 Fujitsu Limited Integrated circuit device having an improved package structure
JPH0260149A (ja) * 1988-08-26 1990-02-28 Matsushita Electric Works Ltd 半導体パッケージ
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
US5095402A (en) * 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
FR2684235B1 (fr) * 1991-11-25 1999-12-10 Gemplus Card Int Carte a circuit integre comprenant des moyens de protection du circuit integre.
JPH05211188A (ja) * 1991-12-03 1993-08-20 Nec Corp 半導体装置
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
JP3267409B2 (ja) * 1992-11-24 2002-03-18 株式会社日立製作所 半導体集積回路装置
JPH06244355A (ja) * 1993-02-15 1994-09-02 Tetsuya Hojo リードフレームのピン保持固定部の形成方法、樹脂モールド時の樹脂漏れ防止部の形成方法、およびｉｃ等の放熱板固定部の形成方法
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH0763115B2 (ja) * 1993-03-25 1995-07-05 日本電気株式会社 高周波モジュール装置及びその製造方法
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法

Also Published As

Publication number Publication date
CN1068457C (zh) 2001-07-11
KR0179834B1 (ko) 1999-03-20
JP2955842B2 (ja) 1999-10-04
US6002170A (en) 1999-12-14
KR970008547A (ko) 1997-02-24
CN1143262A (zh) 1997-02-19

Similar Documents

Publication Publication Date Title
KR100595094B1 (ko) 반도체 장치 및 그 제조 방법
KR100477020B1 (ko) 멀티 칩 패키지
US7795715B2 (en) Leadframe based flash memory cards
JPH05109975A (ja) 樹脂封止型半導体装置
KR20110124065A (ko) 적층형 반도체 패키지
JPH09102561A (ja) 半導体パッケージ
JP2003124434A (ja) チップ間にスペーサが挿入されたマルチチップパッケージ及びその製造方法
US20050156322A1 (en) Thin semiconductor package including stacked dies
JP3417095B2 (ja) 半導体装置
US20090001529A1 (en) Package stacking using unbalanced molded tsop
JP3203200B2 (ja) 半導体装置
US20080308913A1 (en) Stacked semiconductor package and method of manufacturing the same
JPH10256473A (ja) 半導体装置
JP3495566B2 (ja) 半導体装置
US7635642B2 (en) Integrated circuit package and method for producing it
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
KR100639700B1 (ko) 칩 스케일 적층 칩 패키지
JPH0810746B2 (ja) メモリーモジュール
KR950003904B1 (ko) 반도체 패키지
KR20080061963A (ko) 반도체 패키지 및 이의 제조 방법
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

S633 Written request for registration of reclamation of name

Free format text: JAPANESE INTERMEDIATE CODE: R313633

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees