DE69315907T2 - Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken - Google Patents
Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner CharakteristikenInfo
- Publication number
- DE69315907T2 DE69315907T2 DE69315907T DE69315907T DE69315907T2 DE 69315907 T2 DE69315907 T2 DE 69315907T2 DE 69315907 T DE69315907 T DE 69315907T DE 69315907 T DE69315907 T DE 69315907T DE 69315907 T2 DE69315907 T2 DE 69315907T2
- Authority
- DE
- Germany
- Prior art keywords
- multilayer electronic
- laminate
- electronic component
- mother
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims description 32
- 238000005520 cutting process Methods 0.000 claims description 32
- 239000000919 ceramic Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 239000002184 metal Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 239000011295 pitch Substances 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49004—Electrical device making including measuring or testing of device or component part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf eine elektronische Vielschichtkomponente mit inneren Schaltungselementen, die in derselben angeordnet sind, ein Verfahren zum Herstellen derselben und ein Verfahren zum Messen von Charakteristika derselben, wobei sich dieselbe insbesondere auf eine Verbesserung bei einer Herstellungsart von äußeren Elektroden in einer elektronischen Vielschichtkomponente bezieht.
- Eine elektronische Vielschichtkomponente, die beispielsweise durch einen Vielschichtkondensator, ein induktives Vielschichtbauelement, eine Vielschichtschaltungsplatine oder eine zusammengesetzte elektronische Vielschichtkomponente dargestellt ist, weist ein Laminat auf, das durch das Stapeln einer Mehrzahl von isolierenden Schichten mit einer zwischenpositionierung von inneren Schaltungselementen, beispielsweise Leiterfilmen und/oder Widerstandsfilmen, erhalten wird. Die isolierenden Schichten sind typischerweise aus Keramikschichten vorbereitet.
- Fig. 15 ist eine perspektivische Ansicht, die das Erscheinungsbild einer herkömmlichen elektronischen Vielschichtkomponente 1 zeigt, wie sie beispielsweise aus der US-A-4 790 894 bekannt ist. Die elektronische Vielschichtkomponente 1 weist ein Laminat 2 auf, das durch das Stapeln einer Mehrzahl von isolierenden Schichten mit der Zwischenpositionierung innerer Schaltungselemente (nicht gezeigt) erhalten wird. Das Laminat 2 ist beispielsweise auf seinen vier Seitenoberflächen mit jeweiligen äußeren Elektroden 3 versehen.
- Diese äußeren Elektroden 3 sind mit den inneren Schaltungselementen, die in dem Inneren des Laminats 2 angeordnet sind, elektrisch verbunden. Die äußeren Elektroden 3 sind durch das Aufbringen einer geeigneten Metallpaste auf spezifischen Positionen der jeweiligen Seitenoberflächen des Laminats 2 gebildet, wobei sich Teile der äußeren Elektroden 3 dabei notwendigerweise umfangsmäßig auf obere und untere Oberflächen des Laminats 2 erstrecken.
- Fig. 16 ist eine perspektivische Ansicht, die das Erscheinungsbild eines weiteren Typs einer herkömmlichen elektronischen Vielschichtkomponente 4 zeigt. Diese elektronische Vielschichtkomponente 4 weist ebenfalls ein Laminat 5 auf, das durch das Stapeln einer Mehrzahl isolierender Schichten mit der Zwischenpositionierung innerer Schaltungselemente (nicht gezeigt) erhalten wird. Das Laminat 5 ist beispielsweise auf seinen vier Seitenoberflächen mit äußeren Elektroden 6 versehen, die elektrisch mit den inneren Schaltungselementen verbunden sind. Diese äußeren Elektroden 6 sind durch das Teilen von Durchgangslöchern 7, wie in gestrichelten Linien in Fig. 16 gezeigt ist, geschaffen. Das heißt, daß ein Mutterlaminat derart vorbereitet ist, daß eine Mehrzahl von elektronischen Vielschichtkomponenten 4 erhalten werden kann, wenn dasselbe entlang vorgeschriebener Schnittlinien geschnitten wird. Die Durchgangslöcher 7 sind derart in diesem Mutterlaminat gebildet, daß Leiterfilme auf inneren periphären Oberflächen derselben gebildet sind, um die äußeren Elektroden 6 zu definieren, wobei das Mutterlaminat nachfolgend geschnitten wird, um die Durchgangslöcher 7 zu teilen. Auch bei einer solchen elektronischen Vielschichtkomponente 4 erstrecken sich Teile der äußeren Elektroden 6 aufgrund des Verfahrens des Bildens der Leiterfilme zum Definieren der äußeren Elektroden 6 umfangsmäßig auf obere und untere Oberflächen des Laminats 5.
- Diese elektronischen Vielschichtkomponenten 1 und 4 werden durch die äußeren Elektroden 3 und 6 in der Form von Chips auf geeigneten Schaltungsplatinen Oberflächen-montiert.
- Bei beiden vorher genannten elektronischen Vielschichtkomponenten 1 und 4 sind die äußeren Elektroden 3 und 6 jedoch gebildet, um sich zu den oberen und unteren Oberflächen der Laminate 2 und 5 zu erstrecken. Wenn andere Komponenten auf der oberen und/oder der unteren Oberfläche einer derartigen elektronischen Vielschichtkomponente 1 und 4 befestigt werden, um mit denselben zusammengebaut zu werden, sind daher Flächen, auf denen derartige Komponenten befestigt werden können, beschränkt.
- Ferner verhindern die Teile der äußeren Elektroden 3 und 6, die sich zu den oberen und äußeren Oberflächen der Laminate 2 und 5 erstrecken, eine Reduzierung der Anordnungsabstände für die äußeren Elektroden 3 und 6. Außerdem ist es relativ schwierig, derartige Teile der äußeren Elektroden 3 und 6 mit konstanten Größen und Formen auszubilden, wobei dies ebenfalls eine Reduzierung der Anordnungsabstände für die äußeren Elektroden 3 und 6 verhindert.
- Speziell bei der elektronischen Vielschichtkomponente 4, die in Fig. 16 gezeigt ist, ist es schwierig, die Durchmesser der Durchgangslöcher 71 die durch einen Bohrer gebildet sind, unter 0,3 mm zu reduzieren, wobei dies ebenfalls die Anordnungsabstände für die äußeren Elektroden 6 beschränkt. Ferner weist der Bohrer zum Bilden der Durchgangslöcher 7 eine relativ kurze Lebensdauer auf, was zu einer Erhöhung der Kosten führt.
- Bei der elektronischen Vielschichtkomponente 1, die in Fig. 15 gezeigt ist, sind die äußeren Elektroden 3 jeweils auf den vier Seitenoberflächen des Laminats 2 gebildet, weshalb es notwendig ist, zumindest das Aufbringen der Metalipaste auf die jeweiligen Seitenoberflächen unabhängig voneinander durchzuführen. Somit ist die Anzahl von Schritten zum Bilden der äußeren Elektroden 3 erhöht.
- Andererseits ist es notwendig, Charakteristika der elektronischen Vielschichtkomponenten 1 und 4 zumindest vor dem Versand derselben zu messen. Bei beiden elektronischen Vielschichtkomponenten 1 und 4 können die Charakteristika jedoch nicht gemessen werden, es sei denn, dieselben werden im Prinzip in Zustände von Chips gebracht. Bei der elektronischen Vielschichtkomponente 1, die in Fig. 15 gezeigt ist, ist eine Messung der Charakteristika nach der Ausbildung der äußeren Elektroden möglich. Auch bei dem Fall, der in Fig. 16 gezeigt ist, können die Charakteristika jeder elektronischen Vielschichtkomponente nicht in der Stufe des Mutterlaminats gemessen werden. Eine solche Messung der Charakteristika ist nur möglich, wenn das Mutterlaminat geschnitten ist, um die Durchgangslöcher 7 zu teilen.
- Folglich besteht eine Aufgabe der vorliegenden Erfindung darin, eine elektronische Vielschichtkomponente zu schaffen, bei der die Anordnungsabstände für äußere Elektroden reduziert sein können, sowie ein Verfahren zum Herstellen derselben.
- Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, ein Charakteristik-Meßverfahren zu schaffen, das effizient die Charakteristika einer Mehrzahl von elektronischen Vielschichtkomponenten messen kann.
- Diese Aufgaben werden durch eine elektronische Vielschichtkomponente gemäß Anspruch 1, ein Verfahren zum Herstellen einer elektronischen Vielschichtkomponente gemäß Anspruch 9, ein Verfahren zum Messen von Charakteristika einer elektronischen Vielschichtkomponente und einer Anordnung von elektronischen Vielschichtkomponenten gelöst.
- Die vorher genannten und weitere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung offensichtlicher, wenn dieselbe in Verbindung mit den beiliegenden Zeichnungen verwendet wird.
- Fig. 1 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 2 ist eine perspektivische Ansicht, die ein Mutterlaminat 14 zeigt, das vorbereitet ist, um die elektronische Vielschichtkomponente 10, die in Fig. 1 gezeigt ist, zu erhalten;
- Fig. 3 ist eine vergrößerte perspektivische Ansicht, die Rillen 20 zeigt, die in dem Mutterlaminat 14, das in Fig. 2 gezeigt ist, gebildet sind, um eine Messung der Charakteristika zu ermöglichen;
- Fig. 4 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10a gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 5 ist eine Schnittansicht, die die elektronische Vielschichtkomponente 10a, die in Fig. 4 gezeigt ist, welche auf einer Schaltungsplatine 31 befestigt ist, zeigt;
- Fig. 6 ist eine Schnittansicht, die ein Anschlußbauglied 33, das auf der elektronischen Vielschichtkomponente 10a, die in Fig. 4 gezeigt ist, befestigt ist, zeigt;
- Fig. 7 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10b gemäß noch einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 8 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10c gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 9 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10d gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 10 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10e gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 11 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10f gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 12 ist eine Draufsicht, die einen Teil eines Mutterlaminats 14 zum Darstellen eines weiteren Ausführungsbeispiels der vorliegenden Erfindung zeigt;
- Fig. 13 ist eine Schnittansicht, die eine gehäuste elektronische Vielschichtkomponente 42 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 14 ist eine Schnittansicht, die eine gehäuste elektronische Vielschichtkomponente 42a gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt;
- Fig. 15 ist eine perspektivische Ansicht, die das Erscheinungsbild einer herkömmlichen elektronischen Vielschichtkomponente 1 zeigt; und
- Fig. 16 ist eine perspektivische Ansicht, die das Erscheinungsbild eines weiteren Typs einer herkömmlichen elektronischen Vielschichtkomponente 4 zeigt.
- Fig. 1 ist eine perspektivische Ansicht, die das Erscheinungsbild einer elektronischen Vielschichtkomponente 10 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Obwohl die elektronische Vielschichtkomponente 10 wie dargestellt in der Chip-Typ-Konfiguration auf einer geeigneten Schaltungsplatine befestigt ist, zeigt Fig. 1 die elektronische Vielschichtkomponente 10 in einem Zustand, bei dem die Oberfläche derselben, die einer solchen Schaltungsplatine zugewandt ist, nach oben gerichtet ist.
- Die elektronische Vielschichtkomponente 10 weist ein Laminat 11 auf, das durch Stapeln einer Mehrzahl von isolierenden Schichten mit einer Zwischenpositionierung von inneren Schaltungselementen (nicht gezeigt) gebildet ist. Das Laminat 11 ist beispielsweise auf jeweiligen seiner vier Seitenoberflächen mit äußeren Elektroden 12 versehen, die auf äußeren Oberflächen des Laminats 11 freiliegend sind. diese äußeren Elektroden 12 sind elektrisch mit den inneren Schaltungselementen (nicht gezeigt) verbunden.
- Die vorher genannten äußeren Elektroden 12 werden durch das Freilegen von zumindest Seitenabschnitten von Durchgangslöchern&sub1; die in den isolierenden Schichten vorgesehen sind und mit leitfähigen Materialien gefüllt sind, durch das Schneiden der isolierenden Schichten gebildet, wie aus der folgenden Beschreibung eines Herstellungsverfahrens offensichtlich wird. Das Laminat 11 ist beispielsweise auf jeweiligen seiner vier Seitenoberflächen mit Stufen 13 versehen, wobei der Grund, aus dem derartige Stufen 13 gebildet sind, ebenfalls durch die folgende Beschreibung verdeutlicht wird.
- Um die vorher genannte elektronische Vielschichtkomponente 10 zu erhalten, wird ein Mutterlaminat 14 vorbereitet, wie in Fig. 2 gezeigt ist. Das Mutterlaminat 14, das entlang vorgeschriebener Schnittlinien 15, die durch strichpunktierte Linien gezeigt sind, geschnitten werden soll, um eine Mehrzahl von elektronischen Vielschichtkomponenten 10 zu liefern, wird durch das Stapeln einer Mehrzahl von isolierenden Mutterschichten 16 und einer Mehrzahl von isolierenden Mutterschichten 17 mit einer Zwischenpositionierung von inneren Schaltungselementen (nicht gezeigt) für die jeweiligen elektronischen Vielschichtkomponenten 10, um die inneren Schaltungselemente in jeweiligen Regionen, die durch die Schnittlinien 15 geteilt sind, zu verteilen, erhalten. Das Mutterlaminat 14 ist mit mit leitfähigen Materialien 18 gefüllten Durchgangslöchern 19 versehen, die mit den inneren Schaltungselementen (nicht gezeigt) an Positionen, die durch Schneiden entlang der Schnittlinien 15 partitioniert werden sollen, elektrisch verbunden sind. Die äußeren Elektroden 12, die in Fig. 1 gezeigt sind, sind durch die leitfähigen Materialien 18 vorgesehen, die in die Durchgangslöcher 19 gefüllt sind.
- Um das vorher genannte Mutterlaminat 14 zu erhalten, werden beispielsweise folgende Schritte durchgeführt. Gemäß diesem Ausführungsbeispiel werden die isolierenden Mutterschichten 16 und 17 durch Keramikschichten gebildet.
- Zunächst wird eine Schichtbildung mittels einer Rakel-Beschichtungsvorrichtung oder dergleichen durchgeführt, um Keramikgrünschichten zum Definieren der isolierenden Mutterschichten 16 und 17 zu erhalten. Spezifische dieser Keramikgrünschichten werden durch Lochung oder dergleichen mit Durchgangslöchern versehen, um eine elektrische Leitung durch die Schichten entlang der Dickerichtung derselben zu ermöglichen. Zu diesem Zeitpunkt werden die Keramikgrünschichten zum Definieren der isolierenden Mutterschichten 16, die in Fig. 2 an relativ oberen Abschnitten angeordnet sind, ebenfalls mit Durchgangslöchern 19 versehen. Danach werden Leiterfilme und/oder Widerstandsfilme, die als innere Schaltungselemente dienen, auf spezifische der Keramikgrünschichten gedruckt. Zu diesem Zeitpunkt werden die bereits gebildeten Durchgangslöcher mit leitfähigen Materialien aufgefüllt, wobei die Durchgangslöcher 19, die in Fig. 2 gezeigt sind, mit leitfähigen Materialien 18 gefüllt werden. Wenn die Leiterfilme von unteren Oberflächenseiten der isolierenden Mutterschichten 16, die in Fig. 2 gezeigt sind, gedruckt werden, ist es möglich, zu verhindern, daß die leitfähigen Materialien 18 leitfähige Inseln in periphären Kantenabschnitten der Durchgangslöcher 19 auf oberen Oberflächenseiten der isolierenden Mutterschichten 16 bilden. Es sei herausgestellt, daß selbst derartige leitfähige Inseln innerhalb des Bereichs der vorliegenden Erfindung liegen.
- Danach werden die vorher genannten isolierenden Mutterschichten 16 und 17 miteinander gestapelt und gepreßt. Folglich wird das Mutterlaminat 14 erhalten. Bei diesem Mutterlaminat 14 sind die Durchgangslöcher 19, die in den jeweiligen der Mehrzahl von isolierenden Mutterschichten 16 vorgesehen sind, entlang der Dickenrichtung ausgerichtet, wodurch die leitfähigen Materialien 18, die in die Durchgangslöcher 19 gefüllt sind, seriell miteinander verbunden sind.
- Danach werden beispielsweise mittels einer Vereinzelungssäge Rillen 20 in dem Mutterlaminat 14 entlang der Schnittlinien 15 (Fig. 2) gebildet, so daß beispielsweise zumindest die Durchgangslöcher 19 geteilt werden. Mittels einer derartigen Ausbildung der Rillen 20 werden die Durchgangslöcher auf inneren Seitenoberflächen der Rillen 20 freigelegt, während die leitfähigen Materialien 18, die in die Durchgangslöcher 19 gefüllt sind, ebenfalls geteilt werden, so daß Abschnitte, die von den Rillen 20 umgeben sind, zum Definieren einzelner elektronischer Vielschichtkomponenten 10 elektrisch unabhängig voneinander sind. Vorzugsweise werden Schlitze 21 und 22 in Bodenoberflächen der Rillen 20 bzw. unteren Oberflächenabschnitten des Mutterlaminats 14 entgegengesetzt zu denselben gebildet. Jeder der Schlitze 21 oder 22 kann weggelassen werden.
- Fig. 3 zeigt bestimmte Leiterfilme 23 und 24, die als innere Schaltungselemente dienen. Diese Figur zeigt ferner Zustände der Leiterfilme 23, die elektrisch mit den leitfähigen Materialien 18 verbunden sind.
- Danach wird das Mutterlaminat 14 gebrannt, um die Keramikmaterialien, die die isolierenden Mutterschichten 16 und 17 bilden, zu sintern. Danach werden Oberflächen des Mutterlaminats 14 mit Leiterfilmen und/oder Widerstandsfilmen versehen, die mit einem überzug abgedeckt und mit einem Lötharz überzogen werden. Wenn es notwendig ist, werden die leitfähigen Materialien 18 zum Bilden der äußeren Elektroden 3 und weitere Leiterfilme plattiert.
- Wenn die vorher genannten Schritte abgeschlossen sind, ist die Mehrzahl von elektronischen Vielschichtkomponenten 10, die in dem Mutterlaminat 14 enthalten ist, somit elektrisch unabhängig voneinander, so daß es möglich ist, Charakteristika jeder elektronischen Vielschichtkomponente 1 zu messen, wobei die leitfähigen Materialien 18, die in den jeweiligen Abschnitten der Durchgangslöcher 19, die durch die Rillen 20 geteilt sind, vorgesehen sind, als äußere Elektroden behandelt werden.
- Nachdem die Charakteristika gemessen sind, werden weitere elektronische Komponenten auf denen der elektronischen Vielschichtkomponenten 10, die als fehlerfrei bestimmt wurden, befestigt, um mit denselben zusammengesetzt zu werden. Die Schritte, die bis hier beschrieben wurden, können effizient im Zustand des Mutterlaminats 14 durchgeführt werden. Die elektronischen Vielschichtkomponenten 10 können in diesem Zustand verfrachtet werden.
- Nachfolgend wird das Mutterlaminat 14 vollständig entlang der Schnittlinien 15 (Fig. 2), d.h. der Rillen 20 (Fig. 3), geschnitten, um eine Mehrzahl von elektronischen Vielschichtkomponenten 10 zu erhalten, die mechanisch unabhängig voneinander sind. Ein derartiges Schneiden wird ohne weiteres erreicht, indem das Mutterlaminat 14 wie eine Tafel Schokolade entlang der Rillen 20 unterteilt wird. Die vorher genannten Schlitze 21 und 22 erleichtern eine derartige Unterteilung.
- Folglich wird die elektronische Vielschichtkomponente 10, die in Fig. 1 gezeigt ist, erhalten. Wie aus der obigen Beschreibung offensichtlich ist, resultieren die Stufen 13 aus der Bildung der vorher genannten Rillen 20. Wenn das Laminat 11 durch eine Grenzoberfläche, die den Positionen der Stufen 13 entspricht, in einen oberen und einen unteren Halbabschnitt klassifiziert wird, sind die äußeren Elektroden 12 nur auf dem oberen Halbabschnitt freiliegend.
- Nachfolgend wird die elektronische Vielschichtkomponente 10 nach Bedarf mit einem Gehäuse gehäust. Dieses Gehäuse ist angepaßt, um weitere Komponenten zu häusen, die auf einer unteren Oberfläche der elektronischen Vielschichtkomponente 10, die in Fig. 1 erscheint, befestigt sein können. Dieses Gehäuse wird später bezugnehmend auf die Fig. 13 und 14 beschrieben.
- Obwohl die vorliegende Erfindung bezugnehmend auf das Ausführungsbeispiel, das in den Fig. 1 bis 3 gezeigt ist, beschrieben wurde, sind verschiedene Modifikationen innerhalb des Bereichs der vorliegenden Erfindung möglich.
- Obwohl die äußeren Elektroden 12, die in Fig. 1 gezeigt sind, ausgebildet sind, um nicht nur auf den Seitenoberflächen des Laminats 11, sondern auch auf der oberen Oberfläche, die in Fig. 1 erscheint, freiliegend zu sein, können derartige äußere Elektroden 12a gebildet sein, um nur auf Seitenoberflächen eines Laminats 11 in einer elektronischen Vielschichtkomponente 10a, die beispielsweise in Fig. 4 gezeigt ist, freiliegend zu sein. Bezugnehmend auf Fig. 4 sind Elemente, die denjenigen, die in Fig. 1 gezeigt sind, entsprechen, durch gleichartige Bezugszeichen bezeichnet, um eine redundante Beschreibung wegzulassen.
- Gemäß der elektronischen Vielschichtkomponente 10a, die in Fig. 4 gezeigt ist, ist es möglich, weitläufig nicht nur eine untere Oberfläche des Laminats 11, die in dieser Figur erscheint, sondern auch die obere Oberfläche als Befestigungsoberflächen für weitere Komponenten, die mit dieser Komponente 10a zusammengesetzt werden sollen, ohne eine Störung durch die äußeren Elektroden 12a zu verwenden. Um eine solche elektronische Vielschichtkomponente 10a zu erhalten, können isolierende Mutterschichten, die keine Durchgangslöcher 19 zum Bilden der äußeren Elektroden aufweisen, während einer Herstellungsphase des Mutterlaminats 14, die in Fig. 2 gezeigt ist, verwendet werden, um einige derjenigen zu bilden, die auf einem oberen Abschnitt des Mutterlaminats 14 angeordnet sind.
- Wenn die vorher genannte elektronische Vielschichtkomponente 10a auf einer Schaltungsplatine 31 plaziert wird, wie in Fig. 5 gezeigt ist, ist ein Abstand zwischen der Schaltungsplatine 31 und jeder äußeren Elektrode 12a definiert. Um die elektronische Vielschichtkomponente 10a in einem solchen Zustand auf der Schaltungsplatine 31 zu befestigen, wird vorteilhaft eine Lotmittelnaht 32 verwendet, um die äußere Elektrode 12a mit einer leitfähigen Insel (nicht gezeigt) auf der Schaltungsplatine 31 elektrisch zu verbinden.
- Alternativ kann ein Anschlußbauglied 33 aus Metall auf jeder äußeren Elektrode 12a einer derartigen elektronischen Vielschichtkomponente 10a befestigt werden, wie in Fig. 6 gezeigt ist.
- Die äußeren Elektroden 12 der Art, die in Fig. 1 gezeigt ist, können mit den äußeren Elektroden 12a der Art, die in Fig. 4 gezeigt ist, in einer einzelnen elektronischen Vielschichtkomponente gemischt werden.
- Obwohl die Durchgangslöcher 19 zum Liefern der äußeren Elektroden 12 bei dem Ausführungsbeispiel, das in den Fig. 1 bis 3 gezeigt ist, kreisförmige Querschnitte aufweisen, können derartige Querschnitte in andere Formen, beispielsweise rechteckige Formen, geändert werden. Ferner kann eine einzelne äußere Elektrode durch eine Mehrzahl von Durchgangslöchern, die einander in einem Querschnitt partiell überlappen, oder durch ein Durchgangsloch, das von Seite zu Seite reicht, vorgesehen sein, um solche äußeren Elektroden in breiteren Bereichen freizulegen.
- Die Rillen 20 und die Schlitze 21 und 22 können nach dem Brennen des Mutterlaminats 14 gebildet werden. Wenn bei der Bildung der Leiterfilme/Widerstandsfilme auf dem gebrannten Laminat 14 oder der Plattierung oder der Charakteristikmessung kein Wirkungsgrad berücksichtigt wird, kann das Mutterlaminat 14 vor dem Brennen entlang der Schnittlinien 15 geschnitten werden, so daß die elektronischen Vielschichtkomponenten 10 in mechanisch getrennten Zuständen gebrannt werden. Ferner kann das Mutterlaminat 14 unmittelbar nach dem Brennen entlang der Schnittlinien 15 geschnitten werden, ohne Stufe des Bildens der Rillen 20.
- Die leitfähigen Materialien 18, die in die Durchgangslöcher 19 gefüllt werden sollen, müssen nicht gleichzeitig mit dem Drucken der Leiterfilme aufgebracht werden, wobei die Durchgangslöcher 19 vielmehr in einem weiteren Schritt mit einer Metallpaste aufgefüllt werden können. In diesem Fall ist es ebenfalls möglich, die leitfähigen Materialien 18 gleichzeitig in die Mehrzahl von Durchgangslöchern 19 einzufüllen, die in der Mehrzahl von isolierenden Mutterschichten 16, die miteinander gestapelt sind, seriell miteinander ausgerichtet sind.
- Die isolierenden Schichten sind nicht auf Keramikschichten begrenzt, sondern können aus anderen Materialien vorbereitet sein.
- Wie in Fig. 7 gezeigt ist, können ferner äußere Elektroden 12b einer elektronischen Vielschichtkomponente 10b durch leitfähige Materialien, die auf innere periphäre Oberflächen der Durchgangslöcher 19 (Fig. 2 und 3) beschichtet sind, vorgesehen sein. In diesem Fall definieren die äußeren Elektroden 12b Hohlräume auf äußeren Oberflächen derselben.
- Die vorliegende Erfindung ist nicht auf elektronische Vielschichtkomponenten mit einer Mehrzahl von äußeren Elektroden beschränkt, von denen alle auf der Basis von Durchgangslöchern gebildet sind, sondern ist ebenfalls auf eine elektronische Vielschichtkomponente anwendbar, die einige äußere Elektroden, die durch ein anderes Verfahren gebildet sind, aufweist.
- Wie beispielsweise in Fig. 8 gezeigt ist, kann eine elektronische Vielschichtkomponente 10c einige äußere Elektroden 12 aufweisen, die auf der Basis von Durchgangslöchern gebildet sind, und andere äußere Elektroden, beispielsweise Abschirmungselektroden 25, die durch ein anderes Verfahren gebildet sind. Bei der Bildung der Rillen 20, wie in Fig. 3 gezeigt ist, werden beispielsweise zunächst Rillen 20, die innere Seitenoberflächen aufweisen, die mit derartigen Abschirmungselektroden 22 versehen werden sollen, vorbereitet, derart, daß Metallpaste durch eine Injektion in diese Rillen 20 gefüllt wird. Schließlich werden die Rillen 20 wiederum geschnitten, um leitfähige Materialien, die durch die Metallpaste geliefert sind, zu schneiden, wodurch die Abschirmungselektroden 25 geliefert werden. Diese Abschirmungselektroden 25 sind häufig mit der Masseseite innerer Schaltungselemente (nicht gezeigt) des Laminats 11 elektrisch verbunden.
- Die vorher genannten Abschirmungselektroden 25 können alternativ selbstverständlich auf der Basis von Durchgangslöchern gebildet werden. In diesem Fall werden die Durchgangslöcher durch Schlitze gebildet, die sich longitudinal entlang der Abschirmungselektroden 25 erstrecken. Derartige Abschirmungselektroden 25 können gebildet werden, nachdem die einzelnen elektronischen Vielschichtkomponenten 10c erhalten sind.
- Wie in Fig. 9 gezeigt ist, können Abschirmungselektroden 25a gebildet sein, um sich nach unten über die Stufe 13 hinaus zu erstrecken, um das Abschirmungsverhalten zu verbessern. Derartige Abschirmungselektroden 25a können durch ein beliebiges der folgenden Verfahren gebildet werden, beispielsweise:
- (a) Ein Verfahren zum Bilden der Gesamtabschirmungselektroden 25a auf der Basis von Durchgangslöchern
- (b) Ein Verfahren zum Bilden nur der unteren Halbabschnitte der Abschirmungselektroden 25a über die Stufe 13 hinaus auf der Basis von Durchgangslöchern, während die oberen Halbabschnitte durch Auffüllen der Rillen 20, die in Fig. 3 gezeigt sind, mit einer Metallpaste gebildet werden.
- (c) Ein Verfahren zum Bilden der oberen Halbabschnitte der Abschirmungselektroden 25a durch Auffüllen der Rillen mit Metallpaste, wodurch einzelne elektronische Vielschichtkomponenten 10a erhalten werden, und danach Bilden der unteren Halbabschnitte.
- (d) Ein Verfahren zum Bilden der oberen Halbabschnitte der Abschirmungselektroden 25a auf der Basis von Durchgangslöchern, wodurch einzelne elektronische Vielschichtkomponenten bd erhalten werden, und danach Bilden der unteren Halbabschnitte.
- (e) Ein Verfahren zum Bilden der Gesamtabschirmungselektroden 25a nach dem Erhalten der einzelnen elektronischen Vielschichtkomponenten 10d.
- Wenn das Verfahren (a) oder (b) aus den oben genannten Verfahren zum Bilden der Abschirmungselektroden 25a verwendet wird, ist die Mehrzahl von elektronischen Vielschichtkomponenten 10d durch die Abschirmungselektroden 25a elektrisch miteinander verbunden, und sind in einer Stufe, die mit den Rillen 20, die in Fig. 3 gezeigt sind, versehen ist, noch nicht vollständig elektrisch unabhängig voneinander. Jedoch wird bei der Messung der Charakteristika der einzelnen elektronischen Vielschichtkomponenten 10d bei dem vorher genannten Zustand des Mutterlaminats 14 kein Hindernis verursacht, wenn die Abschirmungselektroden 25a angepaßt sind, um bei einer solchen Charakteristikmessung als eine gemeinsame geerdete Elektrode zu dienen.
- Bei der elektronischen Vielschichtkomponente 10d, die in Fig. 9 gezeigt ist, kann eine Fläche, die auf der unteren Oberfläche des Laminats 11 vorgesehen ist, um weitere Komponenten zu befestigen, durch die Abschirmungselektroden 25a verengt sein. Um einen solchen Nachteil zu vermeiden, können die Abschirmungselektroden 25b derart gebildet sein, daß dieselben eine untere Oberfläche eines Laminats 11, das in einer elektronischen Vielschichtkomponente 10e vorgesehen ist, nicht erreichen, wie in Fig. 10 gezeigt ist.
- Hinsichtlich jeder Herstellungsart der Abschirmungselektroden 25, 25a und 25b, die in den Fig. 8 bis 10 gezeigt sind, kann (können) der (die) obere(n) Halbabschnitt(e) der Abschirmungselektrode(n) auf nur einer der drei Seitenoberflächen des Laminats 11 gebildet sein. Die unteren Halbabschnitte der Abschirmungselektroden können auf drei oder vier Seitenoberflächen des Laminats 11 gebildet sein. Obwohl in Fig. 8 nur die Abschirmungselektroden 25, die den oberen Halbabschnitten zugeordnet sind, vorgesehen sind, können alternativ nur Abschirmungselektroden vorgesehen sein, die den unteren Halbabschnitten zugeordnet sind.
- Wie in Fig. 11 gezeigt ist, kann ferner eine Abschirmungs elektrode 25c derart auf einer elektronischen Vielschichtkomponente 10f vorgesehen sein, daß dieselbe nur einen Teil einer Seitenoberfläche eines Laminats 11 entlang der Querrichtung bedeckt.
- Bei jedem der vorher genannten Ausführungsbeispiele wird jedes Durchgangsloch 19 unterteilt, um äußere Elektroden 12 für jeweilige von zwei elektronischen Vielschichtkomponenten 10 zu definieren. Wenn die Breite jeder Rille 20, die in Fig. 3 gezeigt sind, einen beträchtlichen Teil entlang des Durchmessers jedes Durchgangslochs 19 besetzt, kann jedoch ein einzelnes Durchgangsloch 19a angepaßt sein, um eine einzelne äußere Elektrode zu definieren, wie in Fig. 12 gezeigt ist. Fig. 12 zeigt Teile der Durchgangslöcher 19a vor der Bildung der Rille 20 in doppelt strichpunktierten Linien.
- Fig. 13 ist eine Schnittansicht, die eine elektronische Vielschichtkomponente 42 zeigt, die mit einem Gehäuse 41 bedeckt ist.
- Ein Laminat 43, das in der elektronischen Vielschichtkomponente 42 vorgesehen ist, weist Stufen 44 auf, wobei äußere Elektroden 45 unter diesen Stufen 44 gebildet sind. Einige elektronische Komponenten 46 sind auf einer oberen Oberfläche des Laminats 43, das in Fig. 13 zum Bilden dieser elektronischen Vielschichtkomponente erscheint, befestigt. Das Gehäuse 41 besteht aus Metall. Dieses Gehäuse 41 ist mit Stufen 47, die mit den Seitenoberflächen des Laminats 43 übereinstimmen, versehen und beispielsweise an die äußeren Elektroden 45 gelötet.
- Fig. 14 zeigt eine weitere elektronische Vielschichtkomponente 42a, die mit einem Gehäuse 41a bedeckt ist. Wiederum sind in Fig. 14 Elemente, die solchen, die in Fig. 13 gezeigt sind, entsprechen, durch gleichartige Bezugszeichen bezeichnet, um auf eine redundante Beschreibung zu verzichten.
- Wie in Fig. 14 gezeigt ist, ist ein Laminat 13, das in der elektronischen Vielschichtkomponente 42a vorgesehen ist, nicht nur mit Stufen 44, sondern mit weiteren Stufen 48 ausgebildet. Andererseits ist das Gehäuse 41a mit Stufen 49 versehen, die mit den Stufen 48 Eingriff nehmen. Die Stufen 49 des Gehäuses 41a nehmen derart mit den Stufen des Laminats 43 Eingriff, daß das Gehäuse 41a ebenfalls fest an dem Laminat 43 befestigt ist. Selbst wenn eine Kraft auf die obere Oberfläche des Gehäuses 41a ausgeübt wird, um dasselbe nach unten zu drücken, wird das Gehäuse 41a nicht von den äußeren Elektroden 45 gelöst. Eine derartige Kraft des Abwärtsdrückens des Gehäuses 41a wird häufig von einem Vakuumsaugfutter (nicht gezeigt) ausgeübt, das die elektronische Vielschichtkomponente 42a zu der oberen Oberfläche des Gehäuses 41 hin zieht, um dasselbe zu halten. Die Stufen 48 können durch ein Verfahren, das ähnlich dem für die Stufen 44 ist, auf dem Laminat 43 gebildet werden. Das heißt, daß Rillen, die gleichartig den Rillen 20 sind, von unten an Positionen, die denen der Rillen 20 bei der Stufe des Mutterlaminats 14, die in Fig. 3 gezeigt ist, entsprechen, gebildet werden.
- Obwohl die vorliegende Erfindung detailliert beschrieben und dargestellt wurde, ist es offensichtlich, daß dieselbe ausschließlich zur Darstellung und als Beispiel dient und nicht zur Begrenzung, wobei der Bereich der vorliegenden Erfindung nur durch den Wortlaut der beigefügten Ansprüche begrenzt ist.
Claims (13)
1. Eine elektronische Vielschichtkomponente mit folgenden
Merkmalen:
einem Laminat (11), das einen Stapel einer ersten
Mehrzahl von isolierenden Schichten (16) und einen Stapel
einer zweiten Mehrzahl von isolierenden Schichten (17)
mit einer Zwischenpositionierung von inneren
Schaltungselementen (23, 24) aufweist, wobei das Laminat
eine erste und eine zweite Hauptoberfläche, die sich
gegenüberliegen, und Seitenoberflächen aufweist, die die
Hauptoberflächen miteinander koppeln; und
äußeren Elektroden (12), die auf den Seitenoberflächen
des Laminats (11) gebildet sind, um mit den inneren
Schaltungselementen (23, 24) elektrisch verbunden zu
sein,
wobei die äußeren Elektroden (12) durch das Freilegen
von zumindest Seitenabschnitten von Durchgangslöchern
(19), die mit leitfähigen Materialien (18) beschichtet
sind, durch Schneiden der isolierenden Schichten (16,
17) gebildet sind,
dadurch gekennzeichnet,
daß die Durchgangslöcher (19) nur in der ersten
Mehrzahl von isolierenden Schichten (16) vorgesehen sind.
2. Eine elektronische Vielschichtkomponente gemäß Anspruch
1, bei der die leitfähigen Materialien (18) in die
Durchgangslöcher (19) eingefüllt sind.
3. Eine elektronische Vielschichtkomponente gemäß Anspruch
1, bei der innere periphäre Oberflächen der
Durchgangslöcher (19) mit den leitfähigen Materialien (18)
beschichtet sind.
4. Eine elektronische Vielschichtkomponente gemäß Anspruch
1, die ferner eine zweite elektronische Komponente (46)
aufweist, die auf dem Stapel einer zweiten Mehrzahl von
isolierenden Schichten (17) des Laminats (43) gebildet
ist.
5. Eine elektronische Vielschichtkomponente gemäß Anspruch
1, bei der Stufen (13) auf den Seitenoberflächen des
Laminats (11) gebildet sind, entsprechend der Position
der Grenzoberfläche zwischen dem Stapel einer ersten
Mehrzahl von isolierenden Schichten (16) und dem Stapel
einer zweiten Mehrzahl von isolierenden Schichten (17).
6. Eine elektronische Vielschichtkomponente gemäß Anspruch
4, die ferner ein Gehäuse (41) aufweist, das derart auf
dem Laminat (43) befestigt ist, daß dasselbe die zweite
elektronische Komponente (46) bedeckt.
7. Eine elektronische Vielschichtkomponente gemäß Anspruch
1, bei der die äußeren Elektroden auf den
Seitenoberflächen und dem Stapel einer ersten Mehrzahl von
isolierenden Schichten (16) des Laminats freiliegend sind.
8. Eine elektronische Vielschichtkomponente gemäß Anspruch
1, bei der die äußeren Elektroden (12a) nur auf den
Seitenoberflächen des Laminats (11) freiliegend sind.
9. Ein Verfahren zum Herstellen einer elektronischen
Vielschichtkomponente mit folgenden Schritten:
Vorbereiten eines Mutterlaminats (14), das entlang
vorgeschriebener Schnittlinien (15) geschnitten werden
soll, um eine Mehrzahl von elektronischen
Vielschichtkomponenten (10) zu erhalten, das durch das Stapeln
einer
Mehrzahl von isolierenden Mutterschichten (16, 17),
die eine erste Mehrzahl von isolierenden
Mutterschichten (16) und eine zweite Mehrzahl von isolierenden
Mutterschichten (17) aufweisen, mit einer
Zwischenpositionierung von inneren Schaltungselementen (23, 24) für
jeweilige der elektronischen Vielschichtkomponenten
(10) gebildet wird, um die inneren Schaltungselemente
in jeweiligen Regionen zu verteilen, die durch die
Schnittlinien (15) geteilt sind und Durchgangslöcher
(19) aufweisen, die mit leitfähigen Materialien (18)
beschichtet sind, die elektrisch mit den inneren
Schaltungselementen (23, 24) verbunden sind, und die an
Positionen vorgesehen sind, die durch das Schneiden
entlang der Schnittlinie (45) auf Schnittoberflächen
freigelegt werden sollen; und
Schneiden des Mutterlaminats (14) entlang der
Schnittlinien (15)
dadurch gekennzeichnet,
daß die Durchgangslöcher (19) nur in der ersten
Mehrzahl von isolierenden Mutterschichten (16) vorgesehen
sind.
10. Ein Verfahren zum Herstellen einer elektronischen
Vielschichtkomponente gemäß Anspruch 9, bei dem der Schritt
des Schneidens des Mutterlaminats (14) einen Schritt
des Bildens von Rillen (20) in dem Mutterlaminat (14)
aufweist, um die Durchgangslöcher (19) auf der
Schnittoberfläche freizulegen, und einen Schritt des Teilens
des Mutterlaminats (14), das mit den Rillen (20)
versehen ist, an den Positionen der Rillen (20) aufweist.
11. Ein Verfahren zum Herstellen einer elektronischen
Vielschichtkomponente gemäß Anspruch 9, bei dem die
isolierenden Mutterschichten (16, 17) Keramikgrünschichten
sind, wobei das Verfahren ferner einen Schritt des
Brennens des Mutterlaminats (14) aufweist.
12. Ein Verfahren zum Messen von Charakteristika einer
elektronischen Vielschichtkomponente mit folgenden
Schritten:
Vorbereiten eines Mutterlaminats (14), das entlang
vorgeschriebener Schnittlinien (15) geschnitten werden
soll, um eine Mehrzahl von elektronischen
Vielschichtkomponenten (10) zu erhalten, das durch das Stapeln
einer Mehrzahl von isolierenden Mutterschichten (16, 17),
die eine erste Mehrzahl von isolierenden
Mutterschichten (16) und eine zweite Mehrzahl von isolierenden
Mutterschichten (17) aufweisen, mit einer
Zwischenpositionierung von inneren Schaltungselementen (23, 24) für
jeweilige der elektronischen Vielschichtkomponenten
(10) gebildet wird, um die inneren Schaltungselemente
in jeweiligen Regionen zu verteilen, die durch die
Schnittlinien (15) geteilt sind und Durchgangslöcher
(19) aufweisen, die mit leitfähigen Materialien (18)
beschichtet sind, die mit den inneren
Schaltungselementen (23, 24) elektrisch verbunden sind, und die an
Positionen vorgesehen sind, die durch das Schneiden
entlang der Schnittlinien (45) auf Schnittoberflächen
freigelegt werden sollen;
gekennzeichnet durch folgende Schritte:
Bilden von Rillen (20) in dem Mutterlaminat (14)
entlang der Schnittlinien (15), wodurch zumindest die
Durchgangslöcher (19) auf inneren Seitenoberflächen der
Rillen (20) freigelegt werden; und
Messen von Charakteristika von jeder elektronischen
Vielschichtkomponente (10), während die
Durchgangslöcher (19), die auf den inneren Seitenoberflächen der
Rillen (20) freigelegt sind, als äußere Elektroden (12)
behandelt werden,
wobei die Durchgangslöcher (19) nur in der ersten
Mehrzahl von isolierenden Mutterschichten (16) vorgesehen
sind.
13. Eine Anordnung von elektronische Vielschichtkomponenten
mit folgenden Merkmalen:
einem Mutterlaminat (14), das entlang vorgeschriebener
Schnittlinien (15) geschnitten werden soll, um eine
Mehrzahl von elektronischen Vielschichtkomponenten (10)
zu erhalten, das durch das Stapeln einer Mehrzahl von
isolierenden Mutterschichten (16, 17), die eine erste
Mehrzahl von isolierenden Mutterschichten (16) und eine
zweite Mehrzahl von isolierenden Mutterschichten (17)
aufweisen, mit einer Zwischenpositionierung innerer
Schaltungselemente (23, 24) für jeweilige der
elektronischen Vielschichtkomponenten (10) gebildet ist, um
die inneren Schaltungselemente in jeweiligen Regionen
zu verteilen, die durch die Schnittlinien (15) geteilt
sind und Durchgangslöcher (19) aufweisen, die mit
leitfähigen Materialien (18) beschichtet sind, die mit
den inneren Schaltungselementen (23, 24) elektrisch
verbunden sind, und die an Positionen vorgesehen sind,
die durch das Schneiden entlang der Schnittlinien (45)
auf Schnittoberflächen freigelegt werden sollen,
dadurch gekennzeichnet,
daß das Mutterlaminat (14) mit Rillen (20) entlang der
Schnittlinien (15) ausgebildet ist, wodurch zumindest
die Durchgangslöcher (19) auf inneren Seitenoberflächen
der Rillen (20) freigelegt sind, und
daß die Durchgangslöcher (19) nur in der ersten
Mehrzahl von isolierenden Mutterschichten (16) vorgesehen
sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19979592 | 1992-07-27 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69315907D1 DE69315907D1 (de) | 1998-02-05 |
DE69315907T2 true DE69315907T2 (de) | 1998-04-16 |
Family
ID=16413750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69315907T Expired - Lifetime DE69315907T2 (de) | 1992-07-27 | 1993-07-23 | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken |
Country Status (4)
Country | Link |
---|---|
US (5) | US5625935A (de) |
EP (1) | EP0582881B1 (de) |
DE (1) | DE69315907T2 (de) |
SG (1) | SG48955A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10317675B4 (de) * | 2002-11-19 | 2006-08-24 | Samsung Electro-Mechanics Co., Ltd., Suwon | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung |
Families Citing this family (107)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3099500B2 (ja) * | 1992-01-31 | 2000-10-16 | 株式会社村田製作所 | 複合積層トランス及びその製造方法 |
US5635669A (en) * | 1992-07-27 | 1997-06-03 | Murata Manufacturing Co., Ltd. | Multilayer electronic component |
EP0582881B1 (de) * | 1992-07-27 | 1997-12-29 | Murata Manufacturing Co., Ltd. | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken |
JP2870371B2 (ja) * | 1993-08-05 | 1999-03-17 | 株式会社村田製作所 | 積層電子部品、その製造方法およびその特性測定方法 |
TW265450B (en) * | 1994-06-30 | 1995-12-11 | At & T Corp | Devices using metallized magnetic substrates |
JP3252605B2 (ja) * | 1994-07-04 | 2002-02-04 | 株式会社村田製作所 | 電子部品及びその製造方法 |
EP0741396A1 (de) * | 1995-05-04 | 1996-11-06 | AT&T IPM Corp. | Magnetische Leistungsvorrichtung mit drahtlose Leiterplattenanschluss und ihr Herstellungsverfahren |
KR0179834B1 (ko) * | 1995-07-28 | 1999-03-20 | 문정환 | 컬럼형 패키지 |
US5877561A (en) * | 1995-07-28 | 1999-03-02 | Lg Semicon Co., Ltd. | Plate and column type semiconductor package having heat sink |
US5963796A (en) | 1996-07-29 | 1999-10-05 | Lg Semicon Co., Ltd. | Fabrication method for semiconductor package substrate and semiconductor package |
JP3507251B2 (ja) | 1995-09-01 | 2004-03-15 | キヤノン株式会社 | 光センサicパッケージおよびその組立方法 |
JP3432982B2 (ja) * | 1995-12-13 | 2003-08-04 | 沖電気工業株式会社 | 表面実装型半導体装置の製造方法 |
US5880011A (en) * | 1996-06-19 | 1999-03-09 | Pacific Trinetics Corporation | Method and apparatus for manufacturing pre-terminated chips |
JP3227648B2 (ja) * | 1997-01-06 | 2001-11-12 | 株式会社村田製作所 | 多層回路基板及びその製造方法 |
JPH10284935A (ja) * | 1997-04-09 | 1998-10-23 | Murata Mfg Co Ltd | 電圧制御発振器およびその製造方法 |
JPH1131893A (ja) * | 1997-05-12 | 1999-02-02 | Murata Mfg Co Ltd | 電子部品の製造方法およびそれを用いた電子部品 |
JP3012555B2 (ja) * | 1997-05-29 | 2000-02-21 | 神戸日本電気ソフトウェア株式会社 | 多面体icパッケージ |
EP0884741A1 (de) * | 1997-06-14 | 1998-12-16 | Ibek Georg Puskas Ingenieurbüro | Elektronisches Bauelement |
US6121678A (en) | 1997-12-19 | 2000-09-19 | Stmicroelectronics, Inc. | Wrap-around interconnect for fine pitch ball grid array |
US6235551B1 (en) * | 1997-12-31 | 2001-05-22 | Micron Technology, Inc. | Semiconductor device including edge bond pads and methods |
CN100336245C (zh) * | 1998-01-14 | 2007-09-05 | 杨泰和 | 储放电装置的低内阻汇流结构 |
KR100259359B1 (ko) * | 1998-02-10 | 2000-06-15 | 김영환 | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 |
US6380619B2 (en) * | 1998-03-31 | 2002-04-30 | Tdk Corporation | Chip-type electronic component having external electrodes that are spaced at predetermined distances from side surfaces of a ceramic substrate |
US6061228A (en) * | 1998-04-28 | 2000-05-09 | Harris Corporation | Multi-chip module having an integral capacitor element |
EP1110243A1 (de) | 1998-07-28 | 2001-06-27 | Infineon Technologies AG | Integriertes bauelement, verbundkörper aus einem integrierten bauelement und einer leiterstruktur, chip-karte und verfahren zur herstellung des integrierten bauelementes |
US6256880B1 (en) * | 1998-09-17 | 2001-07-10 | Intermedics, Inc. | Method for preparing side attach pad traces through buried conductive material |
JP3381779B2 (ja) * | 1998-09-17 | 2003-03-04 | セイコーエプソン株式会社 | 圧電振動子ユニット、圧電振動子ユニットの製造方法、及びインクジェット式記録ヘッド |
JP3805146B2 (ja) * | 1998-12-09 | 2006-08-02 | 太陽誘電株式会社 | 積層セラミックコンデンサの回路基板実装方法及び回路基板 |
US6028489A (en) * | 1998-12-18 | 2000-02-22 | Chung-Shan Institute Of Science And Technology | Modular high-frequency oscillator structure |
US6345989B1 (en) * | 1999-01-06 | 2002-02-12 | Thomas & Betts International, Inc. | Circuit board side interconnect |
JP2000228451A (ja) * | 1999-02-05 | 2000-08-15 | Matsushita Electric Ind Co Ltd | 電子部品 |
JP3714088B2 (ja) | 1999-02-18 | 2005-11-09 | 株式会社村田製作所 | 電子部品及びその製造方法 |
DK1067819T3 (da) * | 1999-07-08 | 2004-07-19 | Matsushita Electric Ind Co Ltd | Kondensatormikrofonapparatur og dettes forbindende apparatur |
CN1168126C (zh) * | 1999-09-28 | 2004-09-22 | 松下电器产业株式会社 | 电子部件及其制造方法 |
JP2001237585A (ja) * | 2000-02-22 | 2001-08-31 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
TW535465B (en) * | 2000-05-15 | 2003-06-01 | Hitachi Aic Inc | Electronic component device and method of manufacturing the same |
JP4138211B2 (ja) * | 2000-07-06 | 2008-08-27 | 株式会社村田製作所 | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 |
JP3528771B2 (ja) * | 2000-08-25 | 2004-05-24 | 株式会社村田製作所 | 中心電極組立体の製造方法 |
US6418007B1 (en) * | 2000-08-28 | 2002-07-09 | Motorola, Inc. | Trimmable chip stub |
US6760227B2 (en) * | 2000-11-02 | 2004-07-06 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
JP2002141248A (ja) * | 2000-11-02 | 2002-05-17 | Murata Mfg Co Ltd | セラミック電子部品およびその製造方法 |
US7506438B1 (en) | 2000-11-14 | 2009-03-24 | Freescale Semiconductor, Inc. | Low profile integrated module interconnects and method of fabrication |
TW562737B (en) * | 2000-11-27 | 2003-11-21 | Murata Manufacturing Co | Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body |
US6782616B2 (en) * | 2001-01-12 | 2004-08-31 | Hewlett-Packard Development Company, L.P. | Connection arrangements for electrical devices |
US20020117753A1 (en) * | 2001-02-23 | 2002-08-29 | Lee Michael G. | Three dimensional packaging |
JP4078042B2 (ja) * | 2001-06-12 | 2008-04-23 | ローム株式会社 | 複数の素子を有するチップ型電子部品の製造方法 |
JP2003017851A (ja) * | 2001-06-29 | 2003-01-17 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法 |
JP4068336B2 (ja) | 2001-11-30 | 2008-03-26 | 株式会社東芝 | 半導体装置 |
US6787884B2 (en) * | 2002-05-30 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production |
KR100495211B1 (ko) * | 2002-11-25 | 2005-06-14 | 삼성전기주식회사 | 세라믹 다층기판 및 그 제조방법 |
US20040145441A1 (en) * | 2003-01-28 | 2004-07-29 | Arnett David W. | Inductor with resistive termination |
US20050044984A1 (en) * | 2003-08-27 | 2005-03-03 | Jones Brian H. | Reinforced tension and compression reacting strut and method of making same |
JP4111222B2 (ja) * | 2003-07-22 | 2008-07-02 | 株式会社村田製作所 | 表面実装型部品 |
US7612443B1 (en) | 2003-09-04 | 2009-11-03 | University Of Notre Dame Du Lac | Inter-chip communication |
EP1523043B1 (de) | 2003-10-06 | 2011-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Optischer Sensor und dessen Herstellungsverfahren |
JP4301071B2 (ja) * | 2004-05-07 | 2009-07-22 | 株式会社村田製作所 | シールドケース付き電子部品およびその製造方法 |
JP2006174161A (ja) * | 2004-12-16 | 2006-06-29 | Tdk Corp | 非可逆回路素子 |
KR100771862B1 (ko) * | 2005-08-12 | 2007-11-01 | 삼성전자주식회사 | 메모리 모듈을 위한 인쇄회로기판, 그 제조 방법 및 메모리모듈-소켓 어셈블리 |
DE602007011058D1 (de) * | 2006-05-29 | 2011-01-20 | Murata Manufacturing Co | Verfahren zur herstellung eines keramischen, mehrschichtsubstrats |
US8207589B2 (en) | 2007-02-15 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device, and method for manufacturing photoelectric conversion device |
KR100849790B1 (ko) * | 2007-03-22 | 2008-07-31 | 삼성전기주식회사 | Ltcc 기판 제조방법 |
KR20090050664A (ko) * | 2007-11-16 | 2009-05-20 | 삼성전기주식회사 | 다층 세라믹 콘덴서의 제조 방법 |
KR100992233B1 (ko) * | 2008-09-26 | 2010-11-05 | 삼성전기주식회사 | 세라믹/폴리머 복합재를 이용한 칩 캐패시터 제조방법 |
US8056199B2 (en) * | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
US8797279B2 (en) | 2010-05-25 | 2014-08-05 | MCube Inc. | Analog touchscreen methods and apparatus |
US8928602B1 (en) | 2009-03-03 | 2015-01-06 | MCube Inc. | Methods and apparatus for object tracking on a hand-held device |
US20100270668A1 (en) * | 2009-04-28 | 2010-10-28 | Wafer-Level Packaging Portfolio Llc | Dual Interconnection in Stacked Memory and Controller Module |
US8710597B1 (en) | 2010-04-21 | 2014-04-29 | MCube Inc. | Method and structure for adding mass with stress isolation to MEMS structures |
US8553389B1 (en) | 2010-08-19 | 2013-10-08 | MCube Inc. | Anchor design and method for MEMS transducer apparatuses |
US8421082B1 (en) | 2010-01-19 | 2013-04-16 | Mcube, Inc. | Integrated CMOS and MEMS with air dielectric method and system |
US8476129B1 (en) | 2010-05-24 | 2013-07-02 | MCube Inc. | Method and structure of sensors and MEMS devices using vertical mounting with interconnections |
US8477473B1 (en) | 2010-08-19 | 2013-07-02 | MCube Inc. | Transducer structure and method for MEMS devices |
JP5672242B2 (ja) * | 2009-12-24 | 2015-02-18 | 株式会社村田製作所 | 電子部品の製造方法 |
US8794065B1 (en) | 2010-02-27 | 2014-08-05 | MCube Inc. | Integrated inertial sensing apparatus using MEMS and quartz configured on crystallographic planes |
US8936959B1 (en) | 2010-02-27 | 2015-01-20 | MCube Inc. | Integrated rf MEMS, control systems and methods |
US8367522B1 (en) * | 2010-04-08 | 2013-02-05 | MCube Inc. | Method and structure of integrated micro electro-mechanical systems and electronic devices using edge bond pads |
US8869616B1 (en) | 2010-06-18 | 2014-10-28 | MCube Inc. | Method and structure of an inertial sensor using tilt conversion |
CN201781690U (zh) * | 2010-07-21 | 2011-03-30 | 国基电子(上海)有限公司 | 电路板 |
US9210796B2 (en) * | 2010-08-24 | 2015-12-08 | Colorchip (Israel) Ltd. | Light source mount |
US9485867B2 (en) * | 2010-10-27 | 2016-11-01 | Kyocera Corporation | Wiring board |
KR101141402B1 (ko) | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP5753734B2 (ja) * | 2011-05-19 | 2015-07-22 | 日本特殊陶業株式会社 | 配線基板、多数個取り配線基板、およびその製造方法 |
US8969101B1 (en) | 2011-08-17 | 2015-03-03 | MCube Inc. | Three axis magnetic sensor device and method using flex cables |
USD668658S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD692896S1 (en) * | 2011-11-15 | 2013-11-05 | Connectblue Ab | Module |
USD668659S1 (en) * | 2011-11-15 | 2012-10-09 | Connectblue Ab | Module |
USD680545S1 (en) * | 2011-11-15 | 2013-04-23 | Connectblue Ab | Module |
USD680119S1 (en) * | 2011-11-15 | 2013-04-16 | Connectblue Ab | Module |
USD689053S1 (en) * | 2011-11-15 | 2013-09-03 | Connectblue Ab | Module |
CN104221103B (zh) | 2012-05-21 | 2017-03-01 | 株式会社村田制作所 | 层叠型元件及其制造方法 |
US9620473B1 (en) | 2013-01-18 | 2017-04-11 | University Of Notre Dame Du Lac | Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment |
US9497570B2 (en) | 2014-02-06 | 2016-11-15 | Nimbelink Corp. | Embedded wireless modem |
USD731491S1 (en) * | 2014-02-07 | 2015-06-09 | NimbeLink L.L.C. | Embedded cellular modem |
US9484699B2 (en) * | 2014-03-13 | 2016-11-01 | Apple Inc. | Elastomeric connectors |
JP2015019083A (ja) * | 2014-08-13 | 2015-01-29 | 株式会社村田製作所 | 積層コンデンサ及び積層コンデンサの実装構造体 |
USD760230S1 (en) | 2014-09-16 | 2016-06-28 | Daishinku Corporation | Piezoelectric vibration device |
USD833995S1 (en) * | 2016-02-12 | 2018-11-20 | Fun With Circuits Llc | Electronic component |
US20170372989A1 (en) * | 2016-06-22 | 2017-12-28 | Qualcomm Incorporated | Exposed side-wall and lga assembly |
US10070536B2 (en) * | 2016-07-05 | 2018-09-04 | Unimicron Technology Corp. | Manufacturing method of circuit board structure |
JP6766946B2 (ja) | 2017-02-28 | 2020-10-14 | 株式会社村田製作所 | 積層型電子部品および積層型電子部品の製造方法 |
US20190318984A1 (en) * | 2018-04-17 | 2019-10-17 | STATS ChipPAC Pte. Ltd. | Semiconductor Device and Method of Forming Conductive Vias to Have Enhanced Contact to Shielding Layer |
CN108777251B (zh) * | 2018-06-07 | 2021-09-21 | 京东方科技集团股份有限公司 | 柔性基底、显示基板母板的切割方法、显示基板、装置 |
CN109192881B (zh) * | 2018-09-21 | 2021-02-23 | 武汉华星光电半导体显示技术有限公司 | 有机发光二极管显示面板及其切割方法 |
CN109561591A (zh) * | 2018-12-17 | 2019-04-02 | 四川英创力电子科技股份有限公司 | 一种提升led灯板成型精度的方法 |
CN109803523B (zh) | 2019-02-23 | 2021-01-29 | 华为技术有限公司 | 一种封装屏蔽结构及电子设备 |
CN112291930A (zh) * | 2019-08-07 | 2021-01-29 | 宏华胜精密电子(烟台)有限公司 | 电路板金属化半孔的制作方法 |
CN112996239A (zh) * | 2021-03-04 | 2021-06-18 | 江西志浩电子科技有限公司 | 一种侧边带smt焊盘的pcb板及制备方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3185947A (en) * | 1959-11-16 | 1965-05-25 | Arf Products | Inductive module for electronic devices |
GB1089925A (en) * | 1965-10-08 | 1967-11-08 | London Electrical Mfg Company | Method of manufacturing mica or like capacitors |
US3964087A (en) * | 1975-05-15 | 1976-06-15 | Interdyne Company | Resistor network for integrated circuit |
JPS5440170U (de) * | 1977-08-24 | 1979-03-16 | ||
JPS5895859A (ja) * | 1981-11-30 | 1983-06-07 | Mitsubishi Electric Corp | 多層構造半導体装置 |
DE3234895A1 (de) * | 1982-09-21 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Elektrisches bauelement, insbesondere chip-bauelement und verfahren zur herstellung des bauelements |
US4511201A (en) * | 1982-11-05 | 1985-04-16 | At&T Bell Laboratories | Module mounting assembly |
US4586972A (en) * | 1983-04-05 | 1986-05-06 | Matsushita Electric Industrial Co., Ltd. | Method for making multilayer ceramic body |
JPS6132785U (ja) * | 1984-07-27 | 1986-02-27 | ティーディーケイ株式会社 | 積層混成集積形dc/dcコンバ−タ |
US4874721A (en) * | 1985-11-11 | 1989-10-17 | Nec Corporation | Method of manufacturing a multichip package with increased adhesive strength |
US4821007A (en) * | 1987-02-06 | 1989-04-11 | Tektronix, Inc. | Strip line circuit component and method of manufacture |
US4790894A (en) * | 1987-02-19 | 1988-12-13 | Hitachi Condenser Co., Ltd. | Process for producing printed wiring board |
JPS63208252A (ja) * | 1987-02-24 | 1988-08-29 | Nec Corp | 半導体装置用パツケ−ジ |
JPH0268571A (ja) * | 1988-09-02 | 1990-03-08 | Konica Corp | 画像形成装置に於けるプリント基板 |
JP2656585B2 (ja) * | 1988-11-23 | 1997-09-24 | ティーディーケイ株式会社 | 集積回路部品とその実装構造 |
DE3921651A1 (de) * | 1989-06-30 | 1991-01-10 | Siemens Ag | Mindestens sechsflaechiges elektronikbauteil fuer gedruckte schaltungen |
MY105486A (en) * | 1989-12-15 | 1994-10-31 | Tdk Corp | A multilayer hybrid circuit. |
JPH03225904A (ja) * | 1990-01-31 | 1991-10-04 | Taiyo Yuden Co Ltd | 積層チップへの導電ペースト塗布方法 |
US5060369A (en) * | 1990-01-31 | 1991-10-29 | Ford Motor Company | Printed wiring board construction |
US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
US5220483A (en) * | 1992-01-16 | 1993-06-15 | Crystal Semiconductor | Tri-level capacitor structure in switched-capacitor filter |
JP2637662B2 (ja) * | 1992-02-25 | 1997-08-06 | ローム株式会社 | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 |
EP0582881B1 (de) * | 1992-07-27 | 1997-12-29 | Murata Manufacturing Co., Ltd. | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken |
JPH07154070A (ja) * | 1993-12-01 | 1995-06-16 | Nec Corp | 印刷配線板の製造方法 |
-
1993
- 1993-07-23 EP EP93111860A patent/EP0582881B1/de not_active Expired - Lifetime
- 1993-07-23 DE DE69315907T patent/DE69315907T2/de not_active Expired - Lifetime
- 1993-07-23 SG SG1996004107A patent/SG48955A1/en unknown
-
1994
- 1994-04-13 US US08/227,022 patent/US5625935A/en not_active Expired - Lifetime
- 1994-04-13 US US08/226,935 patent/US5488765A/en not_active Expired - Lifetime
-
1995
- 1995-05-10 US US08/438,339 patent/US5644107A/en not_active Expired - Lifetime
- 1995-05-22 US US08/445,918 patent/US5604328A/en not_active Expired - Lifetime
-
1996
- 1996-01-05 US US08/589,534 patent/US5635670A/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10317675B4 (de) * | 2002-11-19 | 2006-08-24 | Samsung Electro-Mechanics Co., Ltd., Suwon | Keramisches Multilayersubstrat und Verfahren zu seiner Herstellung |
Also Published As
Publication number | Publication date |
---|---|
DE69315907D1 (de) | 1998-02-05 |
EP0582881A1 (de) | 1994-02-16 |
US5644107A (en) | 1997-07-01 |
US5488765A (en) | 1996-02-06 |
SG48955A1 (en) | 1998-05-18 |
US5625935A (en) | 1997-05-06 |
EP0582881B1 (de) | 1997-12-29 |
US5604328A (en) | 1997-02-18 |
US5635670A (en) | 1997-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69315907T2 (de) | Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken | |
DE69416550T2 (de) | Elektronisches Vielschichtbauteil, Verfahren zu seiner Herstellung und Verfahren zur Messung seiner Charakteristiken | |
EP0756244B1 (de) | Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit | |
DE19628890B4 (de) | LC-Filter | |
DE4317125C2 (de) | Monolithische Mehrschicht-Chip-Induktivität | |
DE2212735C3 (de) | Hochfrequenz-Übertragungsleitung in Streifenleiterbauweise | |
DE69325026T2 (de) | Uebergangsvorrichtung für RF-Wellenleitersignale | |
DE69033993T2 (de) | Mehrschicht-Hybridschaltkreis | |
DE68928150T2 (de) | Herstellungsverfahren von einer mehrschichtigen Leiterplatte | |
DE69215192T2 (de) | Leiterplatte mit abgeschirmten bereichen sowie herstellungsverfahren einer solchen leiterplatte | |
DE69218119T2 (de) | Vorrichtung mit flexiblen streifenleitern und verfahren zur herstellung einer derartigen vorrichtung | |
DE2702844A1 (de) | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung | |
DE4119551A1 (de) | Verzoegerungsleitungsvorrichtung und verfahren zur herstellung derselben | |
DE2539925A1 (de) | Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte | |
DE3011068C2 (de) | Verfahren zur Herstellung einer Gegenplatte mit elektrisch voneinander isolierten Potential- und Masseplatten | |
DE10245688A1 (de) | Mehrschichtkeramikelektronikteil, Elektronikteilaggregat und Verfahren zum Herstellen eines Mehrschichtkeramikelektronikteils | |
DE2911620A1 (de) | Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten | |
DE19619710A1 (de) | LC-Filter | |
DE2937886A1 (de) | Leiterplatte fuer gedruckte schaltung | |
DE69330657T2 (de) | Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung | |
DE102006027653A1 (de) | Parallelchip-Eingebettete gedruckte Schaltungsplatine und Herstellungsverfahren dafür | |
DE69116306T2 (de) | Kopplungsstruktur für einen dielektrischen Filter | |
DE4312409B4 (de) | Einstellbarer Kondensator | |
EP0195935A2 (de) | Verfahren zur Herstellung einer starre und flexible Partien aufweisenden Leiterplatte für gedruckte elektrische Schaltungen | |
DE3442803A1 (de) | Hybridschaltung auf einem flexiblen traegermaterial sowie verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition |