DE4317125C2 - Monolithische Mehrschicht-Chip-Induktivität - Google Patents

Monolithische Mehrschicht-Chip-Induktivität

Info

Publication number
DE4317125C2
DE4317125C2 DE4317125A DE4317125A DE4317125C2 DE 4317125 C2 DE4317125 C2 DE 4317125C2 DE 4317125 A DE4317125 A DE 4317125A DE 4317125 A DE4317125 A DE 4317125A DE 4317125 C2 DE4317125 C2 DE 4317125C2
Authority
DE
Germany
Prior art keywords
coil
coil conductor
assembly
ferrite layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4317125A
Other languages
English (en)
Other versions
DE4317125A1 (de
Inventor
Herman R Person
Scott D Zwick
Thomas L Veik
Joseph F Hesse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dale Electronics Inc
Original Assignee
Dale Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/881,856 priority Critical patent/US5302932A/en
Priority to CA002096375A priority patent/CA2096375C/en
Priority to GB9310215A priority patent/GB2278241B/en
Application filed by Dale Electronics Inc filed Critical Dale Electronics Inc
Priority to DE4317125A priority patent/DE4317125C2/de
Priority to FR9306721A priority patent/FR2706113B1/fr
Publication of DE4317125A1 publication Critical patent/DE4317125A1/de
Application granted granted Critical
Publication of DE4317125C2 publication Critical patent/DE4317125C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

Die Erfindung betrifft eine monolithische Mehrschicht-Chip- Induktivität gemäß dem Oberbegriff des Patentanspruchs.
Eine solche monolithische Mehrschicht-Chip-Induktivität ist aus der JP 3-34407 (A) in Patents Abstracts of Japan E-1060, April 23, 1991, Vol. 15/No. 161 bekannt. Diese Induktivität ist durch Übereinanderschichten von spiralförmigen Leitern auf mag­ netischen Substanzen entstanden, in welche rechteckige Durc­ hgangslöcher gebohrt sind. Um einen hohen Induktivitätswert zu erhalten, ist vorgesehen, daß der Spulenleiter einer einzelnen Zwischenschicht eine 1,5-fache Windung hat. Infolgedessen sind die Enden des Spulenleiters an gegenüberliegenden Kanten der Mehrschicht-Chip-Induktivität angeordnet.
Die Aufgabe der Erfindung besteht darin, die gattungsgemäße monolithische Mehrschicht-Chip-Induktivität so weiterzubilden, daß sie in großen Mengen und leicht herstellbar ist und eine hohe Betriebssicherheit hat.
Die Aufgabe der Erfindung wird mit den Merkmalen des kenn­ zeichnenden Teils des Patentanspruchs gelöst.
Durch die Erfindung wird eine verbesserte monolithische Mehr­ schicht-Chip-Induktivität geschaffen, bei der mehrere Leiter­ spulen übereinander gestapelt und zwischen Ferritschichten angeordnet sind und bei der Endkappenanschlüsse an ihren sich gegenüberliegenden Rändern vorgesehen sind.
Ferner wird durch die Erfindung eine verbesserte monolithische Mehrschicht-Chip-Induktivität geschaffen, die in großen Mengen auf einer einzelnen Werkstoffplatte hergestellt werden kann, die später in einzelne Induktivitäten auseinandergeschnitten wird.
Außerdem wird durch die Erfindung eine monolithische Mehrschicht- Chip-Induktivität geschaffen, bei der die Spulen genau deckungs­ gleich und zentriert übereinander, von einer Schicht zur nächsten, angeordnet sind.
Ferner wird durch die Erfindung eine verbesserte monolithische Mehrschicht-Chip-Induktivität geschaffen, die einfach im Aufbau, leicht herzustellen und wirkungsvoll und zuverlässig im Betrieb ist.
Bei der erfindungsgemäßen Induktivität sind die Enden der Spulen durch die Durchgangsöffnungen hindurch mittels Leiter in den Durchgangsöffnungen miteinander verbunden. Ein bevorzugter Leiter ist ein Silberfüllmaterial, das über jede Durchgangsöffnung gedruckt ist, um die Durchgangsöffnung zu füllen und eine elektrische Verbindung zwischen den beiden Spulen über und unter der Durchgangsöffnung herzustellen.
Eine obere Baugruppe ist auf das oberste Ende des Baugruppen­ stapels aufgedruckt und weist eine obere Ferritschicht auf, die eine Durchgangsöffnung und einen oberen Spulenleiter über der oberen Ferritschicht hat. Der obere Spulenleiter hat ein erstes Ende, das sich mit der Durchgangsöffnung deckt und mit der Spule unter ihm mittels eines leitenden Füllstoffes in der Durchgangs­ öffnung verbunden ist. Die obere Spule hat auch ein zweites Ende, das neben einer der Kanten der oberen Baugruppe und neben und über einer zweiten Kante der unteren Ferritschicht der unteren Baugruppe angeordnet ist. Diese Anordnung ermöglicht es, ein Paar Endkappen oder Anschlüsse auf der Induktivität vorzusehen, wobei eine der Endkappen im elektrischen Kontakt mit dem ersten Ende des unteren Spulenleiters steht und wobei der andere der Anschlüsse im Kontakt mit dem zweiten Ende des oberen Spulenlei­ ters steht. Eine obere Kappenferritschicht ist auf die obere Baugruppe aufgedruckt, um sie abzudecken.
Die erfindungsgemäße Induktivität kann mehrteilig hergestellt werden. Zuerst wird eine Werkstoffplatte, die aus Mylar oder einem anderen, einem niedrigeren Adhäsionskoeffizienten auf­ weisenden Material hergestellt ist, mit einer Ferritunterschicht bedeckt. Als nächstes wird eine Vielzahl an ersten Leiterspulen auf die Oberseite der Ferritunterschicht aufgedruckt. Im nächsten Schritt wird eine zweite Ferritschicht auf die ersten Leiter­ spulen aufgedruckt. Die zweite Ferritschicht hat eine Vielzahl an Durchgangsöffnungen, von denen sich jede mit den Ausgangsenden eines ersten Spulenleiters deckt. Diese Durchgangsöffnungen werden dann mit einem Füllstoff aus Silber gefüllt, und eine Gruppe von zweiten Leiterspulen wird auf die zweite Ferritschicht aufgedruckt, wobei ein Ende einer jeden zweiten Leiterspule mit einer der Durchgangsöffnungen in der zweiten Ferritschicht registerhaltig fluchtet.
Weitere Baugruppen werden auf die gleiche Art und Weise, wie oben beschrieben, übereinander gedruckt, bis eine obere Gruppe von Spulenleitern über eine obere Ferritschicht gedruckt wird. Zusätzlich zu den oberen Spulenleitern wird eine Vielzahl an Schneidmarkierungen auf die obere Ferritschicht an deren Kanten entlang aufgedruckt, um die passenden Stellen zum Auseinander­ schneiden der verschiedenen Spulen zu markieren. Letztendlich wird eine obere Ferritkappe über alle oberen Spulenleiter ge­ druckt. Die obere Kappe hat eine Vielzahl an Schneidelinienfen­ stern, die sich mit den Schneidelinien decken, die sich darunter befinden. Hierdurch kann eine Schneidsäge zu den Schneidemarkie­ rungen entlang der Ränder des Schichtleiteraufbaus ausgerichtet werden.
Die gesamte Einheit wird dann von dem Mylar-Material durch Abschälen befreit und auf einen Aluminiumträger zum Sintern gesetzt. Das Sintern findet bei ungefähr 900°C in einem Ofen während einer Dauer von ungefähr 2 Stunden statt, wobei sorgfäl­ tig darauf geachtet wird, daß die organischen Bindemittel in dem Bauteil ausgebrannt werden, um Blasen und Risse zu vermeiden. Nach dem Brennen wird die Einheit oder das Wafer aus dem Aluminiumträger entfernt, auf einen Halter montiert und mit einer Präzisionsdiamant-Chipsäge, die in der Halbleiterindustrie üblich ist, in einzelne Chip-Induktivitäten zerteilt. Das Sägeblatt wird zu den Sägemarkierungen fluchtend ausgerichtet, die durch die Schneidelinienfenster der oberen Kappe hindurch gesehen werden können.
Nachdem die Einheit in einzelne Induktivität-Baugruppen oder -Wafers zerschnitten wurde, sind das untere Ende des unteren Spulenleiters und das obere Ende des oberen Spulenleiters die einzigen beiden Leiterteile, die an den Rändern der fertigen Induktivität herausschauen. Der gesamte Rest der Leiterspulen ist vollständig in die Ferritschichten eingeschlossen. Ferner sind die Spulen bezüglich der Ferritschichten in der Draufsicht zentriert.
Dann werden Abschlüsse an verschiedenen Rändern der fertigen Induktivität (vorzugsweise an sich gegenüberliegenden Rändern) befestigt, wobei einer der Abschlüsse im elektrischen Kontakt mit dem Ausgangsende des oberen Spulenleiters steht und wobei der andere Abschluß im elektrischen Kontakt mit dem Eingangsende des unteren Spulenleiters steht.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen
Fig. 1 eine auseinandergezogene perspektivische Dar­ stellung einer monolithischen Mehrschicht-Chip- Induktivität;
Fig. 2 eine perspektivische Darstellung der zusammen­ gebauten monolithischen Mehrschicht-Chip-Indukti­ vität, wobei die Abschlüsse auseinandergezogen dargestellt sind;
Fig. 3 eine Seitenansicht entlang der Linie 3-3 von Fig. 2; und
Fig. 4 bis 15 Darstellungen der verschiedenen Druckverfahrens­ schritte des Herstellungsverfahrens.
In den Zeichnungen ist mit der Ziffer 10 die erfindungsgemäße monolithische Mehrschicht-Chip-Induktivität im Ganzen bezeichnet. Die Induktivität 10 weist eine Vielzahl an aufeinandergestapelten Baugruppen auf. Eine untere Baugruppe 20 hat eine Ferritunter­ schicht 22 und einen unteren Spulenleiter 24, der auf die Ferrit­ schicht 22 aufgedruckt ist und ein äußeres Ende 26 und ein inne­ res Ende 28 hat. Die untere Ferritschicht 22 hat eine Vorderkante 14, eine Hinterkante 16 und ein Paar sich gegenüberliegender Sei­ tenkanten 18. Das Ende 26 des Spulenleiters 24 ist zu der Vorder­ kante 14 der unteren Ferritschicht 22 bündig angeordnet. Infolge­ dessen schaut das äußere Ende 26 des Spulenleiters 24 heraus, wenn die Einheit zusammengebaut ist. Der Rest der unteren Spule 24 befindet sich innerhalb der sich gegenüberliegenden Kanten 18 und der Hinterkante 16 der unteren Ferritschicht 22.
Auf die untere Baugruppe 20 ist eine erste Zwischenbaugruppe 30 aufgedruckt. Die Baugruppe 30 beinhaltet eine erste Zwi­ schenferritschicht 32, die ein Durchgangsloch 34 hat. Das Durchgangsloch 34 liegt genau über dem inneren Spulenende 28 der unteren Leiterspule 24.
Auf die obere Oberfläche der ersten Zwischenferritschicht 32 ist ein erster Zwischenspulenleiter 36 aufgedruckt, der ein mit dem Durchgangsloch 34 sich deckendes inneres Ende 38 und ein äußeres Ende 40 hat. Im Gegensatz zu dem äußeren Ende 26 des unteren Spulenleiters 24 befindet sich das äußere Ende 40 im Abstand einwärts von der Vorderkante 14 der Baugruppe 20.
Jede Ferritschicht wird vorzugsweise in mehreren Schritten gedruckt, bis die gesamte Trockendicke einer jeden Ferrit­ schicht ungefähr 25 µ beträgt. Andere Dicken können verwendet werden, ohne von der Erfindung abzuweichen.
Die Dicke einer jeden Ferritschicht erfordert aber, daß das Durchgangsloch 34 mit einem leitenden Füllstoff 42 gefüllt wird, der eine elektrische Verbindung zwischen dem inneren Ende 38 der ersten Zwischenspule 36 und dem inneren Ende 28 der unteren Spule 24 herstellt.
Auf die erste Zwischenbaugruppe 30 wird eine zweite Zwischen­ baugruppe 44, die eine zweite Ferritschicht 46 mit einem Durchgangsloch 48 und einen zweiten Zwischenspulenleiter 50 hat, der auf die zweite Zwischenferritschicht 46 aufgedruckt ist. Der zweite Zwischenspulenleiter 50 hat ein äußeres Ende 52, das sich mit dem Durchgangsloch 48 in Deckung befindet. Das Durchgangsloch 48 ist mit einem leitenden Füllstoff 56 gefüllt und befindet sich in Deckung mit dem äußeren Spulen­ ende 40 der ersten Zwischenspule 36. Somit stellt der Füll­ stoff 56 eine elektrische Verbindung zwischen dem äußeren Spulenende 40 der ersten Zwischenspule 36 und dem äußeren Spulenende 52 der zweiten Zwischenspule 50 her. Die zweite Zwischenspule 50 hat auch ein inneres Ende 54. Die gesamte zweite Zwischenspule 50 ist einwärts von den parallelen Kanten der zweiten Zwischenferritschicht 46 angeordnet.
Auf die zweite Zwischenbaugruppe 44 ist eine obere Baugruppe 58 aufgedruckt, die eine obere Ferritschicht 60 mit einem Durchgangsloch 62 und einen oberen Spulenleiter 64 aufweist, der auf die obere Oberfläche der oberen Ferritschicht 60 auf­ gedruckt ist. Der obere Spulenleiter 64 hat ein oberes in­ neres Spulenende 66, das sich mit dem Durchgangsloch 62 deckt, und ein oberes äußeres Spulenende 68, das sich bündig zu der hinteren parallelen Kante der oberen Ferritschicht 60 erstreckt und das sich auch mit der Hinterkante 16 der unte­ ren Ferritschicht 22 deckt. Ein leitender Füllstoff 69, be­ findet sich in dem Durchgangsloch 62 und stellt eine elektri­ sche Verbindung zwischen dem oberen inneren Spulenende 66 und dem inneren Spulenende 54 des zweiten Zwischenspulenleiters 50 her.
Eine Ferritschicht 70, die eine obere Kappe bildet, ist auf die obere Baugruppe 58 aufgedruckt und bedeckt die obere Bau­ gruppe 58. Das äußere Spulenende 68 der oberen Leiterspule 64 schaut jedoch zwischen den Kanten der oberen Ferritschicht 60 und der oberen Kappe 70 heraus.
Wenn die Einheit fertig ist, liegt ein durchgehender elektri­ scher Weg vor, der mit dem äußeren Ende 26 des unteren Spu­ lenleiters 24 beginnt, und durch dessen inneres Ende 28, durch den ersten Füllstoff 42 zu dem inneren Spulenende 38 des ersten Zwischenspulenleiters 36 führt. Der elektrische Weg geht weiter zu dem äußeren Spulenende 40, durch den zwei­ ten Füllstoff 56, zu dem äußeren Spulenende 52, dem inneren Spulenende 54, dem dritten Füllstoff 69, dem inneren Spulen­ ende 66 und dem äußeren Spulenende 68. Es ist zu beachten, daß sich der elektrische Weg in der gleichen Drehrichtung (im Uhrzeigersinn in Fig. 1) von dem unteren Spulenleiter 24 nach oben bis zu dem oberen Spulenleiter 64 fortsetzt. Jede beliebige Anzahl von Zwischenspulen-Baugruppen 30, 44 kann gedruckt werden, oder die Induktivität kann auch nur die obere Baugruppe 58 und die untere Baugruppe 20 aufweisen, je nachdem, welche Induktivi­ tätswerte erforderlich sind.
Wie in Fig. 2 ersichtlich, werden ein Paar Endanschlüsse 72, 74 über die Vorder- und Hinterkante 14 bzw. 16 der Einheit 10 mon­ tiert oder gedruckt. Die Anschlüsse 72 oder 74 können Endkappen aus Metall sein, oder sie können aus einem gedruckten Leitermate­ rial sein, das auf die Vorder- und Hinterkante der Induktivität 10 aufgedruckt wird. Der Anschluß 72 steht im elektrischen Kon­ takt mit dem äußeren Ende 68 des oberen Spulenleiters 64, und der Anschluß 74 befindet sich im elektrischen Kontakt mit dem äußeren Ende 26 des unteren Spulenleiters 24.
Während die sich ergebende monolithische Mehrschicht-Chip-Induk­ tivität 10 in den Fig. 1 bis 3 gezeigt ist, zeigen die Fig. 4 bis 15 ein Verfahren zum Herstellen einer Vielzahl an Induktivitäten 10. In diesen Figuren werden die gleichen Ziffern wie in den Fig. 1 bis 3 für solche Teile verwendet, die in den Fig. 1 bis 3 gleich oder ähnlich sind. Man betrachte Fig. 4: Unter Verwendung eines für die Mikroelektronik geeigneten Klebstoffes wird eine dicke Mylar-Platte, die 50,8 mm × 50,8 mm mißt und eine Dicke (nicht gezeigt) von 0,254 mm hat, an der oberen Oberfläche eines Trägers (nicht gezeigt) aus Kalknatronglas befestigt. Anstatt Mylar kann irgendein anderer Kunststoff, wie Polyethylen, der einen niedrigen Adhäsionskoeffizienten hat, verwendet werden. Die obere Oberfläche dieses Mylar-Trägers wird mit Polyvinylalkohol oder ähnlichem, als Ablösemittel, bestrichen. Den Polyvinyl­ alkohol läßt man trocknen.
Auf das Mylar wird dann die Ferritbasis oder die untere Kappe 22, die in Fig. 4 gezeigt ist, gedruckt.
Nachdem die untere Ferritkappe 22 aufgedruckt wurde, werden eine Vielzahl an Leiterspulen 24 (Fig. 5) auf die untere Kappe 22 aufgedruckt. Die äußeren Enden 26 der Spulen 24 sind breiter als der Rest der Spulen 24, und die gedruckten Spulen 24 werden über die untere Kappe 22 zentriert. Auch ein Paar Silberkreuze 75 werden auf die Ferritschicht 22 aufge­ druckt.
Nach dem Aufdrucken der Spulen 24 wird eine erste Zwischen­ ferritschicht 32 auf die Spulen 24 aufgedruckt, und sie weist eine Vielzahl an Durchgangslöchern 34 auf, die mit den inne­ ren Enden 28 der Spulen 24 sich deckend ausgerichtet sind. Die Kreuze 75 fluchten mit den beiden offenen Kreuzfenstern 76 in der ersten Zwischenferritschicht 32, um die Schicht 32 genau deckungsgleich zu den Spulen 24 zu machen.
Als nächstes wird eine Vielzahl an ersten Füllstoffen 42 auf die Ferritschicht 32 aufgedruckt, die zu den Durchgangslö­ chern 34 fluchtend ausgerichtet sind und in sie hineinpassen, um sie vollständig auszufüllen. Die Kreuze 78 werden über die Kreuze 75 gedruckt, die sich mit den Kreuzfenstern 76 decken. Als nächstes wird eine Vielzahl an ersten Zwischenspulenlei­ ter 36 auf die erste Zwischenferritschicht 32 aufgedruckt und genau ausgerichtet, so daß die inneren Enden 38 über die Durchgangsöffnungen 34 passen und sich im elektrischen Kon­ takt mit den ersten Füllstoffen 42 befinden. Gleichzeitig werden vier Kreuze 79 auf die vier Ecken der Ferritschicht 32 gedruckt.
Weitere Zwischenbaugruppen können bei Bedarf hergestellt wer­ den, und die Fig. 9 bis 11 zeigen eine zweite Zwischenbau­ gruppe 44. Eine zweite Zwischenferritschicht 46 (Fig. 9) wird auf die Baugruppe 30 gedruckt, und sie weist Durchgangslöcher 48 und Kreuzfenster 82 auf, die sich mit den Kreuzen 79 decken. Wie in Fig. 10 ersichtlich, werden leitende Füll­ stoffe 56 über die Durchgangsöffnungen 48 gedruckt, und Kreuze 84 werden über die Fenster 82 gedruckt. Wie in Fig. 11 ersichtlich, werden Spulenleiter 50 und vier Kreuze 86 über die Ferritschicht 46 gedruckt.
Die letzte Baugruppe oder obere Baugruppe 58 ist in den Fig. 12 bis 14 gezeigt und beinhaltet die obere Ferritschicht 60 mit Durchgangslöchern 62. Die Ferritschicht 60 ist mit Kreuz­ fenstern 83 versehen, die zu zwei der Kreuze 86 fluchten. Wie in Fig. 13 ersichtlich, werden leitende Füllstoffe 69 und Kreuze 85 auf die Ferritschicht 60 gedruckt. In Fig. 14 wer­ den Leiterspulen 64 und vier Kreuze 88 hinzugefügt. Die obe­ ren Spulenleiter 64 haben äußere Enden 68, die eine vergrö­ ßerte Dicke haben und die neben den Hinterkanten der zu bil­ denden einzelnen Induktoren 10 angeordnet sind. Die Spulen­ leiter 64 haben auch innere Enden 66. Die fluchtende Ausrich­ tung der verschiedenen Schichten in den Fig. 5 bis 14 wird mit Hilfe der Kreuzfenster 76, 82, 83 und durch fluchtendes Ausrichten der Kreuze 75, 78, 79, 84, 85, 86 und 88 jeweils erreicht.
Wie in Fig. 14 ersichtlich, wird eine Vielzahl an Schneideli­ nien 90 um die Peripherie der Gruppe von oberen Spulen 64 herum gedruckt, um die letzte obere Ferritkappe 70 fluchtend ausrichten zu können, die eine Vielzahl an Schneidelinienfen­ ster 92 hat. Die Fenster 92 werden mit den Schneidelinien 90 in Deckung gebracht, um die obere Kappe 70 genau deckungs­ gleich zu dem Rest der Einheit zu machen und um die Schneidelinie 90 freizulegen, nachdem die Einheit fertig ist.
Nach dem Trocknen wird die Einheit aus dem Mylar-Träger heraus­ genommen und auf einen Aluminiumträger (nicht gezeigt) zum Sin­ tern gesetzt. Das Sintern findet bei 900°C in einem Kastenofen statt und dauert 2 Stunden, wobei sorgfältig darauf geachtet wird, daß die organischen Bindemittel ausbrennen und Blasen und Risse vermieden werden.
Nach dem Brennvorgang wird das Wafer auf einen Wafer-Halter montiert und dann mit einer Präzisionsdiamant-Chipsäge, wie sie in der Halbleiterindustrie üblich ist, in einzelne Chip-Indukti­ vitäten zerteilt. Das Sägeblatt wird zu den Sägefluchtmarkierun­ gen 90 fluchtend ausgerichtet, so daß der Schnitt entlang der verdickten Teile 68 der Spulen 64 und entlang der verdickten Enden 26 der unteren Spulen 24 erfolgt. Dies sind die einzigen beiden Teile von irgendeinem der Spulenleiter, die durch die Diamantschnitte durch die Einheit freigelegt werden. Alle anderen Teile der unteren und oberen Spule 24 bzw. 64 und die gesamten Zwischenspulen 36, 50 werden von den zusammengefügten Ferrit­ schichten vollständig eingeschlossen. Wenn die Spulen vor dem Schneidvorgang genau ausgerichtet wurden, ist jede Spule in einer Draufsicht auf die fertige Induktivität 10 zentriert.
Nach einer Inspektion einer jeden einzelnen Induktivität 10 werden die Endanschlüsse 72, 74 befestigt. Diese Endanschlüsse bestehen vorzugsweise aus einem mehrschichtigen Aufbau, der einen Silberabschluß, eine nickelplattierte Endplatte und eine Zinn- Bleiplattierung über der Endkappe hat.
Das Verfahren zur Herstellung der monolithischen Mehrschicht- Chip-Induktivitäten 10 ist einfach, wirkungsvoll und zuverlässig.

Claims (1)

1. Monolithische Mehrschicht-Chip-Induktivität mit
einer unteren Baugruppe (20) in Schichtbauweise, die eine untere Ferritschicht (22) und einen unteren Spulenleiter (24) auf der unteren Ferritschicht (22) aufweist, wobei der untere Spulenleiter (24) ein erstes Spulenende (26) und ein zweites Spulenende (28) aufweist,
einer oberen Baugruppe (58) in Schichtbauweise, die eine obere Ferritschicht (60) mit einer oberen Durchgangsöffnung (62) und einem oberen Spulenleiter (64) auf der oberen Ferritschicht (60) aufweist, wobei der obere Spulenleiter (64) ein erstes Spulenende (66) und ein zweites Spulenende (68) aufweist,
mindestens einer ersten Zwischen-Baugruppe (30) in Schichtbau­ weise, die auf der unteren Baugruppe (20) angeordnet ist und die eine Zwischen-Ferritschicht (32) mit einer Zwischen-Durch­ gangsöffnung (34) und einem Zwischen-Spulenleiter (36) auf der Zwischen-Ferritschicht (32) aufweist, wobei der Zwischen- Spulenleiter (36) ein erstes Spulenende (38) und ein zweites Spulenende (40) aufweist,
mindestens einer zweiten Zwischen-Baugruppe (44) in Schicht­ bauweise, die zwischen der ersten Zwischen-Baugruppe (30) und der oberen Baugruppe (58) angeordnet ist und die eine Zwischen- Ferritschicht (46) mit einer Zwischen-Durchgangsöffnung (48) und einem Zwischen-Spulenleiter (50) auf der Zwischen-Ferrit­ schicht (46) aufweist, wobei der Zwischen-Spulenleiter (50) ein erstes Spulenende (52) und ein zweites Spulenende (54) auf­ weist, und
einer oberen Ferritkappe (70), die auf den oberen Spulen­ leiter (64) aufgebracht ist, um ihn abzudecken, gekennzeichnet dadurch, daß
ein elektrisch leitendes Material (42, 56, 69) die Zwischen- Durchgangsöffnungen (34, 48, 62) ausfüllt und
das zweite Spulenende (28) des unteren Spulenleiters (24) elektrisch mit dem ersten Spulenende (38) des Zwischen- Spulenleiters (36) der ersten Zwischen-Baugruppe (30) ver­ bindet,
sowie das zweite Spulenende (40) des Zwischen-Spulen­ leiters (36) der ersten Zwischen-Baugruppe (30) elektrisch mit dem ersten Spulenende (52) des Zwischen-Spulenleiters (50) der zweiten Zwischen-Baugruppe (44) verbindet, und
das zweite Spulenende (54) des Zwischen-Spulenleiters (50) der zweiten Zwischen-Baugruppe (44) mit dem ersten Spulen­ ende (66) des oberen Spulenleiters (64) verbindet,
eine erste (74) Anschlußeinrichtung mit dem ersten Ende (26) des unteren Spulenleiters (24) elektrisch verbunden ist, und
eine zweite (72) Anschlußeinrichtung mit dem zweiten Ende (68) des oberen Spulenleiters (64) elektrisch verbunden ist, wobei
die erste (74) und zweite (72) Anschlußeinrichtung von­ einander elektrisch isoliert sind; und
die ersten (26, 38) und zweiten (28, 40) Spulenenden des unteren Spulenleiters (24) und des Zwischen-Spulenleiters (36) der ersten Zwischen-Baugruppe (30) in der Nähe einer gemein­ samen Kante (14) der Mehrschicht-Chip-Induktivität angeordnet sind, und daß
die Windungen des unteren Spulenleiters (24) und des Zwischen- Spulenleiters (50) der zweiten Zwischen-Baugruppe (44) ganz oder etwas mehr als ganz geschlossen sind.
DE4317125A 1992-05-12 1993-05-21 Monolithische Mehrschicht-Chip-Induktivität Expired - Fee Related DE4317125C2 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US07/881,856 US5302932A (en) 1992-05-12 1992-05-12 Monolythic multilayer chip inductor and method for making same
CA002096375A CA2096375C (en) 1992-05-12 1993-05-17 Monolythic multilayer chip inductor and method for making same
GB9310215A GB2278241B (en) 1992-05-12 1993-05-18 Monolythic multilayer chip inductor and method for making same
DE4317125A DE4317125C2 (de) 1992-05-12 1993-05-21 Monolithische Mehrschicht-Chip-Induktivität
FR9306721A FR2706113B1 (fr) 1992-05-12 1993-06-04 Inductance sur microplaquette monolithique multicouche et procédé pour sa fabrication.

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US07/881,856 US5302932A (en) 1992-05-12 1992-05-12 Monolythic multilayer chip inductor and method for making same
CA002096375A CA2096375C (en) 1992-05-12 1993-05-17 Monolythic multilayer chip inductor and method for making same
GB9310215A GB2278241B (en) 1992-05-12 1993-05-18 Monolythic multilayer chip inductor and method for making same
DE4317125A DE4317125C2 (de) 1992-05-12 1993-05-21 Monolithische Mehrschicht-Chip-Induktivität
FR9306721A FR2706113B1 (fr) 1992-05-12 1993-06-04 Inductance sur microplaquette monolithique multicouche et procédé pour sa fabrication.

Publications (2)

Publication Number Publication Date
DE4317125A1 DE4317125A1 (de) 1994-11-24
DE4317125C2 true DE4317125C2 (de) 1999-05-20

Family

ID=27508503

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4317125A Expired - Fee Related DE4317125C2 (de) 1992-05-12 1993-05-21 Monolithische Mehrschicht-Chip-Induktivität

Country Status (5)

Country Link
US (1) US5302932A (de)
CA (1) CA2096375C (de)
DE (1) DE4317125C2 (de)
FR (1) FR2706113B1 (de)
GB (1) GB2278241B (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5302932A (en) * 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same
KR100231356B1 (ko) 1994-09-12 1999-11-15 모리시타요이찌 적층형 세라믹칩 인덕터 및 그 제조방법
US6911887B1 (en) 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
CA2158784A1 (en) * 1994-11-09 1996-05-10 Jeffrey T. Adelman Electronic thick film component termination and method of making the same
US5821846A (en) * 1995-05-22 1998-10-13 Steward, Inc. High current ferrite electromagnetic interference suppressor and associated method
US5614757A (en) * 1995-10-26 1997-03-25 Dale Electronics, Inc. Monolithic multilayer chip inductor having a no-connect terminal
TW362222B (en) * 1995-11-27 1999-06-21 Matsushita Electric Ind Co Ltd Coiled component and its production method
US5986533A (en) * 1996-06-18 1999-11-16 Dale Electronics, Inc. Monolithic thick film inductor
US6073339A (en) * 1996-09-20 2000-06-13 Tdk Corporation Of America Method of making low profile pin-less planar magnetic devices
JP3438859B2 (ja) * 1996-11-21 2003-08-18 ティーディーケイ株式会社 積層型電子部品とその製造方法
JP3362764B2 (ja) * 1997-02-24 2003-01-07 株式会社村田製作所 積層型チップインダクタの製造方法
US5880662A (en) * 1997-08-21 1999-03-09 Dale Electronics, Inc. High self resonant frequency multilayer inductor and method for making same
US5945902A (en) * 1997-09-22 1999-08-31 Zefv Lipkes Core and coil structure and method of making the same
JP3500319B2 (ja) * 1998-01-08 2004-02-23 太陽誘電株式会社 電子部品
US6169801B1 (en) 1998-03-16 2001-01-02 Midcom, Inc. Digital isolation apparatus and method
US6207234B1 (en) * 1998-06-24 2001-03-27 Vishay Vitramon Incorporated Via formation for multilayer inductive devices and other devices
KR20000040049A (ko) * 1998-12-17 2000-07-05 김춘호 적층형 칩 인덕터
US6566731B2 (en) * 1999-02-26 2003-05-20 Micron Technology, Inc. Open pattern inductor
US6346865B1 (en) 1999-04-29 2002-02-12 Delphi Technologies, Inc. EMI/RFI filter including a ferroelectric/ferromagnetic composite
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
US6587025B2 (en) 2001-01-31 2003-07-01 Vishay Dale Electronics, Inc. Side-by-side coil inductor
US6911889B2 (en) * 2001-08-20 2005-06-28 Steward, Inc. High frequency filter device and related methods
US6931712B2 (en) * 2004-01-14 2005-08-23 International Business Machines Corporation Method of forming a dielectric substrate having a multiturn inductor
JP4870913B2 (ja) * 2004-03-31 2012-02-08 スミダコーポレーション株式会社 インダクタンス素子
JP4019071B2 (ja) * 2004-07-12 2007-12-05 Tdk株式会社 コイル部品
TWM406265U (en) * 2010-10-02 2011-06-21 Domintech Co Ltd Inductance IC chip packaging multi-layer substrate
US10923259B2 (en) * 2016-07-07 2021-02-16 Samsung Electro-Mechanics Co., Ltd. Coil component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3927711A1 (de) * 1988-08-24 1990-03-01 Murata Manufacturing Co Lamellierter induktor

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB993265A (en) * 1962-04-10 1965-05-26 Tokyo Denshi Seiki Kabushiki K Electrical coils
US3798059A (en) * 1970-04-20 1974-03-19 Rca Corp Thick film inductor with ferromagnetic core
US3812442A (en) * 1972-02-29 1974-05-21 W Muckelroy Ceramic inductor
GB2045540B (en) * 1978-12-28 1983-08-03 Tdk Electronics Co Ltd Electrical inductive device
JPS5896710A (ja) * 1981-12-04 1983-06-08 Tdk Corp 積層インダクタ
JPS59189212U (ja) * 1983-05-18 1984-12-15 株式会社村田製作所 チツプ型インダクタ
US4731297A (en) * 1985-08-20 1988-03-15 Tdk Corporation Laminated components of open magnetic circuit type
JPS6261305A (ja) * 1985-09-11 1987-03-18 Murata Mfg Co Ltd 積層チツプコイル
US4746557A (en) * 1985-12-09 1988-05-24 Murata Manufacturing Co., Ltd. LC composite component
US4754242A (en) * 1986-03-04 1988-06-28 Murata Manufacturing Co., Ltd. Resonator
JPS6379307A (ja) * 1986-09-22 1988-04-09 Murata Mfg Co Ltd 積層トランス
JPH06105646B2 (ja) * 1986-10-20 1994-12-21 太陽誘電株式会社 積層型インダクタの製造方法
JPS6427305A (en) * 1987-07-22 1989-01-30 Murata Manufacturing Co Lc filter
US4959631A (en) * 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JPH01151311A (ja) * 1987-12-08 1989-06-14 Murata Mfg Co Ltd Lcフィルタ
JPH02135715A (ja) * 1988-11-17 1990-05-24 Tokin Corp 積層型インダクタ
JPH02137212A (ja) * 1988-11-17 1990-05-25 Murata Mfg Co Ltd 複合電子部品
JPH02172207A (ja) * 1988-12-23 1990-07-03 Murata Mfg Co Ltd 積層型インダクター
US5039964A (en) * 1989-02-16 1991-08-13 Takeshi Ikeda Inductance and capacitance noise filter
SE463340B (sv) * 1989-03-13 1990-11-05 Ellemtel Utvecklings Ab Filterdon foer att undertrycka radiofrekventa stoerningar paa ett flertal ledningar
JPH0693589B2 (ja) * 1989-03-23 1994-11-16 株式会社村田製作所 Lcフィルター
JPH0366108A (ja) * 1989-08-05 1991-03-20 Mitsubishi Electric Corp 静止電磁誘導器
US5015972A (en) * 1989-08-17 1991-05-14 Motorola, Inc. Broadband RF transformer
JP2829352B2 (ja) * 1989-08-31 1998-11-25 日本特殊陶業株式会社 三導体構造フィルタの帯域幅調整法
US4999597A (en) * 1990-02-16 1991-03-12 Motorola, Inc. Bifilar planar inductor
JPH04111405A (ja) * 1990-08-31 1992-04-13 Nitto Denko Corp プリントコイルおよびトランス
US5091286A (en) * 1990-09-24 1992-02-25 Dale Electronics, Inc. Laser-formed electrical component and method for making same
GB2263582B (en) * 1992-01-21 1995-11-01 Dale Electronics Laser-formed electrical component and method for making same
US5302932A (en) * 1992-05-12 1994-04-12 Dale Electronics, Inc. Monolythic multilayer chip inductor and method for making same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3927711A1 (de) * 1988-08-24 1990-03-01 Murata Manufacturing Co Lamellierter induktor

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
JP 3-13607 (A) in E-1108 Sept. 5, 1991, Vol. 15, No. 351 *
JP 3-219606 (A) in Patents abstracts of Japan, E-1147, December 18, 1991, Vol. 15/No. 502 *
JP 3-229407 (A) in Patents Abstracts of Japan, E-1152, January 10, 1992, Vol. 16/No. 8 *
JP 3-34407 (A) in Patents Abstracts of Japan, E-1060, April 23, 1991, Vol. 15/No. 161 *
JP 4-246807 (A) in E-1305 Jan. 12, 1993, Vol. 17 No. 15 *
JP 4-284607 (A) in E-1324 Feb. 23, 1993, Vol. 17 No. 191 *
JP 4-336405 (A) in Patents abstracts of Japan, E-1349, April 13, 1993, Vol. 17/No. 188 *
JP 57-13716 (A) in Patents abstracts of Japan, E-105, May 7, 1982, Vol. 6/No. 72 *

Also Published As

Publication number Publication date
GB2278241B (en) 1997-06-11
FR2706113B1 (fr) 1996-09-20
GB2278241A (en) 1994-11-23
DE4317125A1 (de) 1994-11-24
CA2096375C (en) 1996-09-24
GB9310215D0 (en) 1993-06-30
CA2096375A1 (en) 1994-11-18
US5302932A (en) 1994-04-12
FR2706113A1 (fr) 1994-12-09

Similar Documents

Publication Publication Date Title
DE4317125C2 (de) Monolithische Mehrschicht-Chip-Induktivität
DE69315907T2 (de) Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
DE69416550T2 (de) Elektronisches Vielschichtbauteil, Verfahren zu seiner Herstellung und Verfahren zur Messung seiner Charakteristiken
DE112006002516B4 (de) Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand
DE4310288B4 (de) Oberflächenmontierbarer Widerstand
DE19615395C2 (de) Funkenstrecken-Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE60305734T2 (de) Verkapseltes elektronisches Bauelement und Verfahren zu dessen Herstellung
DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
DE69016187T2 (de) Niedrigprofil-Magnetkomponente mit mehreren Schichtwindungen.
DE69909663T2 (de) Elektronisches Vielschichtbauteil und Verfahren zu seiner Herstellung
DE10112460B4 (de) Mehrschicht-Induktivität
DE69936827T2 (de) Baugruppe und verfahren zur herstellung
DE3225782A1 (de) Elektronisches bauteil
DE2125511A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen mit zumindest einer öffnung einer Trägerschicht sowie mit diesen Verbindungen versehene Schaltungsplatte
DE2119040A1 (de) Mehrschichtiger Kondensator und Verfahren zur Einstellung des Kapazi tatswertes
DE3927711C2 (de) Lamellierte Induktivität
DE3149641A1 (de) "eleketrische schaltungsplatte und verfahren zu ihrer herstellung"
DE10351119A1 (de) Induktives Miniatur-Bauelement, insbesondere Antenne
DE2103064A1 (de) Vorrichtung zur Herstellung von Modulelementen
DE4341867A1 (de) Verfahren zum Drucken eines Verbindungsmittels
DE3717157C2 (de)
DE10117291B4 (de) Variabler Induktor
DE3445690C2 (de) Verfahren zur Herstellung einer Trägerplatte für eine gedruckte Schaltung
DE3021786A1 (de) Verfahren zur herstelung von elektrishen bauelementen, insbesondere schichtkondensatoren
DE3609967A1 (de) Steuerscheibe fuer bildwiedergabevorrichtungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee