JP2001244123A - 表面実装型平面磁気素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】薄型化に優れ、表面実装可能で損失が小さく、
インダクタンスが大きく、周波数特性が優れ、特性のば
らつきが小さく、信頼性に優れている表面実装型平面磁
気素子を提供する。 【解決手段】上下部フェライト磁性膜とその間に介装さ
れた平面コイルとから構成され、基板がなく、上部フェ
ライト磁性膜のコイルの端子部に開孔が形成され、この
開孔を通ってコイル端子部に導通する外部電極が上部フ
ェライト上に形成された表面実装型平面磁気素子であ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面実装型平面磁
気素子およびその製造方法に関する。

【０００２】

【従来の技術】近年、携帯電話やノート型パソコンなど
のような、電池で駆動される携帯機器の利用が進んでい
る。これらの携帯機器に対しては、従来からさらなる小
型・軽量化の要求があり、最近はこれに加えて、マルチ
メディア化への対応、すなわち、通信機能や表示機能の
充実、あるいは画像データを含んだ大量情報の高速処理
化などの高機能が求められている。これに伴い、電池か
らの単一電圧を、ＣＰＵ、ＬＣＤモジュール、通信用パ
ワーアンプなどの様々な搭載デバイスが必要とする各々
の電圧レベルに変換できる電源の需要が増加してきた。
そこで、携帯機器の小型・軽量化と高機能化を両立させ
るために、電源に搭載されるトランス、インダクタなど
の磁気素子の小型・薄型化を進めることが重要な課題と
なっている。

【０００３】このような状況の下で、従来、小型携帯機
器に対して焼結フェライトコアにコイルを巻いたトラン
スやインダクタが搭載されてきたが、これらは薄型化が
困難で電源の薄型化を阻害してきた。さらなる小型・軽
量化のためＳｉ基板上に、金属磁性膜層／絶縁層／平面
コイル層／絶縁層／金属磁性膜層で構成された平面イン
ダクタが例えば日本応用磁気学会誌２０（１９９６）９
２２頁や、特開平４−３６３００６号公報に開示されて
いる。しかし、これらの従来の平面インダクタは製造コ
ストと特性の面から問題点がある。すなわち、平面イン
ダクタは、６〜７μｍの金属磁性膜をスパッタ法などで
成膜することと、金属磁性膜と平面コイルの間に絶縁層
を形成する必要があることで、従前の磁気素子に対し
て、コストアップが避けられない。

【０００４】特性上の課題は以下の通りである。平面イ
ンダクタはＭＨｚ帯域の高周波で駆動されるため、電気
的に導体である金属磁性膜内部での渦電流の発生により
鉄損が増大する。また、上下金属磁性層がわずかな非磁
性空間を介して対峙しているため、垂直交番磁束が平面
コイルに鎖交し、渦電流が発生することでの損失の増大
という特性上の課題がある。前者に対しては、金属磁性
膜と同一の平面に高抵抗領域を形成して渦電流を細分化
すること（特開平６−７７０５号公報）が提案されてお
り、後者に対しては、平面コイル導体を複数に分割した
導体ラインにすること（特開平９−１３４８２０号公
報）によって特性改善の対策がとられている。しかしこ
れらによって十分に改善されたとはいえない。

【０００５】これらの問題を解決するために、金属磁性
膜の代わりに印刷法やシート法で形成したフェライト磁
性膜を用いた平面型磁気素子が特開平１１−２６２３９
公報に開示されている。これはフェライト粉にバインダ
を混ぜた磁性ペーストをＳｉ基板上に印刷、焼成するこ
とによって高抵抗のフェライト磁性膜を形成し、この膜
上にコイルパターンをメッキ法などで形成した後、さら
にその上に磁性膜を構成して磁気素子とするものであ
る。

【０００６】

【発明が解決しようとする課題】従来の技術では、配線
基板上への結線をワイヤボンディング法によって行って
いたため、表面実装技術（ＳＭＴ）の採用が不可能で、
コストアップの要因となっていた。本発明は従来のこの
ような技術の欠点を改善し、低コストですぐれた特性を
有する表面実装型磁気素子を提供することを目的として
いる。本発明の具体的な課題は次の通りである。

【０００７】（ａ）薄型化に優れ、表面実装の可能な平
面磁気素子であること （ｂ）損失が小さくインダクタンスの大きな平面磁気素
子であること （ｃ）周波数特性が優れ、特性のばらつきが小さく、信
頼性に優れていることである。

【０００８】

【課題を解決するための手段】本発明者らは、前記課題
を解決する手段について鋭意検討してきたところ、以下
の手段を用いることによって目的を達成できることを見
出し本発明を完成した。以下に具体的な手段について種
々詳述するが、これらの手段は単独でも効果があり、さ
らに、２つ以上の手段を組み合わせてより大きな効果を
得ることが可能である。

【０００９】本発明の第１の発明は、上下部フェライト
磁性膜とその間に介装された平面コイルとから成り、上
部フェライト磁性膜のコイルの端子部に開孔が形成さ
れ、該開孔を通ってコイル端子部に導通する外部電極が
上部フェライト上に形成されていることを特徴とする表
面実装型平面磁気素子である。

【００１０】従来の平面磁気素子は、磁性膜やコイルを
支持する基板を有しており、これが素子厚みの大半を占
めていた。本発明では、平面型磁気素子の構造を、フェ
ライト磁性膜／平面コイル／フェライト磁性膜／外部電
極構造とし、基板を除くことによってさらに薄型化する
ことが可能になった。また、外部電極を付与したので、
表面実装技術を用いることが可能である。このような基
板を有しない磁気素子（基板フリー磁気素子）の製法の
一例を以下に示す。これは一例であって、本発明はもち
ろんこれに限定されるものではない。Ｃｕを含んだ下部
フェライト膜をＳｉ基板上に成膜し、引き続き平面コイ
ル、上部フェライト、外部電極を形成した後、例えば、
９０℃、９５％ＲＨの恒温・恒湿下に１０時間以上放置
すると、フェライト膜／基板界面での剥離が可能とな
り、基板フリー磁気素子が得られる。このような磁気素
子は使い方により、薄すぎてハンドリングに支障をきた
す場合には、従来通り基板付き磁気素子とし、これに外
部電極を付加して表面実装型磁気素子とすることもでき
る。

【００１１】すなわち、本発明の第２の発明は、基板上
に下部フェライト磁性膜が形成され、その上に平面コイ
ルが形成され、さらにその上に平面コイルの端子部に開
孔を有する上部フェライト磁性膜が形成され、その上に
コイル端子部に導通する外部電極が形成されていること
を特徴とする表面実装型平面磁気素子である。この場
合、基板材料としては、支持体としての機能を果たせば
使用可能であるが、半導体工業に用いられているＳｉ基
板又はＡｌ₂Ｏ₃（アルミナ）基板を用いるとよく、コス
トパフォーマンスの点からより好適である。

【００１２】以上の本発明の表面実装型平面磁気素子
は、前記平面コイルが１個のスパイラルコイル又は複数
のスパイラルコイルの直列もしくは並列結合体であると
好適である。そして、前記平面コイルはＣｕ導体からな
るものが好ましい。その理由を以下に説明する。

【００１３】平面コイルとしては、スパイラル型、ミア
ンダ型などを採用できるが、より大きなインダクタンス
を実現できるスパイラル型がより好適である。さらに
は、スパイラル型コイルを２つ以上直列もしくは並列に
磁気結合するように並べて、単体コイルインダクタンス
の同数倍以上の大きなインダクタンスを得ることができ
る。

【００１４】平面磁気素子をＤＣ／ＤＣコンバータのチ
ョークコイルに用いた場合、電力損失Ｐｉは次式で表さ
れる。

【００１５】

【数１】

【００１６】ここで、Ｒｄｃ：コイルの直流抵抗 Ｒｍ：磁性体の直流等価抵抗 Ｉｄｃ：直流電流 Ｉｐ：三角波のピーク電流 である。したがって、電力効率を上げるには、コイルの
直流抵抗Ｒｄｃを小さく、即ち比抵抗の小さなコイル材
料を使う方が望ましい。そのような材料としては、Ａｇ
（１．４７×１０^-6Ωｃｍ）、Ｃｕ（１．５５×１０^-6
Ωｃｍ）、Ｎｉ（６．２×１０^-6Ωｃｍ）があげられ
る。Ｃｕは硫酸銅メッキ浴を用いるのに対し、Ａｇはシ
アン化銀メッキ浴を用いるなど作業性が悪い。Ｃｕに比
べてＡｇは高コストである。Ａｇにはマイグレーション
の問題がある。Ａｇの融点は９６２℃とＣｕの１０８５
℃に比べて低く上部フェライトの焼成温度を低くする必
要がある。Ｎｉは比抵抗が高く融点が１４５５℃高いた
め焼成温度が高くなり、Ｎｉのフェライトへの拡散が生
じる。以上の理由から、フェライト膜を用いた平面イン
ダクタにはＣｕ平面コイルがより好適である。

【００１７】次に、前記平面コイルは、スパッタ法など
のドライプロセスにより形成されたＮｂ、Ｔａ、Ｍｏ、
Ｗからなる群から選ばれた金属もしくはこれらの合金膜
とＣｕ膜との積層膜をメッキ下地とする電気メッキ法に
より形成されたメッキＣｕ導体から構成すると好適であ
る。Ｃｕコイルを形成する手段としては、電気メッキ
法、無電解メッキ法、印刷・焼成法などがある。この
内、印刷・焼成法は信号用に用いられるチップインダク
タに多用されているが、バインダ成分の混入や焼成不完
全などから、比抵抗が劣化する問題がある。無電解メッ
キは、電気メッキに比べて析出速度が遅く、生産性が悪
いことに加え、還元剤からＢやＰの混入があり、比抵抗
は大幅に増大する。これらに対して、電気メッキは、高
生産性であり、かつ、バルクと同じ純金属が得られるた
め、小さな比抵抗となる。したがって、本発明の磁気素
子には電気メッキ法によって形成されたＣｕ導体コイル
がより好適である。平面コイルを電気メッキで形成する
場合、フェライト膜が電気的に絶縁体なため、電極とな
るメッキ下地が必要である。メッキ下地材料について、
フェライト膜、および平面コイルとの密着性の観点から
検討を重ねた結果、上記のように磁性膜と密着性の良い
Ｎｂ、Ｔａ、Ｍｏ、Ｗなどの元素からなる金属もしくは
合金膜と平面コイルと密着性の良いＣｕ膜との積層膜を
採用するとより好適なことを見出した。なお、積層膜は
Ｎｂ、Ｔａ、Ｍｏ、Ｗなどの元素からなる金属もしくは
合金膜は下部フェライト磁性膜側、Ｃｕ膜は上部フェラ
イト側に配置される。

【００１８】次に、前記平面コイルの断面形状について
説明する。平面コイルの断面形状が台形で、下部フェラ
イトに接した側を下底、上部フェライトに接した側を上
底としたとき、本発明では下底≧上底であるものを順テ
ーパと定義し、下底＜上底であるものを逆テーパと定義
する。順テーパには側面が鉛直な矩形断面を含む。本発
明の磁気素子用平面コイルの断面は順テーパとなってい
ることが好ましい。これは、逆テーパとなった場合、下
地フェライト層との接触面積が小さく密着性に問題が生
ずることや、フェライトペーストの回り込みが悪く、コ
イル／フェライト間に空隙が生じてインダクタンスのば
らつきが大きくなるなどの製造上の問題があるからであ
る。順テーパとすることによってそれらの問題を解決で
きるため、平面コイル断面形状は順テーパとした。

【００１９】前記平面コイルの厚みについては、１０μ
ｍ以上１００μｍ以下とする。コイルの直流抵抗による
損失を小さくするには、前述のようにコイル材質の比抵
抗を小さくする以外に、断面積を大きくすることが有効
である。このとき、コイル厚みを小さくするとコイル幅
が大きくなる。周波数ｆでのＮターンコイルの交流抵抗
Ｒ（ｆ）は、

【００２０】

【数２】

【００２１】ここで、Ｒｄｃ：コイルの直流抵抗 ｔｃ：コイル厚さ ｄ：コイル線幅 ρ：コイルの比抵抗 Ｂｋ：ｋ番目コイルラインの垂直交番磁束密度の実効値 ｌｋ：ｋ番目コイルラインの長さ である。このことから、コイル幅の増加は、垂直交番磁
界によるコイル損失の増大を招き好ましくないことが明
らかである。また、コイル幅を大きくすることは、イン
ダクタ寸法（占有面積）を増すことになり好ましくな
い。以上の理由から、平面コイルの厚さの下限を１０μ
ｍにした。磁気素子には、コイル（＝電極）／フェライ
ト（＝誘電体）／コイル構造による浮遊容量Ｃが存在
し、これがインダクタンスＬと共振して周波数特性を劣
化させる。共振周波数ｆｒは、 ｆｒ＝１／（２π√ＬＣ） ここで、Ｌ：インダクタンス Ｃ：浮遊容量 で表される。共振周波数を適正にするには浮遊容量Ｃを
できるだけ小さくする必要がある。浮遊容量は電極面積
に比例し、電極間距離に反比例するので、コイル厚みを
大きくすると浮遊容量は大きくなる。その分だけコイル
間隔を大きくとればよいが、磁性膜面内磁界リップルな
どの新たな課題が発生する。これらを全て考慮した上
で、平面コイルの厚さの上限値を１００μｍと定めた。

【００２２】次に、本発明では、端子部上面を除く前記
平面コイルの表面に、厚さ０．１μｍ以上１０μｍ以下
のＳｉＮ_x（ここで１≦ｘ≦１．５）、ＡｌＮ_y（ここで
０．８≦ｙ≦１．２）、Ａｌ₂Ｏ₃又はこれらの多層膜か
ら構成される絶縁性で、かつ、外部からの酸素の混入を
抑制する被覆膜が形成されていることが望ましい。上部
フェライト焼成工程では、平面コイルの酸化防止を行わ
ないと、コイル抵抗が増加してインダクタの損失を増大
させてしまう。検討を重ねた結果、平面コイル表面に酸
素の混入を抑制する０．１μｍ以上１０μｍ以下のＳｉ
Ｎ_x（ここで１≦ｘ≦１．５）、ＡｌＮ_x（ここで０．８
≦ｘ≦１．２）、Ａｌ₂Ｏ₃あるいはこれらの多層膜など
の被膜層が形成されていると好適なことを見出した。こ
のとき、被膜層厚みが０．１μｍ未満では、酸素がＣｕ
コイルまで容易に拡散してその効果に乏しく、また１０
μｍを越えると剥離が起きたり非磁性隙間が上部フェラ
イトとの間に生じることによって、インダクタンスの低
下やコイルを鎖交する垂直交番磁界増加にともなう損失
増加などの問題が発生する。したがって、被膜層厚みは
０．１μｍ〜１０μｍとした。

【００２３】次に、フェライト磁性膜組成について述べ
る。フェライト磁性膜の平均組成は、Ｆｅ₂Ｏ₃：４０〜
５０ｍｏｌ％、ＺｎＯ：１５〜３５ｍｏｌ％、ＣｕＯ：
０〜２０ｍｏｌ％、Ｂｉ₂Ｏ₃：０〜１０ｍｏｌ％、残部
はＮｉＯおよび不可避不純物からなる組成が好適であ
る。この組成は、磁気素子全体を平均した場合の値であ
り、上部フェライト、下部フェライト、フェライト／基
板界面など、場所によって最適な組成に違えてもかまわ
ない。磁性膜の組成をこのように限定した理由は以下の
通りである。

【００２４】Ｆｅ₂Ｏ₃：４０〜５０ｍｏｌ％ Ｆｅ₂Ｏ₃が５０ｍｏｌ％を越えるとＦｅ²⁺イオンの存在
により電気抵抗が急激に低下する。電気抵抗の低下は高
周波領域で使用するとき渦電流の発生でフェライトコア
での損失を急増させてしまう。また、４０ｍｏｌ％未満
になるとフェライトの透磁率低下にともなうインダクタ
ンスの劣化が大きいため、４０〜５０ｍｏｌ％とした。

【００２５】ＺｎＯ：１５〜３５ｍｏｌ％ ＺｎＯはインダクタンスとキュリー温度に大きな影響を
与える。キュリー温度は磁気素子の耐熱性を決める重要
なパラメータである。１５ｍｏｌ％未満ではキュリー温
度は高いもののインダクタンスが低下する。一方、３５
ｍｏｌ％を越えるとインダクタンスは高いものの、キュ
リー温度が低下する。従ってＺｎＯは１５〜３０ｍｏｌ
％に限定した。

【００２６】ＣｕＯ：０〜２０ｍｏｌ％ ＣｕＯは焼成温度を下げるために加える。２０ｍｏｌ％
を越えると焼成温度は低下するがインダクタンスが劣化
するため上限を２０ｍｏｌ％とした。

【００２７】Ｂｉ₂Ｏ₃：０〜１０ｍｏｌ％ Ｂｉ₂Ｏ₃はＣｕＯと同じく焼成温度を低下する効果があ
る。１０ｍｏｌ％を越えると焼成温度は低下するがイン
ダクタンスが劣化するため上限を１０ｍｏｌ％とした。

【００２８】次に、前記下部フェライト磁性膜の厚みに
ついて述べる。磁気素子のインダクタンスは、μｒ＊ｔ
ｍに依存し、μｒ＊ｔｍ≧１０００（μｍ）が必要とさ
れる。ここでμｒは比透磁率、ｔｍは膜厚である。磁気
素子にしたときのフェライト磁性膜の透磁率が１００〜
２００であることを考慮すると、１０μｍ以上の膜厚が
必要とされる。一方、前記下部フェライト磁性膜の厚み
が１００μｍを越えるとインダクタンスは大きくなる
が、膜厚が厚くなることによるフェライト膜の剥離等の
欠陥が多く発生する。したがって、下部フェライトの厚
みとしては、１０μｍ以上１００μｍ以下が好適であ
る。

【００２９】次に、基板を有する本発明の表面実装型平
面磁気素子では前記下部フェライト磁性膜における基板
に接する層のＣｕＯ濃度が５ｍｏｌ％以下で、かつそれ
以外の部分はＣｕＯ濃度が５ｍｏｌ％超とする。下部フ
ェライトの基板をＳｉとした場合、フェライト中にＣｕ
が多く含まれると密着性を低下させる場合がある。これ
を解決する方法について検討を重ねた結果、密着性を低
下させているものがフェライト／基板界面に析出したＳ
ｉ−Ｃｕリッチな相にあり、この析出量を抑えれば密着
性低下の問題を解決できることを知見した。すなわち、
Ｓｉ基板に接する界面近傍のフェライト層のＣｕＯ濃度
を５ｍｏｌ％以下にすることによってＳｉ−Ｃｕリッチ
な相の析出を大幅に抑え、密着性を向上させることに成
功した。このとき、フェライト／基板界面近傍を除いた
下部フェライト組成のＣｕＯ濃度を５ｍｏｌ％超にし
て、焼成温度を下げて焼成する方が基板の反り防止の点
から、より好適である。このような構造の下部フェライ
ト膜を実現する方法の一例を以下に述べる。Ｓｉ基板上
にＣｕＯ濃度が５ｍｏｌ％以下のフェライトを焼成後の
厚みが数μｍになるように成膜し、引き続きＣｕＯ濃度
が５ｍｏｌ％超のフェライトを必要厚み成膜する。この
とき、２層のフェライトの焼成は同時でも、個別（各層
の最適焼成温度）に２度焼成しても良いが、個別に焼成
した方がより大きな密着性が得られる。以上は一例を挙
げたもので、本発明はこれに限られるものではない。

【００３０】次に、下部フェライトは基板上に成膜され
たフェライトとともに、９００〜１２５０℃で焼成後、
室温まで冷却して製造される。例えば、基板にＳｉを採
用した場合、基板の熱膨張率が２．４×１０^-6／Ｋなの
に対し、フェライトの熱膨張率は９〜１０×１０^-6／Ｋ
と大きいため、基板／下部フェライト複合体に大きな反
りが発生し、平面コイル製造工程などの後工程に支障を
きたす。これを解決する手段として、フェライト磁性膜
に積極的にクラックを導入し、クラックで囲まれた部分
の面積を小さくすることで問題を解決できることを見出
した。すなわち、基板上に形成される磁気素子用フェラ
イト磁性膜において、少なくとも基板に接しない側のフ
ェライト磁性膜表面に多数のクラックが形成され、かつ
前記クラックで囲まれた部分の面積を円に換算した直径
の平均値が１００μｍ以下であることとした磁気素子用
フェライト磁性膜が好ましい。これは、フェライト磁性
膜にクラックを導入し、フェライト磁性膜の歪みを解決
することにより、基板／下部フェライト複合体の反りを
緩和するものである。なお、フェライト磁性膜に一旦ク
ラックが入ると、膜のエッジまでクラックが到達する。
単に反りを戻すだけなら、数本のクラックを導入するこ
とによっても達成できる。しかし、クラック間隔が大き
く、クラックで囲まれる部分の面積が大きくなると、漏
れ磁束が発生し、反磁界によるインダクタンスの低下、
フェライト磁性膜の剥離といった新たな問題が生じる。
そこで、クラックの本数を増やし、クラックで囲まれる
各部分の面積を小さくする。このことによりフェライト
磁性膜に生ずる歪みが解放され、前記問題も発生しない
のである。ここでは、クラックで囲まれる部分の面積を
等価直径で表示する。等価直径とは、クラックで囲まれ
る部分の面積を円に換算したときの円の直径である。ク
ラックで囲まれる各部分の等価直径の平均値が１００μ
ｍ越えの場合、上記したように漏れ磁束が発生したり、
フェライト磁性膜が剥離しやすくなるので上限を１００
μｍ以下にした。なお、クラックの深さは、膜の表面だ
けでもよく基板表面まで到達しても良い。このようなク
ラックを生成させる方法は、特に限定されないが、焼成
温度を通常よりも低く、９２０℃以下としたり、冷却速
度を通常の５℃／分よりも速くすることによって実現す
ることができる。また、粒界強度を低下させる添加物、
例えばＶ₂Ｏ₅、Ｉｎ₂Ｏ₃を膜中に添加し、膜の機械的な
強度を低下させることによっても実現することができ
る。

【００３１】上部フェライトには、平面コイル端子部に
外部電極と導通するための開孔が設けられている。この
開孔は端子形状に対して、一回り小さな形状である必要
がある。これは、端子部に続く導線部が露出して短絡す
ることを防ぐため必要なことである。前記開孔がコイル
端子部の周縁部から５０μｍ以上２００μｍ以下内側に
設けてあることが必要であり、より好ましくは１００μ
ｍ以上２００μｍ以下内側とするのがよい。また、この
とき、外部電極との接触面積が小さくなりすぎると接触
部で局部的に加熱し、電源の電力効率の低下、甚だしい
場合は溶断といったトラブルの基となる。したがって、
開孔のコイル端子部と接するコンタクト部面積が少なく
とも１００μｍ²以上有することが必要である。

【００３２】上部磁性膜の開孔（コンタクトホール）に
は外部電極が配されるが、Ｎｉ、Ｐｄ、Ｐｔ、Ａｇ、Ａ
ｕもしくはこれらを含む合金粉を主成分とする導体ペー
スト、又は半田ペーストを熱処理して形成することが好
適である。製造方法の一例を導体ペースト、半田ペース
トについて以下に示すが、本発明はこれらに限定される
ものではない。導体ペーストの場合は、印刷後、７００
〜９５０℃で焼成する。このとき、上部フェライトと同
時焼成しても良い。他方、半田ペーストは、３７Ｐｂ＋
６３Ｓｎ，９０Ｐｂ＋１０Ｓｎ，９５Ｐｂ＋５Ｓｎなど
の組成であり、これをコンタクトホール上に印刷して、
１８０〜３５０℃の半田リフロー炉を通して溶融し、外
部電極とする。

【００３３】なお、前記外部電極が上部フェライト磁性
膜上に形成したメタルキャップにより構成され、平面コ
イル端子と半田接合されていることとしてもよい。すな
わち、外部電極としては前記以外にも、コンタクトホー
ルと半田で接触したメタルキャップも好適である。

【００３４】外部電極は、素子端部の少なくとも一辺、
できれば二辺に接するように形成した場合表面実装型平
面磁気素子として回路配線等が簡略化し好適である。な
お、本発明の平面磁気素子と回路基板とを接続する手段
としては、半田リフロー工程による半田付けの例を後述
する実施例で示したが、平面磁気素子の外部電極と回路
基板の接続端子間を、ワイヤーボンディング法やパンプ
接続法などの別の接続手段を用いてもよい。

【００３５】平面コイルの端子部には外部電極を付与し
て製品となるが、途中工程で表面が汚染されて導通不良
を起こしやすくなる。このとき、不良部分での局所的な
発熱を生じ、電源における電力効率を低下させたり、は
なはだしい場合は磁気素子の破壊などの重大なトラブル
を引き起こす。このようなトラブルを防ぐために、外部
電極工程の前に端子部表面を酸によってライトエッチン
グする工程や有機溶媒による洗浄工程を入れると、好適
である。洗浄剤としては、例えばリン酸、酢酸、硝酸な
どの混酸や、ジメチルスルホキシドやＮ−メチル−２−
ピロリドンなどの有機溶媒などを適用することができる
が、これらに限られるものではない。上部フェライトの
焼成は、その内部にＣｕコイルが存在した状態で行われ
るため、Ｃｕの酸化を防ぐことが重要課題となる。前述
の表面に被覆膜を形成することも有力な解決策である
が、ここではさらに焼成雰囲気と温度による解決策を提
示する。その技術手段は、上部フェライト磁性膜を塗布
後、酸素濃度が１％以下の雰囲気中で９００℃以上１０
５０℃以下の温度で焼成することである。酸素濃度が１
％以下であれば銅コイルの直流抵抗を大きく劣化させる
ことなく焼成することができる。このとき、温度が１０
５０℃を越えると銅コイルの融点に近く、コイル形状の
変化を招来し、甚だしい場合は、溶断をきたす。一方、
９００℃未満ではフェライトの焼成が十分に進まず、大
きなインダクタンスが得られず、かつ膜強度が弱くな
る。以上の理由から、酸素濃度１％未満、かつ９００℃
以上１０５０℃以下の温度範囲が好適である。

【００３６】

【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。図２は本発明の第１の発明の表面
実装型平面磁気素子１の斜視図を示し、図１はそのＡ−
Ａ矢視断面図である。表面実装型平面磁気素子１は、平
面コイル１１、上下部フェライト磁性膜１３、１４とそ
の間に介装された平面コイル１１とから成り、コイルの
端子１２の上に上部フェライト磁性膜１４に開孔が形成
され、この開孔を通って外部電極１５が上部フェライト
上に形成されている。図４は第２の発明の斜視図であ
り、図３はそのＢ−Ｂ矢視断面図である。基板２０上
に、下部フェライト磁性膜１３が形成され、その上に平
面コイル１１が形成され、さらにその上に平面コイルの
端子部に開孔を有する上部フェライト磁性膜１４が形成
され、その上にコイル端子部に導通する外部電極１５が
形成されている。基板２０上に載置されている上部構造
１０は、基本的に上記第１の発明と同様である。基板材
料として、Ｓｉ基板又はアルミナ（Ａｌ₂Ｏ₃）基板を用
いる。図５，図６は図３、図４と同様に実施例である
が、外部電極１６が上部フェライト磁性膜１４上に配し
たＮｉ、Ｐｄ、Ｐｔ、Ａｇ、Ａｕもしくはこれらを含む
合金粉を主成分とする導体ペースト又は半田ペーストを
熱処理して形成された電極である例を示したものであ
る。

【００３７】また、図７、図８は、外部電極１７が、フ
ェライト磁性膜上に形成したメタルキャップ１７により
構成され、平面コイル端子と半田接合されているものの
平面図を例示したものである。図９は外部電極１５が素
子端部の一辺１８に接するように形成されているもので
あり、図１０は外部電極が素子端部の二辺１８、１９に
接するように形成された例を示している。

【００３８】本発明に係る平面コイル１１の形状を図１
１〜１４に例示した。図１１はスパイラル型、図１２は
ミアンダ型、図１３は、２個のスパイラル型平面コイル
１１ａ，１１ｂを直列に結合した例、図１４は２個のス
パイラル型平面コイル１１ａ，１１ｂを並列に結合した
例を示した。これらはスパイラル単体コイルのインダク
タンスの同数倍以上の大きなインダクタンスを得ること
ができる。

【００３９】図１５、図１６は、平面コイル１１の断面
形状の説明図である。平面コイルの断面形状は、下部フ
ェライトに接した側を下底、上部フェライトに接した側
を上底とし、上底幅をａ、下底幅をｂとしたとき、ｂ≧
ａである形状（矩形を含む台形形状）を順テーパ、ｂ＜
ａを逆テーパと定義する。図１５は順テーパの一例を示
し、図１６は逆テーパの例を示す。本発明の磁気素子用
平面コイルの断面は図１５に示すように順テーパとなっ
ていることが好ましい。これは、図１６の逆テーパとな
った場合、コイルの下部フェライト層との接触面積が小
さく密着性に問題が出ることや、フェライトペーストの
回り込みが悪く、コイル／フェライト間に空隙３１生じ
てインダクタンスのばらつきが大きくなるなどの製造上
の問題が出てくる。順テーパではこのような問題は発生
しない。

【００４０】図１８は上部フェライトの開口と平面コイ
ル端子部との関係を示す部分図である。開孔３２の開き
寸法ｃはコイル１１の端子１２の平面寸法ｄに対して、
５０μｍ＜（ｄ−ｃ）／２≦２００μｍとする。好まし
くは１００μｍ≦（ｄ−ｃ）／２≦２００μｍとする。
これは、端子部に続く導線部が露出して短絡することを
防ぐため必要である。また、開孔３２の断面積は、１０
０μｍ²以上とする。

【００４１】次に、本発明を実施例によりさらに詳細に
説明する。 （実施例１）Ｓｉ基板上に、Ｆｅ₂Ｏ₃／ＺｎＯ／ＣｕＯ
＝４９／２３／１２（ｍｏｌ％）組成（残部ＮｉＯ）の
フェライト磁粉を含んだペーストをスクリーン印刷法に
て下部フェライトとして成膜し、引き続き大気中９５０
℃で焼成した。焼成後の膜厚は４０μｍである。次に、
フェライト膜上にメッキ下地としてＮｂ０．５μｍ＋Ｃ
ｕ０．５μｍの組成と厚さの膜をスパッタ法で成膜し
た。この上にフォトレジストを塗布した後、フォトエッ
チングによりライン幅４０μｍ／ライン間隔４０μｍ、
厚み４０μｍ、３ターン＋３ターンのダブルスパイラル
コイルのレジストフレームを形成した。このダブルスパ
イラルコイルは、３ターンのスパイラルコイルが２個直
列に並んで、かつ両方のコイル間の相互インダクタンス
は正になっている仕様である。

【００４２】次に、電気メッキにより、レジストフレー
ム内にＣｕを析出させた後、レジストフレーム剥離、湿
式エッチングとドライエッチングを組み合わせて、コイ
ル間のメッキ下地を取り除いて平面コイルとした。次
に、Ｆｅ₂Ｏ₃／ＺｎＯ／ＣｕＯ＝４９／２３／１２（ｍ
ｏｌ％）組成（残部ＮｉＯ）のフェライト磁粉を含んだ
ペーストをスクリーン印刷法にて上部フェライトとして
成膜しさらにそのコンタクトホール上にＡｇペーストで
外部電極を印刷した。印刷後、窒素雰囲気中（酸素濃度
０．１％）、９３０℃で焼成した。焼成後のコイルトッ
プからの膜厚は４０μｍである。次に、Ａｇ電極上にＮ
ｉ／Ｓｎメッキをすることによって、外寸法５ｍｍ×５
ｍｍ×０．８ｍｍｔで、外部電極を有した基板付き表面
実装型平面磁気素子とした。この表面実装型平面磁気素
子を９０℃、９５％ＲＨ雰囲気下に１５時間放置するこ
とによって基板を剥離し、基板フリー表面実装型平面磁
気素子とした。基板フリー及び基板付表面実装型平面磁
気素子の外観図（斜視図）を図２、４に適合例１、２と
して示した。いずれも外部電極を有することで表面実装
技術が適用できるとともに、基板フリー素子は非常に薄
い素子を実現していることがわかる。 （実施例２）基板としてＳｉまたはＡｌ₂Ｏ₃を用いたこ
と以外は、実施例１と同じプロセスで作製した磁気素子
の例を表１に示した。このときの磁気素子の５ＭＨｚで
の特性を、表１に適合例３，４として示した。いずれの
基板においても良好な特性を示すことがわかる。

【００４３】

【表１】

【００４４】（実施例３）、コイル仕様をスパイラル、
スパイラルの直列配列、スパイラルの並列配列及びミア
ンダコイルとした以外は、実施例１と同じプロセスで表
２に示す磁気素子を作製した。それぞれの特性（５ＭＨ
ｚ）を適合例５〜８として表２に示した。ここで、ミア
ンダコイルのターン数としているのはつづら折れの数で
ある。スパイラルコイルを用いた場合、ミアンダコイル
に比べて大きなインダクタンスが得られ、さらにスパイ
ラルコイルを２個直列、あるいは並列に結合し、コイル
間の相互インダクタンスが正になるように配置すること
によって、スパイラルコイル単独の２倍以上の大きなイ
ンダクタンスを得られることがわかる。

【００４５】

【表２】

【００４６】（実施例４）コイル材質として表３に示し
た、Ｃｕ、Ｎｉ、Ａｇを用いたこと以外は、コイル構造
も含めて実施例１と同じである。各々の場合の直流抵抗
Ｒｄｃ、５ＭＨｚでのインダクタンスを測定した。ま
た、これを図１７に示すＤＣ／ＤＣコンバータにチョー
クコイルとして搭載し、パルス間隔比（ｄｕｔｙ ｒａ
ｔｉｏ）０．５、５ＭＨｚの矩形波で駆動したときの電
力効率を求めた。図１７に示すＤＣ／ＤＣコンバータ４
０は、コンデンサ４２、チョーク４３、ＭＯＳ−ＦＥＴ
４４とからなる回路にパルスジェネレータ４５からパル
スを与えて、直流入力４１を交流に変換して昇降圧し、
ダイオード４６、コンデンサ４７からなる整流回路に直
流出力４８として出力するコンバータである。測定結果
を表３に適合例９〜１１として示した。Ｃｕを用いたも
のが、最も高い性能を発現していることがわかる。

【００４７】

【表３】

【００４８】（実施例５）実施例１に示す方法で作製し
た下部フェライト上に、Ｎｂ、Ｔａ、Ｍｏ、Ｗ又はＣｕ
被膜を表４に示す仕様で総厚１μｍになるようスパッタ
法で成膜した。引き続きこの上に、実施例１と同じく電
気メッキでコイルパターンを形成した。また、比較のた
め、無電解メッキ、印刷・焼成法によっても同一のパタ
ーンを形成した。各々の場合の直流抵抗Ｒｄｃと密着強
度を表４の適合例１２〜１８に示した。密着強度はテー
プ試験により行い、全膜をＣｕとしたときの値を１とす
る相対強度で示した。この結果から、Ｃｕ単層よりも、
Ｎｂ、Ｔａ、Ｍｏ又はＷとＣｕとを多層化した下地上に
電気メッキした場合が、より好適なコイルとなっている
ことがわかる。

【００４９】

【表４】

【００５０】（実施例６）実施例１と同じ方法で磁気素
子を作製したときの、コイル断面が順テーパ、逆テーパ
におけるコイルの密着強度とインダクタンスのばらつき
（試料数ｎ＝５０）を各々中心値からの幅（％）で表５
に示した。密着強度の測定は実施例５に同じで、上部フ
ェライト形成前にテープ試験で評価した。測定値は、上
底幅ａ／下底幅ｂ＝１の時を１としたときの相対値で示
した。順テーパ、逆テーパの作り分けは、露光・現像条
件のコントロールによって行った。表中ａ／ｂは、上底
幅／下底幅比を示し、順テーパではａ／ｂ≦１、逆テー
パではａ／ｂ＞１である。表６から、コイル断面を順テ
ーパとした方がコイルの密着強度、インダクタンスとも
にばらつきの少ない良好な特性を示している。

【００５１】

【表５】

【００５２】（実施例７）実施例１と同じ方法でコイル
間隔は４０μｍに固定し、コイル厚さを種々変えたとき
の、コイルの直流抵抗ＲｄｃおよびＤＣ／ＤＣコンバー
タに搭載したときの電力効率を表６にまとめた。ＤＣ／
ＤＣコンバータの構成および駆動条件は実施例４と同じ
である。表６から、コイル厚みが１０〜１００μｍにお
いて、共振周波数の高周波化とＤＣ／ＤＣコンバータに
おける高電力効率を達成できることがわかる。

【００５３】

【表６】

【００５４】（実施例８）実施例１と同じ方法で下部フ
ェライト膜を形成した後、表７に示す被覆材料を成膜
し、平面コイルを形成した後、再び被覆材料を成膜して
フェライト全体を被覆した。次いで、上部フェライトを
スクリーン印刷で成膜し、大気中９１０℃で焼成した。
各々の場合におけるコイル直流抵抗Ｒｄｃとインダクタ
ンスと品質係数Ｑ値を表７にまとめた。これより、コイ
ル表面に０．１〜１０μｍのＳｉＮ_x（ここで１≦ｘ≦
１．５）、ＡｌＮ_y（ここで０．８≦ｙ≦１．２）、Ａ
ｌ₂Ｏ₃あるいはこれらの多層膜から構成される被膜を形
成すると良好な特性が得られることがわかる。なお、コ
ンタクトホール部分の前記被覆材料は、上部フェライト
の焼成後に除去することが望ましい。焼成後に除去する
ことで、焼成に伴うコイルの酸化を防ぐことができる。

【００５５】

【表７】

【００５６】（実施例９）実施例１と同じ方法で上部フ
ェライトの形成まで行った後、コンタクトホールの端子
表面を表８に示す処理を行った。この場合の外部電極間
の直流抵抗Ｒｄｃを評価し、そのばらつきを中心値から
の幅（％）で表８にまとめて示した。酸や有機溶媒の表
面処理を行った場合、ばらつきの少ない良好な外部電極
間抵抗が得られることがわかる。

【００５７】

【表８】

【００５８】（実施例１０）フェライトの組成を各々表
９とした以外は実施例１と同じ方法で磁気素子を作製し
そのインダクタンス（５ＭＨｚ）とフェライト材料の飽
和磁化およびキュリー温度を測定して表９にまとめた。
表１０の結果から、本発明の組成において良好な特性が
得られることがわかる。

【００５９】

【表９】

【００６０】（実施例１１）フェライト磁性層厚みを表
１０に示した値に変えた以外は実施例１と同じ方法で磁
気素子を作製した。インダクタンスと膜状態を表１０に
まとめて示した。この結果から、フェライト膜厚１０〜
１００μｍにおいて、良好な膜状態とインダクタンスが
両立することがわかる。

【００６１】

【表１０】

【００６２】（実施例１２）Ｓｉ基板上に１層目厚さ７
μｍ、２層目厚さ３０μｍ（いずれも焼成後の膜厚）で
下部フェライトを印刷し、９１０〜１２５０℃で大気中
で焼成した。２層目の下部フェライト中のＣｕＯは１５
ｍｏｌ％に固定し、１層目のＣｕＯ濃度を表１１に示す
ように０〜１５ｍｏｌ％の範囲で変化させた。焼成後、
８５℃、９５％ＲＨ環境下に５時間放置した後、下部フ
ェライトをテープ試験に掛けその密着強度を評価した。
結果を表１１にまとめた。強度は１層目のＣｕＯ濃度を
０とした場合の値を１としたときの相対値で表してい
る。この結果から、１層目のＣｕＯ濃度を５ｍｏｌ％以
下にしたとき良好な密着強度が得られることがわかる。

【００６３】

【表１１】

【００６４】（実施例１３）Ｓｉ基板上に焼成後膜厚が
４０μｍとなるように実施例１と同じ組成の下部フェラ
イトを印刷し、８５０〜１２５０℃、大気中で焼成し
た。このとき、焼成温度と冷却速度をコントロールする
ことによって膜にクラックを導入し、クラックに囲まれ
た部分の等価直径を表１２に示すように変化させた。こ
のときの等価直径と反り量とフェライト剥離の有無を調
べ表１２にまとめた。反り量は、１００ｍｍφでのトッ
プからポトムまでの寸法で示した。この結果より、等価
直径の平均値を１００μｍ以下とすると反り量が小さ
く、剥離のない良好な膜状態を達成できることがわか
る。

【００６５】

【表１２】

【００６６】（実施例１４）上部フェライトを表１３に
示す条件で焼成すること以外は、実施例１と同じ方法で
磁気素子を作製した。このときのコイル直流抵抗Ｒｄ
ｃ、インダクタンス、実施例４に示したと同じ条件でＤ
Ｃ／ＤＣコンバータに搭載して駆動したときの電力効率
を表１３にまとめた。この結果から、酸素濃度が１％以
下で、かつ焼成温度が９００〜１０５０℃のとき良好な
特性を保っていることがわかる。

【００６７】

【表１３】

【００６８】（実施例１５）コイル端子とコンタクトホ
ールの位置関係を変化させた以外は実施例１と同じ方法
で磁気素子を作製し、外部電極間の直流抵抗Ｒｄｃを測
定した。図１８に示す上部フェライトの開口の寸法ｃ
と、平面コイル端子部の寸法ｄを、（ｄ−ｃ）／２＝５
０〜３００μｍに変化させ、開孔面積Ａを５０〜１５０
０μｍ²に変化させた。直流抵抗Ｒｄｃの測定結果を表
１４にまとめた。コイル端子部の端部に対して外部電極
と導通するための孔が５０μｍ以上２００μｍ以下、よ
り好ましくは１００μｍ以上２００μｍ以下内側に設け
てあり、コンタクト部面積が少なくとも１００μｍ²以
上有するとき、コイル端子と外部電極に良好なコンタク
トが達成できることがわかる。

【００６９】

【表１４】

【００７０】（実施例１６）実施例１と同じ方法にて上
部フェライトまで作製した後、コンタクトホール上に、
表１５に示した仕様の外部電極材質のペーストを塗布、
熱処理して外部電極とした。図１９に示す配線パターン
のプリント基板５１に、外部電極５４を有する磁気素子
５３を載せ、配線５２を形成し、半田リフロー炉を通し
た。熱処理温度も表１５に示したとおりである。このと
きの密着強度と端子間直流抵抗値を表１５にまとめた。
この結果から、本発明から成る外部電極を付ければ、良
好な強度と直流抵抗が得られることがわかる。

【００７１】

【表１５】

【００７２】（実施例１７）適合例は実施例２に同じ構
造とし、従来技術例としてコイル構造は適合例９６に同
じとし、上部・下部の磁性膜をＦｅＣｏＢＣアモルファ
ス膜とした場合の特性比較を表１６に示した。両磁性膜
のμｒ＊ｔｍ（μｒは比透磁率、ｔｍは膜厚）を４００
０μｍに固定して比較した。表１６から、本発明からな
るインダクタの方が、従来技術に比べて高インダクタン
ス、高品質係数値Ｑを達成していることがわかる。

【００７３】

【表１６】

【図面の簡単な説明】

【図１】図２のＡ−Ａ矢視断面図である。

【図２】本発明の第１の発明の表面実装型平面磁気素子
の斜視図である。

【図３】図４のＢ−Ｂ矢視断面図である。

【図４】本発明の第２の発明を示す斜視図である。

【図５】図６のＣ−Ｃ矢視断面図である。

【図６】実施例の斜視図である。

【図７】図８のＤ−Ｄ矢視断面図である。

【図８】他の実施例の斜視図である。

【図９】実施例の平面図である。

【図１０】実施例の平面図である。

【図１１】平面コイルの平面形状を示す説明図である。

【図１２】平面コイルの平面形状を示す説明図である。

【図１３】平面コイルの平面形状を示す説明図である。

【図１４】平面コイルの平面形状を示す説明図である。

【図１５】平面コイルの断面形状を示す説明図である。

【図１６】平面コイルの断面形状の説明図である。

【図１７】ＤＣ／ＤＣコンバータの回路図である。

【図１８】上部フェライトの開口と平面コイル端子部と
の関係を示す部分図である。

【図１９】プリント基板の配線を示す説明図である。

【符号の説明】

１、２、３、４ 表面実装型平面磁気素子 １０ 上部構造 １１、１１ａ、１１ｂ 平面コイル １２ 端子 １３ 下部フェライト磁性膜 １４ 上部フェライト磁性膜 １５、１６、１７ 外部電極 １８、１９ 一辺 ２０ 基板 ３１ 空隙 ３２ 開口 ４０ ＤＣ／ＤＣコンバータ ４１ 直流入力 ４２ コンデンサ ４３ チョーク ４４ ＭＯＳ−ＦＥＴ ４５ パルスジェネレータ ４６ ダイオード ４７ コンデンサ ４８ 直流出力 ５１ プリント基板 ５２ 配線 ５３ 磁気素子 ５４ 外部電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 哲夫 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝セミコンダクター社マイクロエレク トロニクスセンター内 (72)発明者 谷田部 茂 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝セミコンダクター社マイクロエレク トロニクスセンター内 (72)発明者 福田 泰隆 千葉県千葉市中央区川崎町１番地 川崎製 鉄株式会社技術研究所内 (72)発明者 舘 義仁 東京都台東区蔵前２丁目17番４号 川鉄鉱 業株式会社内 Ｆターム(参考） 5E043 AA08 EB01 5E049 AB03 BA14 LC01 5E070 AA11 AB02 BA11 BB01 CB03 CB08 CB15 CB17 CB18 DA15 DB02 EA01 EB03

Claims (19)

【特許請求の範囲】
1. 【請求項１】 上下部フェライト磁性膜とその間に介装
   された平面コイルとから成り、上部フェライト磁性膜の
   コイルの端子部に開孔が形成され、該開孔を通ってコイ
   ル端子部に導通する外部電極が上部フェライト上に形成
   されていることを特徴とする表面実装型平面磁気素子。
2. 【請求項２】 基板上に下部フェライト磁性膜が形成さ
   れ、その上に平面コイルが形成され、さらにその上に平
   面コイルの端子部に開孔を有する上部フェライト磁性膜
   が形成され、その上にコイル端子部に導通する外部電極
   が形成されていることを特徴とする表面実装型平面磁気
   素子。
3. 【請求項３】 基板材料として、Ｓｉ基板又はアルミナ
   （Ａｌ₂Ｏ₃）基板を用いたことを特徴とする請求項２記
   載の表面実装型平面磁気素子。
4. 【請求項４】 前記平面コイルが１個のスパイラルコイ
   ル又は複数のスパイラルコイルの直列もしくは並列結合
   体であることを特徴とする請求項１又は２記載の表面実
   装型平面磁気素子。
5. 【請求項５】 前記平面コイルがＣｕ導体からなること
   を特徴とする請求項１又は２記載の表面実装型平面磁気
   素子。
6. 【請求項６】 前記平面コイルが、Ｎｂ、Ｔａ、Ｍｏ、
   Ｗからなる群から選ばれた金属もしくはこれらの合金膜
   とＣｕ膜との積層膜をメッキ下地とする電気メッキ法に
   より形成されたメッキＣｕ導体からなることを特徴とす
   る請求項１又は２記載の表面実装型平面磁気素子。
7. 【請求項７】 前記平面コイルの断面形状が順テーパで
   あることを特徴とする請求項６記載の表面実装型平面磁
   気素子。
8. 【請求項８】 前記平面コイルの厚みが１０μｍ以上１
   ００μｍ以下であることを特徴とする請求項１又は２記
   載の表面実装型平面磁気素子。
9. 【請求項９】 端子部上面を除く前記平面コイルの表面
   に、厚さ０．１μｍ以上１０μｍ以下のＳｉＮ_x（ここ
   で１≦ｘ≦１．５）、ＡｌＮ_y（ここで０．８≦ｙ≦
   １．２）、Ａｌ₂Ｏ₃又はこれらの多層膜から構成される
   被覆膜が形成されていることを特徴とする請求項１又は
   ２記載の表面実装型平面磁気素子。
10. 【請求項１０】 前記上下部フェライト磁性膜の平均組
    成が、Ｆｅ₂Ｏ₃：４０〜５０ｍｏｌ％、ＺｎＯ：１５〜
    ３５ｍｏｌ％、ＣｕＯ：０〜２０ｍｏｌ％、Ｂｉ₂Ｏ₃：
    ０〜１０ｍｏｌ％、残部はＮｉＯおよび不可避不純物か
    らなることを特徴とする請求項１又は２記載の表面実装
    型平面磁気素子。
11. 【請求項１１】 前記下部フェライト磁性膜の厚みが、
    １０μｍ以上１００μｍ以下であることを特徴とする請
    求項１又は２記載の表面実装型平面磁気素子。
12. 【請求項１２】 前記下部フェライト磁性膜における基
    板に接する層のＣｕＯ濃度が５ｍｏｌ％以下であり、か
    つ該基板に接する層以外の部分はＣｕＯ濃度が５ｍｏｌ
    ％超であることを特徴とする請求項２記載の表面実装型
    平面磁気素子。
13. 【請求項１３】 前記下部フェライト磁性膜の少なくと
    も基板に接しない側に多数のクラックが形成され、かつ
    前記クラックで囲まれた各部分の面積を円に換算した直
    径の平均値が１００μｍ以下であることを特徴とする請
    求項２記載の表面実装型平面磁気素子。
14. 【請求項１４】 前記開孔がコイル端子部の周縁部から
    ５０μｍ以上２００μｍ以下内側に設けてあり、開孔の
    コイル端子部と接するコンタクト部面積が少なくとも１
    ００μｍ²以上であることを特徴とする請求項１又は２
    記載の表面実装型平面磁気素子。
15. 【請求項１５】 前記外部電極が上部フェライト磁性膜
    上に配したＮｉ、Ｐｄ、Ｐｔ、Ａｇ、Ａｕもしくはこれ
    らを含む合金粉を主成分とする導体ペースト又は半田ペ
    ーストを熱処理して形成された電極であることを特徴と
    する請求項１又は２記載の表面実装型平面磁気素子。
16. 【請求項１６】 前記外部電極が上部フェライト磁性膜
    上に形成したメタルキャップにより構成され、平面コイ
    ル端子と半田接合されていることを特徴とする請求項１
    又は２記載の表面実装型平面磁気素子。
17. 【請求項１７】 前記外部電極が素子端部の一辺又は二
    辺に接するように形成されていることを特徴とする請求
    項１又は２記載の表面実装型平面磁気素子。
18. 【請求項１８】 請求項１又は２記載の表面実装型平面
    磁気素子の製造に当たり、平面コイルの端子部に外部電
    極とのコンタクトを確保する表面処理を施すことを特徴
    とする表面実装型平面磁気素子の製造方法。
19. 【請求項１９】 請求項１又は２記載の表面実装型平面
    磁気素子を製造するに当たり、上部フェライト磁性膜を
    塗布後、酸素濃度が１％以下の雰囲気中で９００℃以上
    １０５０℃以下の温度で焼成することを特徴とする表面
    実装型平面磁気素子の製造方法。