WO2019058967A1 - インダクタおよびその製造方法 - Google Patents

インダクタおよびその製造方法 Download PDF

Info

Publication number
WO2019058967A1
WO2019058967A1 PCT/JP2018/032853 JP2018032853W WO2019058967A1 WO 2019058967 A1 WO2019058967 A1 WO 2019058967A1 JP 2018032853 W JP2018032853 W JP 2018032853W WO 2019058967 A1 WO2019058967 A1 WO 2019058967A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
bump
inductor
magnetic layer
wiring
Prior art date
Application number
PCT/JP2018/032853
Other languages
English (en)
French (fr)
Inventor
佳宏 古川
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to US16/648,173 priority Critical patent/US11735355B2/en
Priority to CN201880062334.8A priority patent/CN111149177B/zh
Priority to KR1020207008165A priority patent/KR102512587B1/ko
Publication of WO2019058967A1 publication Critical patent/WO2019058967A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H01F27/2852—Construction of conductive connections, of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2866—Combination of wires and sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Definitions

  • the present invention relates to an inductor and a method of manufacturing the same.
  • an inductor is mounted on an electronic device or the like and used as a passive element such as a voltage conversion member.
  • an internal electrode formed in a meander shape is provided on each of the multilayer substrates stacked in the thickness direction, and a plurality of internal electrodes are electrically connected to each other by via holes, and one end of the uppermost internal electrode is exposed to the upper side
  • a multilayer chip inductor has been proposed in which an electrode is formed and a lower external electrode is formed at the other end of the lowermost internal electrode (see, for example, Patent Document 1).
  • the present invention provides an inductor whose size and resistance are reduced and a method of manufacturing the same.
  • the present invention (1) comprises a wire having a width W, and a first electrode and a second electrode which are continuous with each end of the wire, and the wire, the first electrode and the second electrode are in the same plane.
  • Each of the planar area S1 of the first electrode and the planar area S2 of the second electrode is equal to or greater than the square value (W 2 ) of the width W, and the area in which the wiring is disposed is Located between the first electrode and the second electrode, the area being equal in length to the length L between the first electrode and the second electrode along the opposing direction of the first electrode and the second electrode
  • the inductor since the wiring, the first electrode, and the second electrode are on the same plane, miniaturization in the thickness direction can be achieved. Further, since the longitudinal length X of the area is equal to or greater than 1.5 times the widthwise length Y, further miniaturization of the area in the widthwise direction can be achieved. As a result, the inductor can be miniaturized.
  • each of the planar area S1 of the first electrode and the planar area S2 of the second electrode is equal to or more than the square value (W 2 ) of the width W of the wiring, the resistance of the inductor can be reduced. Can.
  • the present invention (2) includes the inductor according to claim 1, further comprising a magnetic layer covering one surface in the thickness direction of the wiring.
  • this inductor further includes a magnetic layer covering one surface in the thickness direction of the wiring, high inductance can be secured.
  • the present invention (3) includes the inductor according to (2), wherein the thickness of the magnetic layer is 500 ⁇ m or less.
  • the thickness of the magnetic layer is 500 ⁇ m or less. Therefore, the inductor can be miniaturized while securing high inductance of the inductor.
  • the present invention (4) further includes a first bump disposed on one surface in the thickness direction of the first electrode, and a second bump disposed on one surface in the thickness direction of the second electrode.
  • the inductor described in (3) is included.
  • the inductor includes the first bump and the second bump, the electrical connection between the electronic device on which the inductor is mounted and the first electrode and the second electrode can be easily achieved.
  • the ratio of the planar area BS1 of the first bump to the planar area S1 of the first electrode is 70% or more
  • the planar area BS2 of the second bump is the second electrode It includes the inductor according to (4), wherein the ratio to the flat area S2 is 70% or more.
  • the ratio of the plane area of the first bump to the plane area of the first electrode is 70% or more, and the ratio of the plane area of the second bump to the plane area of the second electrode is 70% or more Since the resistance of the inductor is reduced, the reliability of the electrical connection between the electronic device and the first electrode and the reliability of the electrical connection between the electronic device and the second electrode are suppressed. be able to.
  • the present invention (6) includes the inductor according to (4) or (5), wherein the length in the thickness direction of the first bump and the second bump is longer than the thickness of the magnetic layer.
  • the length in the thickness direction of the first bump and the second bump is longer than the thickness of the magnetic layer, the reliability of electrical connection between the electronic device and the first electrode and the second electrode is improved. It can be done.
  • the present invention (7) is any one of (4) to (6), wherein the first bump and the second bump are disposed at an interval of 0.1 ⁇ m or more in the surface direction with the magnetic layer. Including the inductor described in the paragraph.
  • the first bump and the second bump are arranged at a distance of 0.1 ⁇ m or more in the surface direction from the magnetic layer, a short circuit between the first bump and the second bump and the magnetic layer is effective. Can be prevented. Therefore, the electrical connection reliability between the electronic device and the first electrode and the second electrode can be improved.
  • the present invention (8) further comprises a cover insulating layer which covers the periphery of the first bump and the second bump, and is disposed on one side of the wiring, the first electrode and the second electrode in the thickness direction. And the inductor according to any one of (4) to (7).
  • the cover insulating layer can cover (protect) the first electrode, the second electrode, and the wiring, so that the electrical connection reliability can be improved.
  • the present invention (9) further includes: a base insulating layer disposed on the other surface in the thickness direction of the wiring; and a second magnetic layer disposed on the other surface in the thickness direction of the base insulating layer.
  • (8) including the inductor according to any one of (8).
  • this inductor further includes the second magnetic layer, high inductance can be secured.
  • the present invention (10) is a manufacturing method for manufacturing the inductor according to any one of (2) to 9, wherein one of the wires, one of the first electrodes, and one of the second electrodes are used.
  • a long magnetic sheet long in one direction is disposed for a plurality of units so as to cover one surface in the thickness direction of the plurality of wires collectively, and the units are singulated Since the magnetic layer is formed from the magnetic sheet, a plurality of inductors can be manufactured efficiently.
  • the method of manufacturing an inductor of the present invention can efficiently manufacture a plurality of inductors.
  • FIG. 1A and 1B show an embodiment of the inductor of the present invention
  • FIG. 1A is a plan view in which the cover insulating layer is omitted
  • FIG. 1B is a plane in which the first bump, the second bump and the cover insulating layer are omitted
  • FIG. FIG. 2 shows a cross-sectional view along the line CC of FIGS. 1A and 1B
  • 3A to 3E are cross-sectional views of manufacturing steps of the inductor shown in FIG. 2
  • FIG. 3A is a step of preparing a base insulating layer and a conductor layer
  • FIG. 3B is a step of wiring, a first electrode and a second electrode. The step of providing, FIG.
  • FIGS. 4A to 4D are perspective views of manufacturing steps of the inductor shown in FIG. 2, wherein FIG. 4A is a step of preparing a base insulating layer and a conductor layer, and FIG. 4B is a step of wiring, first electrode and second electrode.
  • FIG. 4C is a step of providing a magnetic layer and a second magnetic layer
  • FIG. 4D is a step of providing a first bump and a second bump
  • a step of providing a cover insulating layer and singulation of the inductor assembly The process is shown.
  • FIG. 4A is a step of preparing a base insulating layer and a conductor layer
  • FIG. 4B is a step of wiring
  • first electrode and second electrode is a step of providing a magnetic layer and a second magnetic layer
  • FIG. 4D is a step of providing a first bump and a second bump
  • a step of providing a cover insulating layer and singulation of the inductor assembly The process is shown.
  • FIG. 5 shows a plan view of a first modification of the inductor shown in FIG. 1B.
  • 6 and 7 show plan views of a third modification of the inductor shown in FIG. 1B.
  • FIG. 7 shows a plan view of a third modification of the inductor shown in FIG. 1B.
  • FIG. 8 shows a plan view of a fourth modification of the inductor shown in FIG. 1B.
  • FIG. 9 shows a cross-sectional view of a fifth modification of the inductor shown in FIG.
  • FIG. 10 shows a cross-sectional view of a sixth modification of the inductor shown in FIG.
  • FIG. 11 shows a cross-sectional view of a seventh modified example of the inductor shown in FIG. FIG.
  • FIG. 12 shows a cross-sectional view of the eighth modification of the inductor shown in FIG.
  • FIG. 13 shows a cross-sectional view of a ninth modification of the inductor shown in FIG.
  • FIG. 14 shows a cross-sectional view of a tenth modification of the inductor shown in FIG.
  • FIG. 15 is a plan view of the inductor of Comparative Example 1, and is a plan view in which the first bump, the second bump, and the cover insulating layer are omitted.
  • FIG. 16 shows a plan view of a further modification of the fourth modification of the inductor shown in FIG.
  • FIGS. 1A and 1B the left-right direction in the drawing indicates the longitudinal direction of the inductor.
  • the left side of FIGS. 1A and 1B is one longitudinal side, and the right side of FIGS. 1A and 1B is the other longitudinal side.
  • the up and down direction indicates the front and back direction (the short direction of the inductor).
  • the lower side in FIGS. 1A and 1B is the front side (one side in the lateral direction), and the upper side in FIGS. 1A and 1B is the rear side (the other side in the lateral direction).
  • the paper thickness direction indicates the thickness direction of the inductor.
  • the front side in the drawing of FIGS. 1A and 1B is the upper side (one side in the thickness direction), and the back side in the drawing of FIGS. 1A and 1B is the lower side (the other side in the thickness direction).
  • the inductor 1 has a substantially rectangular sheet shape extending in the longitudinal direction.
  • the inductor 1 includes a base layer 2, a conductor pattern 3, first bumps 4 and second bumps 5, a magnetic layer 10, and a cover insulating layer 6.
  • the base layer 2 has a sheet shape having the same outer shape as the inductor 1.
  • the base layer 2 includes the second magnetic layer 7 and the insulating base layer 8 in order from the upper side in the thickness direction.
  • the second magnetic layer 7 is a layer that gives the inductor 1 high inductance.
  • the second magnetic layer 7 has a sheet shape having flat upper and lower surfaces along the longitudinal direction and the front-rear direction.
  • the second magnetic layer 7 is the lowermost layer in the inductor 1.
  • the second magnetic layer 7 is also a lower layer of the base layer 2.
  • Examples of the material of the second magnetic layer 7 include a magnetic composition (specifically, a cured magnetic composition) disclosed in JP-A-2014-189015 and the like.
  • the thickness of the second magnetic layer 7 is, for example, 10 ⁇ m or more, preferably 50 ⁇ m or more, and for example, 500 ⁇ m or less, preferably 300 ⁇ m or less.
  • the base insulating layer 8 is disposed on the entire top surface of the second magnetic layer 7.
  • the base insulating layer 8 is an upper layer of the base layer 2.
  • the base insulating layer 8 has flat upper and lower surfaces along the longitudinal direction and the front-rear direction.
  • the upper surface of the base insulating layer 8 forms the upper surface of the base layer 2.
  • the upper surface of the insulating base layer 8 is also a plane for arranging the conductor patterns 3 described below on the same plane.
  • Examples of the material of the base insulating layer 8 include inorganic materials such as glass and ceramics, organic materials such as polyimide and fluorine resin, and insulating materials such as their composite material (glass epoxy).
  • the thickness of the base insulating layer 8 is, for example, 0.1 ⁇ m or more, preferably 0.5 ⁇ m or more, and for example, 15 ⁇ m or less, preferably 10 ⁇ m or less.
  • the thickness of the base layer 2 is the sum of the thickness of the second magnetic layer 7 and the thickness of the base insulating layer 8 and is, for example, 10.1 ⁇ m or more, preferably 50.5 ⁇ m or more, and for example, 515 ⁇ m or less Preferably, it is 310 ⁇ m or less.
  • the conductor pattern 3 is disposed on the upper surface of the base layer 2.
  • the conductor pattern 3 is an electrode pattern in which the first electrode 11, the second electrode 12, and the wiring 9 are continuously provided.
  • the first electrode 11 is disposed on the upper surface of the base insulating layer 8. Specifically, the first electrode 11 is located at one longitudinal end (the left end in FIGS. 1A and 1B) on the upper surface of the insulating base layer 8. The first electrode 11 is one end of the conductor pattern 3 in the longitudinal direction.
  • the first electrode 11 has a substantially rectangular shape in plan view extending in the short direction (front-rear direction).
  • the second electrode 12 is disposed on the upper surface of the base insulating layer 8. Specifically, the second electrode 12 is disposed on the upper surface of the insulating base layer 8 so as to face the first electrode 11 on the other side in the longitudinal direction (right side in FIGS. 1A and 1B) at a distance. . Specifically, the second electrode 12 is located at the other end (the right end in FIGS. 1A and 1B) in the longitudinal direction on the upper surface of the insulating base layer 8. The second electrode 12 is the other end in the longitudinal direction of the conductor pattern 3. The second electrode 12 has the same shape as the first electrode 11. That is, the second electrode 12 has a substantially rectangular shape in plan view extending in the short direction (front-rear direction). The first electrode 11 and the second electrode 12 form a pair of electrodes.
  • the opposing direction of the first electrode 11 and the second electrode 12 is a direction (the shortest direction) along a virtual shortest line segment IL0 (see FIG. 1A) connecting the first electrode 11 and the second electrode 12 at the shortest distance.
  • the shortest direction is the same as the longitudinal direction of the inductor 1.
  • the length of the virtual shortest line segment IL0 is the shortest distance (length L) between the first electrode 11 and the second electrode 12.
  • the wiring 9 is disposed in a wiring area 15 as an example of the area.
  • the wiring area 15 is an area located between the first electrode 11 and the second electrode 12, and specifically, a length L between the first electrode 11 and the second electrode 12 along the longitudinal direction of the inductor 1 And a longitudinal length Y, which is an example of a latitudinal length in a direction perpendicular to the longitudinal direction.
  • the “length L between the first electrode 11 and the second electrode 12” will be described in detail later.
  • the wiring area 15 is a first virtual line segment IL1 along the other end edge in the longitudinal direction of the first electrode 11 (right end edge, an edge near the second electrode 12) in the longitudinal direction of the inductor 1, and a second electrode
  • a third virtual area along the front end edge of the wiring 9 which is an area between the first virtual line IL2 along the one longitudinal end edge (left end edge, an edge near the first electrode 11) of the longitudinal direction 12
  • the third imaginary line segment IL3 is along the front end edge of each of the first electrode 11 and the second electrode 12
  • the fourth imaginary line segment IL4 is the first electrode 11 and the second electrode 12.
  • the wiring area 15 is a substantially rectangular area in plan view divided by the line segment IL2, the third virtual line segment IL3, and the fourth virtual line segment IL4. Then, the planar area of the wiring area 15 is represented by the product (XY) of the longitudinal direction length X and the longitudinal direction length Y of the wiring area 15.
  • the wiring 9 is disposed in the wiring area 15 so as to be continuous with the first electrode 11 and the second electrode 12.
  • the wiring 9 has a width W, and in the wiring area 15, has a substantially creased shape in plan view. Both ends of the wiring 9 are continuous with the first electrode 11 and the second electrode 12 respectively.
  • the wiring 9 continuously includes a plurality of straight portions 13 and a plurality of connecting portions 14 connecting one end portions of the two linear portions 13 adjacent to each other in the longitudinal direction or between the both end portions. .
  • the plurality of straight portions 13 are arranged at an interval in the front-rear direction. Each of the plurality of straight portions 13 has a shape extending along the longitudinal direction.
  • the straight portion 13 located at the rear end is continuous with the rear end of the first electrode 11, and the straight portion 13 located at the front end is the front end of the second electrode 12.
  • Each of the plurality of connecting portions 14 is short with respect to each of the plurality of straight portions 13.
  • the plurality of connecting portions 14 are alternately arranged in the vicinity of the first electrode 11 and in the vicinity of the second electrode 12 in the wiring area 15.
  • the first electrode 11, the second electrode 12, and the wiring 9 are on the same plane. When projected in the longitudinal direction, the first electrode 11, the second electrode 12, and the wiring 9 overlap, and more specifically, coincide with each other. Further, as can be seen from FIG. 2, also in the above projection, the upper surface and the lower surface of each of the first electrode 11, the second electrode 12 and the wiring 9 also overlap, and more specifically match.
  • the wiring 9, the first electrode 11, and the second electrode 12 in the conductor pattern 3 are made of the same material.
  • a material of the conductor pattern 3 for example, a conductor disclosed in JP-A-2014-189015 can be mentioned, and preferably, a metal such as copper can be mentioned.
  • the thickness of the conductor pattern 3 is, for example, 5 ⁇ m or more, preferably 10 ⁇ m or more, and for example, 300 ⁇ m or less, preferably 100 ⁇ m or less.
  • the first bump 4 is a contact point used for electrical connection between the first electrode 11 and the connection member 21 (described later, see a phantom line in FIG. 2).
  • the first bump 4 is disposed on the upper surface of the first electrode 11.
  • the first bumps 4 have a substantially rectangular box (plate) shape extending in the front-rear direction and the thickness direction.
  • the first bump 4 has a shape similar to that of the first electrode 11.
  • the lower surface of the first bump 4 is in contact with the central portion of the upper surface of the first electrode 11, and the upper surface of the first bump 4 is exposed to the upper side.
  • the peripheral end of the first electrode 11 is exposed from the first bump 4.
  • the side surfaces (longitudinal side surfaces and both front and rear surfaces) of the first bump 4 are covered with a cover insulating layer 6 described later.
  • the first bump 4 is also in contact with the upper surface of the first electrode 11 and thus is also a first electrode post.
  • Examples of the material of the first bump 4 include the above-described conductors (including solder).
  • the ratio (BS1 / S1) of the planar area BS1 of the first bump 4 to the planar area S1 (described later) of the first electrode 11 is, for example, 70% or more, preferably 80% or more, more preferably 90% or more For example, it is 100% or less. If BS1 / S1 is equal to or more than the lower limit described above, resistance of the first bump 4 and the first electrode 11 is reduced, and the electrical connection reliability between the electronic device (not shown) and the first electrode 11 is obtained. It is possible to suppress the decrease.
  • the second bump 5 is a contact used for electrical connection between the second electrode 12 and the connection member 21 (described later, see a phantom line in FIG. 2).
  • the second bump 5 is disposed on the upper surface of the second electrode 12.
  • the second bump 5 has a substantially rectangular box (plate) shape extending in the front-rear direction and the thickness direction.
  • the second bump 5 has a substantially similar shape to the second electrode 12.
  • the lower surface of the second bump 5 is in contact with the central portion of the upper surface of the second electrode 12, while the upper surface of the second bump 5 is exposed to the upper side.
  • the circumferential end of the second electrode 12 is exposed from the second bump 5.
  • the side surfaces (longitudinal side surfaces and both front and rear surfaces) of the second bump 5 are covered with a cover insulating layer 6 described later.
  • the second bump 5 is also in contact with the upper surface of the second electrode 12 and thus is also a second electrode post.
  • the material of the second bump 5 is the same as the material of the first bump 4.
  • the ratio (BS2 / S2) of the planar area BS2 of the second bump 5 to the planar area S2 (described later) of the second electrode 12 is, for example, 70% or more, preferably 80% or more, more preferably 90% or more For example, it is 100% or less. If BS2 / S2 is above the above-mentioned lower limit, resistance of the second bump 5 and the second electrode 12 is reduced, and the electrical connection reliability between the electronic device (not shown) and the second electrode 12 is obtained. It is possible to suppress the decrease.
  • the thickness T1 of the first bump 4 and the thickness T1 of the second bump 5 are the same, for example, 15 ⁇ m or more, preferably 50 ⁇ m or more, and for example, 600 ⁇ m or less, preferably 500 ⁇ m or less .
  • the thickness T1 of the first bump 4 is the distance from the top surface of the first electrode 11 (conductor pattern 3) to the top surface of the first bump 4.
  • the thickness T1 of the second bump 5 is the distance from the top surface of the second electrode 12 (conductor pattern 3) to the top surface of the second bump 5.
  • the magnetic layer 10 is a layer that provides high inductance in the inductor 1.
  • the magnetic layer 10 has a substantially sheet shape extending in the longitudinal direction and the lateral direction of the inductor 1.
  • the magnetic layer 10 covers the wiring 9 on the base insulating layer 8. Therefore, the magnetic layer 10 has a lower surface corresponding to the shape of the wiring 9 and a flat upper surface facing the upper side of the lower surface.
  • the magnetic layer 10 is located inside the first electrode 11 and the second electrode 12 at intervals in the longitudinal direction of the inductor 1 and does not cover the first electrode 11 and the second electrode 12.
  • one longitudinal end of the magnetic layer 10 is positioned on the other longitudinal side with respect to the other longitudinal end of the first bump 4 at a minute interval, and the other longitudinal end of the magnetic layer 10 is
  • the first bumps 5 are positioned at a minute distance on one side in the longitudinal direction with respect to one longitudinal end edge of the second bumps 5.
  • the magnetic layer 10 is, for example, 0.1 ⁇ m or more, preferably 0.3 ⁇ m or more, more preferably 0.5 ⁇ m or more in the longitudinal direction with respect to the first bump 4 and the second bump 5.
  • the interval IN is, for example, 10 .mu.m or less.
  • front and rear end edges of the magnetic layer 10 coincide with the front and rear end edges of the base layer 2 when projected in the thickness direction.
  • the thickness T2 of the magnetic layer 10 is shorter than, for example, the thickness T1 of the first bump 4 and the second bump 5. In other words, the thickness T1 of the first bump 4 and the second bump 5 is longer than the thickness T2 of the magnetic layer 10.
  • the thickness T2 of the magnetic layer 10 is, for example, 99% or less, preferably 97% or less, more preferably 95% or less with respect to the thickness T1 of the first bump 4 and the second bump 5. Also, for example, 70% or more.
  • the thickness T2 of the magnetic layer 10 is, for example, 500 ⁇ m or less, preferably 300 ⁇ m or less, more preferably 100 ⁇ m or less, and for example, 10 ⁇ m or more. If thickness T2 of the magnetic layer 10 is below the above-mentioned upper limit, size reduction of the inductor 1 can be achieved.
  • the thickness T2 of the magnetic layer 10 is the distance from the top surface of the wiring 9 (conductor pattern 3) to the top surface of the magnetic layer 10.
  • the connection member 21 (described later) contacts the upper surface of the first bump 4 and the second bump 5
  • the connection member 21 does not easily come in contact with the magnetic layer 10, and therefore, the reliability of electrical connection between the electronic device (not shown) and the first electrode 11 and the second electrode 12 can be improved.
  • the material of the magnetic layer 10 is the same as the material of the second magnetic layer 7.
  • the cover insulating layer 6 is a protective insulating layer that protects the first electrode 11, the second electrode 12, and the wiring 9.
  • the cover insulating layer 6 covers the periphery of the first electrode 11, the first bump 4, the second electrode 12, and the second bump 5 on the base insulating layer 8 and also covers the entire magnetic layer 10.
  • the cover insulating layer 6 includes the side surface of the first bump 4, the side surface of the second bump 5, the peripheral end portion and the side surface of the upper surface of the first electrode 11, and the peripheral end of the upper surface of the second electrode 12. Covers parts and sides.
  • the cover insulating layer 6 covers the side surface and the top surface of the magnetic layer 10.
  • the cover insulating layer 6 covers the upper surface of the base insulating layer 8 except for the portions where the first electrode 11 and the second electrode 12 and the magnetic layer 10 are formed. Therefore, the cover insulating layer 6 has a lower surface corresponding to the first electrode 11 and the second electrode 12 and the magnetic layer 10, and a flat upper surface facing the upper side of the lower surface.
  • the upper surface of the cover insulating layer 6 is flush with the upper surfaces of the first bump 4 and the second bump 5. That is, the upper surface of the cover insulating layer 6 and the upper surfaces of the first bump 4 and the second bump 5 form one plane.
  • the peripheral edge of the cover insulating layer 6 coincides with the peripheral edge of the base layer 2 when projected in the thickness direction.
  • the material of the cover insulating layer 6 is the same as the material of the base insulating layer 8.
  • the thickness of the cover insulating layer 6 is, for example, 120 ⁇ m or less, preferably 100 ⁇ m or less, and for example, 0.1 ⁇ m or more, preferably 0.3 ⁇ m or more.
  • the length L between the first electrode 11 and the second electrode 12 and the longitudinal length X of the wiring area 15 are equal.
  • the length L between the first electrode 11 and the second electrode 12 which is the length of the virtual shortest line segment IL 0 that overlaps the first electrode 11 and the second electrode 12 at the shortest distance, corresponds to the wiring area 15.
  • the width W of the wiring 9 is, for example, 500 ⁇ m or less, preferably 100 ⁇ m or less as an average value, and for example, 10 ⁇ m or more, preferably 50 ⁇ m or more. Further, the spacing SP between adjacent linear portions 13 is the same as the width W described above. Further, the number of the wirings 9 is not particularly limited, and is, for example, 1 or more, preferably 3 or more, and for example, 1000 or less, preferably 100 or less.
  • Each of the plane area S1 of the first electrode 11 and the plane area S2 of the second electrode 12 is equal to or more than the square value (W 2 ) of the width W of the wiring 9, and more specifically, a ratio to the square value (W 2 ) (S1 / W 2 or S 2 / W 2 ) is more than 1, preferably 2 or more, more preferably 3 or more, still more preferably 4 or more, particularly preferably 5 or more, and for example, , 100 or less.
  • each of the planar area S1 of the first electrode 11 and the planar area S2 of the second electrode 12 does not satisfy the square value (W 2 ) of the width W of the wiring 9, reduction of the resistance of the inductor 1 can not be achieved. .
  • the planar area S1 of the first electrode 11 and the planar area S2 of the second electrode 12 are each equal to or more than the square value (W 2 ) of the width W of the wiring 9, the resistance of the inductor 1 is reduced.
  • the plane area S1 of the first electrode 11 has a length (short side) SS1 of the first electrode 11 in the longitudinal direction of the inductor 1 and a first in the front-rear direction. It is calculated
  • the planar area S2 of the second electrode 12 has a length (short side) SS2 of the second electrode 12 in the longitudinal direction of the inductor 1 and the second electrode 12 in the front-rear direction. (Long side) LS2 and specifically, SS2 ⁇ LS2.
  • the plane area S2 of plane area S1 and the second electrode 12 of the first electrode 11 is, for example, 10,000 2 or more, preferably, 20,000 2 excess, more preferably, 25,000 2 exceeded And, for example, 100,000 ⁇ m 2 or less, preferably 50,000 ⁇ m 2 or less.
  • the ratio (LS1 / W) of the long side LS1 of the first electrode 11 to the width W of the wiring 9 is, for example, 1 or more, preferably 2 or more, more preferably 4 or more, and for example, 50 or less is there.
  • the short side SS1 of the first electrode 11 is appropriately set corresponding to the above-described plane area S1 and the long side LS1.
  • the ratio (LS2 / W) of the long side LS2 of the second electrode 12 to the width W of the wiring 9 is the same as the ratio (LS1 / W) described above.
  • the short side SS2 of the second electrode 12 is appropriately set corresponding to the above-described plane area S2 and the long side LS2.
  • the longitudinal direction length X of the wiring area 15 is equal to or greater than 1.5 times the lateral direction length Y. That is, the following formula (1) is satisfied.
  • the base insulating layer 8 and the conductor layer 16 are prepared.
  • the base insulating layer 8 is prepared as a long sheet long in the front-rear direction (short direction) of the inductor 1 finally obtained.
  • base insulating layer 8 has a width W3 that is the same length as the longitudinal length of inductor 1.
  • the conductor layer 16 is a conductor sheet provided on the entire top surface of the insulating base layer 8.
  • the material of the conductor layer 16 is the same as the material of the conductor pattern 3.
  • the base insulating layer 8 and the conductor layer 16 can be prepared in the state supported by the support sheet 17 from the lower side.
  • the support sheet 17 is a separator made of resin or metal. That is, the laminate 20 is prepared, which sequentially includes the support sheet 17, the second magnetic layer 7 and the conductor layer 16 in the thickness direction.
  • the conductor pattern 3 is formed from the conductor layer 16.
  • the conductor pattern 3 having the first electrode 11, the second electrode 12 and the wiring 9 is formed by a subtractive method including etching or the like.
  • a plurality of units 18 including one first electrode 11, one second electrode 12, and one wiring 9 are produced along the front-rear direction (longitudinal direction of the base insulating layer 8).
  • the magnetic layer 10 is provided on the base insulating layer 8 so as to cover the wiring 9.
  • the magnetic sheet 19 having a long sheet shape long in the front-rear direction is prepared.
  • the width W 4 of the magnetic sheet 19 is the same as the longitudinal length of the plurality of magnetic layers 10.
  • Examples of the material of the magnetic sheet 19 include a curable magnetic composition disclosed in JP-A-2014-189015.
  • the thickness of the magnetic sheet 19 is appropriately set in accordance with the thickness of the magnetic layer 10 to be obtained.
  • the magnetic sheet 19 is applied to the plurality of units 18 so as to collectively cover the upper surface and the side surface of the plurality of wirings 9 in the plurality of units 18. Deploy. Specifically, one long magnetic sheet 19 is pressed (pressed down) to the plurality of units 18. As shown in FIGS. 3C and 4C, the magnetic sheet 19 is then cured, if necessary, simultaneously with the pressing, to form the magnetic layer 10 continuous in the front-rear direction.
  • the second magnetic layer 7 is provided on the lower surface of the base insulating layer 8.
  • the support sheet 17 shown in FIG. 3B is peeled off from the lower surface of the base insulating layer 8 (that is, the support sheet 17 is removed from the laminate 20), and then another magnetic The second magnetic layer 7 is formed from the sheet 19.
  • the first bumps 4 and the second bumps 5 are provided. Specifically, the plurality of first bumps 4 and the plurality of second bumps 5 are formed on the upper surfaces of the first electrode 11 and the second electrode 12 according to a pattern forming method such as an additive method or a subtractive method, for example.
  • cover insulating layer 6 is provided in the pattern described above.
  • this allows for one base layer 2, a plurality of units 18 (see FIG. 4C), a plurality of first bumps 4 and a plurality of second bumps 5, and one magnetic layer.
  • a plurality of inductor assemblies 22 each including 10 and one cover insulating layer 6 are manufactured collectively.
  • a long cover is formed so that the plurality of units 18, the plurality of first bumps 4 and the plurality of second bumps 5 are separated.
  • the insulating layer 6 (see FIG. 3E), the elongated magnetic layer 10, and the elongated base layer 2 (the base insulating layer 8 and the second magnetic layer 7) Cut along the orthogonal direction).
  • an inductor 1 comprising one base layer 2, one conductor pattern 3, one first bump 4 and one second bump 5, one magnetic layer 10 and one cover insulating layer 6.
  • the inductor 1 includes only the base layer 2, the conductor pattern 3, the first bumps 4 and the second bumps 5, the magnetic layer 10, and the cover insulating layer 6.
  • the inductor 1 is not an electronic device to be described later, but one component of the electronic device, that is, a component for manufacturing the electronic device, and does not include an electronic element (chip, capacitor, etc.) or a mounting substrate on which the electronic element is mounted It is a device that is distributed in parts alone and can be used industrially.
  • the inductor 1 is mounted (embedded) in, for example, an electronic device.
  • the electronic device includes a mounting substrate and an electronic element (chip, capacitor, etc.) mounted on the mounting substrate. Then, in the electronic device, the inductor 1 is mounted on the mounting substrate. Specifically, as shown by phantom lines in FIG. 2, connection members 21 such as wires and solders contact the upper surfaces of the first bumps 4 and the second bumps 5.
  • the inductor 1 is mounted on the mounting substrate via the connection member 21, is electrically connected to other electronic devices, and acts as a passive element.
  • the inductor 1 since the wiring 9, the 1st electrode 11, and the 2nd electrode 12 exist on the same plane, size reduction of a thickness direction can be achieved. Further, since the longitudinal direction length X of the wiring area 15 is equal to or greater than 1.5 times the longitudinal direction length Y, miniaturization of the wiring area 15 in the longitudinal direction can be achieved. As a result, the inductor 1 can be further miniaturized.
  • each of the plane area S1 of the first electrode 11 and the plane area S2 of the second electrode 12 is equal to or more than the square value (W 2 ) of the width W of the wiring 9. Resistance can be achieved.
  • the inductor 1 further includes the magnetic layer 10, high inductance can be secured.
  • the size of the inductor 1 can be reduced if the thickness T 2 of the magnetic layer 10 is 500 ⁇ m or less while securing a high inductance of the inductor 1.
  • the inductor 1 includes the first bump 4 and the second bump 5, when the connecting member 21 is brought into contact with the upper surfaces of the first electrode 11 and the second electrode 12, the electronic device (FIG. Electrical connection between the first electrode 11 and the second electrode 12 can be easily achieved.
  • the ratio of the plane area BS1 of the first bump 4 to the plane area S1 of the first electrode 11 is 70% or more, and the plane area of the second electrode 12 of the plane area BS2 of the second bump 5 If the ratio to S2 is 70% or more, the resistance of the inductor 1 is lowered to lower the reliability of electrical connection between the electronic device (not shown) and the first electrode 11 and the second electrode 12 Can be suppressed.
  • the connection member 21 is the upper surface of the first bump 4 and the second bump 5.
  • the contact member 21 contacts the magnetic layer 10
  • the short circuit caused by the contact of the connection member 21 with the magnetic layer 10 is suppressed, and the electronic device (not shown) and the first electrode
  • the reliability of electrical connection with the 11 and the second electrode 12 can be improved.
  • the first bump 4 and the second bump 5 may be separated from the magnetic layer 10 by a distance IN of 100 ⁇ m or more in the surface direction. Can effectively prevent a short circuit with the Therefore, the electrical connection reliability between the electronic device (not shown) and the first electrode 11 and the second electrode 12 can be improved.
  • the inductor 1 includes the cover insulating layer 6, the first electrode 11, the second electrode 12, and the wiring 9 can be covered (protected) by the cover insulating layer 6. Therefore, the electrical connection reliability can be improved. It can be improved.
  • the inductor 1 further includes the second magnetic layer 7 in addition to the magnetic layer 10, high inductance can be secured.
  • a long magnetic sheet 19 long in the front-rear direction is disposed with respect to the plurality of units 18 so as to cover the upper surfaces of the plurality of wires 9 in the plurality of units collectively.
  • the magnetic layer 10 is formed from 19. That is, the inductor assembly 22 including the plurality of inductors 1 is manufactured. Thereafter, the inductor assembly 22 is singulated to manufacture a plurality of inductors 1. As a result, the plurality of inductors 1 can be manufactured efficiently.
  • the front end portion of the first electrode 11 and the rear end portion of the second electrode 12 face in the longitudinal direction. Therefore, the virtual shortest line segment IL0 connecting the first electrode 11 and the second electrode 12 at the shortest distance is a line segment along the longitudinal direction, and the length of the virtual shortest line segment IL0 is the same as in the first embodiment.
  • the length L between the first electrode 11 and the second electrode 12 is equal to the longitudinal length X of the wiring area 15.
  • the pattern shape of the wiring 9 is not limited to the above. As shown in FIG. 6, in the second modified example, the plurality of straight portions 13 are arranged at intervals in the longitudinal direction. Each of the plurality of straight portions 13 extends in the front-rear direction.
  • the wiring 9 has only one connecting portion 14.
  • the connecting portion 14 is located at the central portion in the longitudinal direction, and connects the longitudinal one end edge of the front linear portion 13 and the longitudinal end portion of the rear linear portion 13 in the front-rear direction.
  • the length of the connecting portion 14 may be the same as the length of the linear portion 13 or may be longer than the linear portion 13.
  • the plurality of straight portions 13 are arranged at intervals in the first inclination direction which is inclined toward one side in the longitudinal direction as it goes to the front side .
  • Each of the plurality of straight portions 13 has a shape extending along a direction orthogonal to the first inclination direction (a second inclination direction that is inclined to the other side in the longitudinal direction toward the front side).
  • connection portion 14 can have, for example, a curved shape in a plan view.
  • the inductor 1 does not have the second magnetic layer 7 (see FIG. 2).
  • the base layer 2 does not include the second magnetic layer 7 and is formed only of the base insulating layer 8.
  • the base insulating layer 8 is the lowest layer in the inductor 1.
  • the inductor 1 does not have the base insulating layer 8 (see FIG. 2).
  • the base layer 2 does not include the base insulating layer 8 and is formed only of the second magnetic layer 7.
  • the upper surface of the second magnetic layer 7 is a plane for arranging the conductor pattern 3 on the same plane. That is, the conductor pattern 3 is disposed on the top surface of the second magnetic layer 7.
  • the magnetic layer 10 also covers the circumferential end of the first electrode 11 and the circumferential end of the second electrode 12. Also in the seventh modification, the magnetic layer 10 is separated from the first bump 4 and the second bump 5 in the above-described interval IN in the longitudinal direction.
  • each of the first bump 4 and the second bump 5 is disposed below the first electrode 11 and the second electrode 12.
  • Each of the first bump 4 and the second bump 5 is in contact with the lower surface of the first electrode 11 and the second electrode 12.
  • the cover insulating layer 6 is disposed below the base insulating layer 8.
  • the cover insulating layer 6 covers the side surfaces of the first bump 4 and the second bump 5 and the lower surface and the side surface of the second magnetic layer 7.
  • the cover insulating layer 6 is smaller than the base insulating layer 8 in plan view.
  • Each of the first bump 4 and the second bump 5 penetrates the base insulating layer 8 and the cover insulating layer 6 in the thickness direction, and the lower surface thereof is flush with the lower surface of the cover insulating layer 6.
  • the second magnetic layer 7 is spaced apart from the first bumps 4 and the second bumps 5 in the longitudinal direction IN.
  • each of the first bump 4 and the second bump 5 is in contact with the lower surface of the first electrode 11 and the second electrode 12, and the second magnetic layer 7 is a first contact.
  • the circumferential ends of the bumps 4 and the second bumps 5 are also covered.
  • the second magnetic layer 7 is separated from the first bumps 4 and the second bumps 5 in the above-described interval IN in the longitudinal direction.
  • the inductor 1 does not have the first bump 4 and the second bump 5 (see FIG. 2). That is, the inductor 1 is formed only of the base layer 2, the conductor pattern 3, the magnetic layer 10, and the cover insulating layer 6.
  • the cover insulating layer 6 has a first opening 24 and a second opening 25 exposing central portions of upper surfaces of the first electrode 11 and the second electrode 12, respectively.
  • connection member 21 is in contact with the upper surfaces of the first electrode 11 and the second electrode 12 via the first opening 24 and the second opening 25 respectively.
  • the third imaginary line segment IL3 and the fourth imaginary line segment IL4 that define the wiring area 15 are the front end edge and the rear end edge of the first electrode 11 and the second electrode 12, respectively.
  • the third imaginary line segment IL3 is located on the front side of the front end edge of the first electrode 11 and the second electrode 12.
  • the fourth imaginary line segment IL4 may be located rearward of the rear end edges of the first electrode 11 and the second electrode 12.
  • the conductor layer 3 is formed on the upper surface of the base insulating layer 8 by the additive method using a seed film without preparing the conductor layer 16. It can also be formed.
  • the inductor 1 can be manufactured by any of roll-to-roll method and single-wafer method.
  • the first bump 4 and the second bump 5 are provided, and then the cover insulating layer 6 is provided as shown in FIG. 3E.
  • the cover insulating layer 6 may be provided in a pattern having the first opening 24 and the second opening 25 and then the first bump 4 and the second bump 5 may be provided.
  • Example 1 The inductor 1 of one embodiment shown in FIGS. 1A-2 was manufactured according to the above manufacturing method.
  • the inductor 1 includes the second magnetic layer 7, the base insulating layer 8, the conductor pattern 3, the first bumps 4 and the second bumps 5, the magnetic layer 10, and the cover insulating layer 6.
  • the conductor pattern 3 includes the first electrode 11, the second electrode 12, and the wiring 9 and is made of copper and has a thickness of 50 ⁇ m.
  • the material of the first bumps 4 and the second bumps 5 was SnAgCu solder, and the thickness was 140 ⁇ m.
  • the material of the second magnetic layer 7 and the magnetic layer 10 was the magnetic composition described in Example 1 of JP-A-2014-189015.
  • the dimensions of the first electrode 11, the second electrode 12 and the wiring 9, and the distance IN between the first bump 4 and the second bump 5 and the magnetic layer 10 were as shown in Table 1, respectively.
  • Example 2 to Comparative Example 1 An inductor 1 was prepared in the same manner as in Example 1 except that the dimensions and the like of the first electrode 11 and the second electrode 12 were changed as described in Table 1.
  • Example 3 is the inductor 1 of the first modified example shown in FIG. 5, and Comparative Example 1 is the inductor 1 shown in FIG. 15, which is out of the scope of the present invention.
  • ⁇ more than 0.1 M ⁇ , less than 1 M ⁇ .
  • the inductor is used, for example, as a passive element.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

インダクタは、幅Ｗを有する配線と、配線の両端のそれぞれに連続する第１電極および第２電極とを備える。配線、第１電極および第２電極は、同一平面上にある。第１電極の平面積Ｓ１および第２電極の平面積Ｓ２のそれぞれは、幅Ｗの２乗値（Ｗ２）以上である。配線が配置されているエリアは、第１電極および第２電極間に位置する。エリアは、第１電極および第２電極の対向方向に沿った第１電極および第２電極間の長さＬに等しい長手方向長さＸと、長手方向に対して直交する方向における短手方向長さＹとを有する。長手方向長さＸは、短手方向長さＹの１．５倍値以上である。

Description

インダクタおよびその製造方法
　本発明は、インダクタおよびその製造方法に関する。
　インダクタは、電子機器などに搭載されて、電圧変換部材などの受動素子として用いられることが知られている。
　例えば、厚み方向に重ね合わせた多層基板のそれぞれにミアンダ形状に形成した内部電極を設け、複数の内部電極をビアホールで互いに電気的に接続した上で、最上部の内部電極の一端部に上側外部電極を形成し、最下部の内部電極の他端部に下側外部電極を形成した積層チップインダクタが提案されている（例えば、特許文献１参照。）。
特開平７－８６０３９号公報
　近年、電子機器の小型化が進んでおり、そのため、搭載されるインダクタにも小型化が要求される。しかし、特許文献１に記載の積層チップインダクタは、多層基板を備えるので、上記した要求を満足することができないという不具合がある。
　一方で、インダクタの低抵抗化も要求されているが、特許文献１に記載の積層チップインダクタは、上記した要求を満足することができないという不具合がある。
　本発明は、小型化および低抵抗化が図られたインダクタおよびその製造方法を提供する。
　本発明（１）は、幅Ｗを有する配線と、前記配線の両端のそれぞれに連続する第１電極および第２電極とを備え、前記配線、前記第１電極および前記第２電極は、同一平面上にあり、前記第１電極の平面積Ｓ１および前記第２電極の平面積Ｓ２のそれぞれは、前記幅Ｗの２乗値（Ｗ２）以上であり、前記配線が配置されているエリアは、前記第１電極および前記第２電極間に位置し、前記エリアは、前記第１電極および前記第２電極の対向方向に沿った前記第１電極および前記第２電極間の長さＬに等しい長手方向長さＸと、前記長手方向に対して直交する方向における短手方向長さＹとを有し、前記長手方向長さＸは、前記短手方向長さＹの１．５倍値以上である、インダクタを含む。
　このインダクタでは、配線、第１電極および第２電極が、同一平面上にあるので、厚み方向の小型化を図ることができる。また、エリアの長手方向長さＸは、短手方向長さＹの１．５倍値以上であるので、エリアの短手方向のより一層の小型化を図ることができる。
結果として、インダクタの小型化を図ることができる。
　また、このインダクタでは、第１電極の平面積Ｓ１および第２電極の平面積Ｓ２のそれぞれは、配線の幅Ｗの２乗値（Ｗ２）以上であるので、インダクタの低抵抗化を図ることができる。
　その結果、このインダクタでは、小型化および低抵抗化の両方が図られている。
　本発明（２）は、前記配線の厚み方向一方面を被覆する磁性層をさらに備える、請求項１に記載のインダクタを含む。
　このインダクタは、配線の厚み方向一方面を被覆する磁性層をさらに備えるので、高インダクタンスを確保することができる。
　本発明（３）は、前記磁性層の厚みが、５００μｍ以下である、（２）に記載のインダクタを含む。
　このインダクタでは、磁性層の厚みが、５００μｍ以下である。そのため、インダクタの高インダクタンスを確保しながら、インダクタの小型化を図ることができる。
　本発明（４）は、前記第１電極の厚み方向一方面に配置される第１バンプと、前記第２電極の厚み方向一方面に配置される第２バンプとをさらに備える、（２）または（３）に記載のインダクタを含む。
　このインダクタは、第１バンプと第２バンプとを備えるので、インダクタが搭載される電子機器と、第１電極および第２電極との電気的な接続を容易に図ることができる。
　本発明（５）は、前記第１バンプの平面積ＢＳ１の、前記第１電極の平面積Ｓ１に対する割合が、７０％以上であり、前記第２バンプの平面積ＢＳ２の、前記第２電極の平面積Ｓ２に対する割合が、７０％以上である、（４）に記載のインダクタを含む。
　このインダクタでは、第１バンプの平面積の、第１電極の平面積に対する割合が、７０％以上であり、第２バンプの平面積の、第２電極の平面積に対する割合が、７０％以上であるので、インダクタの低抵抗化を図って、電子機器と第１電極との電気的な接続信頼性の低下、および、電子機器と第２電極との電気的な接続信頼性の低下を抑制することができる。
　本発明（６）は、前記第１バンプおよび前記第２バンプの厚み方向長さが、前記磁性層の厚みに対して、長い、（４）または（５）に記載のインダクタを含む。
　このインダクタでは、第１バンプおよび第２バンプの厚み方向長さが、磁性層の厚みに対して、長いので、電子機器と、第１電極および第２電極との電気的な接続信頼性を向上させることができる。
　本発明（７）は、前記第１バンプおよび前記第２バンプは、前記磁性層と面方向に０．１μｍ以上の間隔を隔てて配置されている、（４）～（６）のいずれか一項に記載のインダクタを含む。
　このインダクタでは、第１バンプおよび第２バンプは、磁性層と面方向に０．１μｍ以上の間隔を隔てて配置されているので、第１バンプおよび第２バンプと、磁性層との短絡を有効に防止することができる。そのため、電子機器と、第１電極および第２電極との電気的な接続信頼性を向上させることができる。
　本発明（８）は、前記第１バンプおよび前記第２バンプの周囲を被覆し、前記配線、前記第１電極および前記第２電極の前記厚み方向一方側に配置されるカバー絶縁層をさらに備える、（４）～（７）のいずれか一項に記載のインダクタを含む。
　このインダクタは、カバー絶縁層を備えるので、カバー絶縁層により、第１電極、第２電極および配線を被覆（保護）することができ、そのため、電気的な接続信頼性を向上させることができる。
　本発明（９）は、前記配線の前記厚み方向他方面に配置されるベース絶縁層と、前記ベース絶縁層の前記厚み方向他方面に配置される第２磁性層とをさらに備える、（１）～（８）のいずれか一項に記載のインダクタを含む。
　このインダクタは、第２磁性層をさらに備えるので、高インダクタンスを確保することができる。
　本発明（１０）は、（２）～９のいずれか一項に記載のインダクタを製造するための製造方法であり、１つの前記配線、１つの前記第１電極および１つの前記第２電極を含むユニットを、前記面方向における一方向に沿って複数作製する工程、前記複数のユニットにおける前記複数の配線の前記厚み方向一方面をまとめて被覆するように、前記一方向に長い長尺の磁性シートを前記複数のユニットに対して配置して、前記磁性シートから前記磁性層を形成する工程、および、前記磁性層を前記一方向に交差する方向に沿って切断して、前記複数のユニットを個片化する工程を備える、インダクタの製造方法を含む。
　この製造方法は、複数のユニットにおける複数の配線の厚み方向一方面をまとめて被覆するように、一方向に長い長尺の磁性シートを複数のユニットに対して配置して、ユニットを個片化して、磁性シートから磁性層を形成するので、複数のインダクタを効率よく製造することができる。
　本発明のインダクタでは、小型化および低抵抗化の両方が図られている。
　本発明のインダクタの製造方法は、複数のインダクタを効率よく製造することができる。
図１Ａおよび図１Ｂは、本発明のインダクタの一実施形態を示し、図１Ａが、カバー絶縁層を省略した平面図、図１Ｂが、第１バンプ、第２バンプおよびカバー絶縁層を省略した平面図である。 図２は、図１Ａおよび図１ＢのＣ－Ｃ線に沿う断面図を示す。 図３Ａ～図３Ｅは、図２に示すインダクタの製造工程の断面図であり、図３Ａが、ベース絶縁層および導体層を準備する工程、図３Ｂが、配線、第１電極および第２電極を設ける工程、図３Ｃが、磁性層および第２磁性層を設ける工程、図３Ｄが、第１バンプおよび第２バンプを設ける工程、図３Ｅが、カバー絶縁層を設ける工程を示す。 図４Ａ～図４Ｄは、図２に示すインダクタの製造工程の斜視図であり、図４Ａが、ベース絶縁層および導体層を準備する工程、図４Ｂが、配線、第１電極および第２電極を設ける工程、図４Ｃが、磁性層および第２磁性層を設ける工程、図４Ｄが、第１バンプおよび第２バンプを設ける工程、カバー絶縁層を設ける工程、および、インダクタ集合体を個片化する工程を示す。 図５は、図１Ｂに示すインダクタの第１変形例の平面図を示す。 図６および図７は、図１Ｂに示すインダクタの第３変形例の平面図を示す。 図７は、図１Ｂに示すインダクタの第３変形例の平面図を示す。 図８は、図１Ｂに示すインダクタの第４変形例の平面図を示す。 図９は、図２に示すインダクタの第５変形例の断面図を示す。 図１０は、図２に示すインダクタの第６変形例の断面図を示す。 図１１は、図２に示すインダクタの第７変形例の断面図を示す。 図１２は、図２に示すインダクタの第８変形例の断面図を示す。 図１３は、図２に示すインダクタの第９変形例の断面図を示す。 図１４は、図２に示すインダクタの第１０変形例の断面図を示す。 図１５は、比較例１のインダクタの平面図であって、第１バンプ、第２バンプおよびカバー絶縁層を省略した平面図を示す。 図１６は、図８に示すインダクタの第４変形例のさらなる変形例の平面図を示す。
　　＜一実施形態＞
　本発明のインダクタの一実施形態を、図１Ａ～図２を参照して、説明する。
　図１Ａおよび図１Ｂにおいて、紙面左右方向は、インダクタの長手方向を示す。図１Ａおよび図１Ｂの左側は、長手方向一方側であり、図１Ａおよび図１Ｂの右側は、長手方向他方側である。
　図１Ａおよび図１Ｂにおいて、上下方向は、前後方向（インダクタの短手方向）を示す。図１Ａおよび図１Ｂの下側は、前側（短手方向一方側）であり、図１Ａおよび図１Ｂの上側は、後側（短手方向他方側）である。
　図１Ａおよび図１Ｂにおいて、紙面紙厚方向は、インダクタの厚み方向を示す。図１Ａおよび図１Ｂの紙面手前側は、上側（厚み方向一方側）であり、図１Ａおよび図１Ｂの紙面奥側は、下側（厚み方向他方側）である。
　図１Ａの平面図では、第１電極１１、第２電極１２および配線９（配線エリア１５）（後述）の平面視（厚み方向に投影したときと同義）における相対配置を明確に示すために、カバー絶縁層６（後述）を省略している。
　図１Ｂの平面図では、第１電極１１、第２電極１２および配線９（配線エリア１５）（後述）の平面視（厚み方向に投影したときと同義）における相対配置を明確に示すために、第１バンプ４、第２バンプ５およびカバー絶縁層６（後述）を省略し、磁性層１０（後述）を破線で示している。
　インダクタ１は、長手方向に延びる略矩形シート形状を有する。インダクタ１は、ベース層２と、導体パターン３と、第１バンプ４および第２バンプ５と、磁性層１０と、カバー絶縁層６とを備える。
　ベース層２は、インダクタ１と同一の外形形状のシート形状を有する。ベース層２は、第２磁性層７と、ベース絶縁層８とを厚み方向上側に向かって順に備える。
　第２磁性層７は、インダクタ１に高いインダクタンスを付与する層である。第２磁性層７は、長手方向および前後方向に沿う平坦な上面および下面を有するシート形状を有する。第２磁性層７は、インダクタ１における最下層である。また、第２磁性層７は、ベース層２の下層でもある。第２磁性層７の材料は、例えば、特開２０１４－１８９０１５号公報などに開示される磁性組成物（具体的には、硬化磁性組成物）などが挙げられる。第２磁性層７の厚みは、例えば、１０μｍ以上、好ましくは、５０μｍ以上であり、また、例えば、５００μｍ以下、好ましくは、３００μｍ以下である。
　ベース絶縁層８は、第２磁性層７の上面全面に配置されている。ベース絶縁層８は、ベース層２の上層である。ベース絶縁層８は、長手方向および前後方向に沿う平坦な上面および下面を有する。ベース絶縁層８の上面は、ベース層２の上面を形成する。また、ベース絶縁層８の上面は、次に説明する導体パターン３を同一平面上に配置するための平面でもある。ベース絶縁層８の材料は、例えば、ガラス、セラミックスなどの無機材料、例えば、ポリイミド、フッ素樹脂などの有機材料、例えば、それらの複合材料（ガラスエポキシ）などの絶縁材料が挙げられる。ベース絶縁層８の厚みは、例えば、０．１μｍ以上、好ましくは、０．５μｍ以上であり、また、例えば、１５μｍ以下、好ましくは、１０μｍ以下である。
　ベース層２の厚みは、第２磁性層７の厚みおよびベース絶縁層８の厚みの総和であり、例えば、１０．１μｍ以上、好ましくは、５０．５μｍ以上であり、また、例えば、５１５μｍ以下、好ましくは、３１０μｍ以下である。
　導体パターン３は、ベース層２の上面に配置されている。導体パターン３は、第１電極１１と、第２電極１２と、配線９とを連続して備える電極パターンである。
　第１電極１１は、ベース絶縁層８の上面に配置されている。具体的には、第１電極１１は、ベース絶縁層８の上面における長手方向一端部（図１Ａおよび図１Ｂにおける左端部）に位置する。また、第１電極１１は、導体パターン３における長手方向一端部である。
第１電極１１は、短手方向（前後方向）に延びる平面視略矩形状を有する。
　第２電極１２は、ベース絶縁層８の上面に配置されている。具体的には、第２電極１２は、ベース絶縁層８の上面において、第１電極１１に対して長手方向他方側（図１Ａおよび図１Ｂにおける右側）に、間隔を隔てて対向配置されている。詳しくは、第２電極１２は、ベース絶縁層８の上面における長手方向他端部（図１Ａおよび図１Ｂにおける右端部）に位置する。また、第２電極１２は、導体パターン３における長手方向他端部である。
第２電極１２は、第１電極１１と同一形状を有する。つまり、第２電極１２は、短手方向（前後方向）に延びる平面視略矩形状を有する。第１電極１１および第２電極１２は、１対の電極を形成する。
　第１電極１１および第２電極１２の対向方向は、第１電極１１および第２電極１２を最も短い距離で結ぶ仮想最短線分ＩＬ０（図１Ａ参照）に沿う方向（最短方向）である。最短方向は、インダクタ１の長手方向と同一である。仮想最短線分ＩＬ０の長さは、第１電極１１および第２電極１２間の最短距離（長さＬ）である。
　配線９は、エリアの一例としての配線エリア１５に配置されている。
　配線エリア１５は、第１電極１１および第２電極１２間に位置するエリアであって、具体的には、インダクタ１における長手方向に沿った第１電極１１および第２電極１２間の長さＬに等しい長手方向長さＸと、長手方向に対して直交する方向における短手方向長さの一例である前後方向長さＹとを有する。「第１電極１１および第２電極１２間の長さＬ」は、後で詳述する。
　配線エリア１５は、インダクタ１の長手方向における、第１電極１１の長手方向他端縁（右端縁、第２電極１２に近い側の端縁）に沿う第１仮想線分ＩＬ１と、第２電極１２の長手方向一端縁（左端縁、第１電極１１に近い側の端縁）に沿う第２仮想線分ＩＬ２との間のエリアであって、かつ、配線９の前端縁に沿う第３仮想線分ＩＬ３と、配線９の後端縁に沿う第４仮想線分ＩＬ４との間のエリアである。なお、この一実施形態では、第３仮想線分ＩＬ３は、第１電極１１および第２電極１２のそれぞれの前端縁に沿い、第４仮想線分ＩＬ４は、第１電極１１および第２電極１２のそれぞれの後端縁に沿う。第１仮想線分ＩＬ１および第２仮想線分ＩＬ２は、平行し、また、第３仮想線分ＩＬ３および第４仮想線分ＩＬ４は、平行しており、第１仮想線分ＩＬ１、第２仮想線分ＩＬ２、第３仮想線分ＩＬ３および第４仮想線分ＩＬ４によって仕切られる平面視略矩形状のエリアが、配線エリア１５である。すると、配線エリア１５の平面積は、配線エリア１５の長手方向長さＸおよび前後方向長さＹの積（ＸＹ）で表される。
　配線９は、第１電極１１および第２電極１２に連続するように、配線エリア１５内に配置される。配線９は、幅Ｗを有しており、配線エリア１５内において、平面視略葛折り形状を有する。配線９の両端部は、第１電極１１および第２電極１２のそれぞれに連続している。具体的には、配線９は、複数の直線部１３と、互いに隣接する２つの直線部１３の長手方向一端部間同士または両端部間同士を連結する複数の連結部１４とを連続して有する。複数の直線部１３は、前後方向に互いに間隔を隔てて配置されている。複数の直線部１３のそれぞれは、長手方向に沿って延びる形状を有する。複数の直線部１３のうち、例えば、後端部に位置する直線部１３が、第１電極１１の後端部に連続し、前端部に位置する直線部１３が、第２電極１２の前端部に連続する。複数の連結部１４のそれぞれは、複数の直線部１３のそれぞれに対して、短い。複数の連結部１４は、配線エリア１５内において、第１電極１１の近傍、および、第２電極１２の近傍に、交互に配置される。
　また、第１電極１１、第２電極１２および配線９は、同一平面上にある。第１電極１１、第２電極１２および配線９は、長手方向に投影したときに、重複し、より具体的には、一致している。また、図２から分かるように、上記投影においても、第１電極１１、第２電極１２および配線９のそれぞれの上面および下面も、重複し、より具体的には、一致している。
　導体パターン３における配線９、第１電極１１および第２電極１２は、同一材料からなる。導体パターン３の材料は、例えば、特開２０１４－１８９０１５号公報に開示される導体が挙げられ、好ましくは、銅などの金属が挙げられる。
　導体パターン３の厚みは、例えば、５μｍ以上、好ましくは、１０μｍ以上であり、また、例えば、３００μｍ以下、好ましくは、１００μｍ以下である。
　導体パターン３の平面視における寸法等は、後で詳述する。
　第１バンプ４は、第１電極１１と接続部材２１（後述、図２の仮想線参照）との電気的な接続に用いられる接点である。第１バンプ４は、第１電極１１の上面に配置されている。具体的には、第１バンプ４は、前後方向および厚み方向に延びる略矩形箱（板）形状を有する。第１バンプ４は、第１電極１１と略相似形状を有する。第１バンプ４の下面は、第１電極１１の上面の中央部に接触する一方、第１バンプ４の上面は、上側に露出している。なお、第１電極１１の周端部は、第１バンプ４から露出している。第１バンプ４の側面（長手方向両側面および前後両面）は、後述するカバー絶縁層６に被覆されている。第１バンプ４は、第１電極１１の上面に接触しているので、第１電極ポストでもある。第１バンプ４の材料としては、上記した導体（はんだを含む）が挙げられる。
　第１バンプ４の平面積ＢＳ１の、第１電極１１の平面積Ｓ１（後述）に対する割合（ＢＳ１／Ｓ１）は、例えば、７０％以上、好ましくは、８０％以上、より好ましくは、９０％以上であり、また、例えば、１００％以下である。ＢＳ１／Ｓ１が上記した下限以上であれば、第１バンプ４および第１電極１１の低抵抗化を図り、電子機器（図示せず）と、第１電極１１との電気的な接続信頼性の低下を抑制することができる。
　第２バンプ５は、第２電極１２と接続部材２１（後述、図２の仮想線参照）との電気的な接続に用いられる接点である。第２バンプ５は、第２電極１２の上面に配置されている。具体的には、第２バンプ５は、前後方向および厚み方向に延びる略矩形箱（板）形状を有する。第２バンプ５は、第２電極１２と略相似形状を有する。第２バンプ５の下面は、第２電極１２の上面の中央部に接触する一方、第２バンプ５の上面は、上側に露出している。なお、第２電極１２の周端部は、第２バンプ５から露出している。第２バンプ５の側面（長手方向両側面および前後両面）は、後述するカバー絶縁層６に被覆されている。第２バンプ５は、第２電極１２の上面に接触しているので、第２電極ポストでもある。第２バンプ５の材料は、第１バンプ４の材料と同一である。
　第２バンプ５の平面積ＢＳ２の、第２電極１２の平面積Ｓ２（後述）に対する割合（ＢＳ２／Ｓ２）は、例えば、７０％以上、好ましくは、８０％以上、より好ましくは、９０％以上であり、また、例えば、１００％以下である。ＢＳ２／Ｓ２が上記した下限以上であれば、第２バンプ５および第２電極１２の低抵抗化を図り、電子機器（図示せず）と、第２電極１２との電気的な接続信頼性の低下を抑制することができる。
　第１バンプ４の厚みＴ１および第２バンプ５の厚みＴ１は、互いに同一であって、例えば、１５μｍ以上、好ましくは、５０μｍ以上であり、また、例えば、６００μｍ以下、好ましくは、５００μｍ以下である。なお、第１バンプ４の厚みＴ１は、第１電極１１（導体パターン３）の上面から第１バンプ４の上面までの距離である。第２バンプ５の厚みＴ１は、第２電極１２（導体パターン３）の上面から第２バンプ５の上面までの距離である。
　磁性層１０は、インダクタ１において高インダクタンスを付与する層である。磁性層１０は、インダクタ１の長手方向および短手方向に延びる略シート形状を有する。磁性層１０は、ベース絶縁層８の上において、配線９を被覆する。そのため、磁性層１０は、配線９の形状に対応する下面と、下面の上側に対向する平坦な上面とを備える。一方、磁性層１０は、インダクタ１の長手方向において、第１電極１１および第２電極１２の内側に間隔を隔てて位置しており、第１電極１１および第２電極１２を被覆していない。
　つまり、磁性層１０の長手方向一端縁は、第１バンプ４の長手方向他端縁に対して長手方向他方側に微小な間隔を隔てて位置し、磁性層１０の長手方向他端縁は、第２バンプ５の長手方向一端縁に対して長手方向一方側に微小な間隔を隔てて位置する。具体的には、磁性層１０は、第１バンプ４および第２バンプ５に対して、長手方向に、例えば、０．１μｍ以上、好ましくは、０．３μｍ以上、より好ましくは、０．５μｍ以上の間隔ＩＮであって、また、例えば、１０μｍ以下の間隔ＩＮが隔てられている。
　上記した間隔ＩＮが上記した下限以上であれば、第１バンプ４および第２バンプ５と、磁性層１０との短絡を有効に防止することができる。
　また、磁性層１０の前後両端縁は、厚み方向に投影したときに、ベース層２の前後両端縁に一致する。
　磁性層１０の厚みＴ２は、例えば、第１バンプ４および第２バンプ５の厚みＴ１に対して、短い。換言すれば、第１バンプ４および第２バンプ５の厚みＴ１は、磁性層１０の厚みＴ２に対して、長い。
　具体的には、磁性層１０の厚みＴ２は、第１バンプ４および第２バンプ５の厚みＴ１に対して、例えば、９９％以下、好ましくは、９７％以下、より好ましくは、９５％以下であり、また、例えば、７０％以上である。
　詳しくは、磁性層１０の厚みＴ２は、例えば、５００μｍ以下、好ましくは、３００μｍ以下、より好ましくは、１００μｍ以下であり、また、例えば、１０μｍ以上である。
磁性層１０の厚みＴ２が上記した上限以下であれば、インダクタ１の小型化を図ることができる。
　なお、磁性層１０の厚みＴ２は、配線９（導体パターン３）の上面から磁性層１０の上面までの距離である。
　第１バンプ４および第２バンプ５の厚みＴ１が、磁性層１０の厚みＴ２に対して、長ければ、接続部材２１（後述）が第１バンプ４および第２バンプ５の上面に接触する際に、接続部材２１が磁性層１０に接触し難く、そのため、電子機器（図示せず）と、第１電極１１および第２電極１２との電気的な接続信頼性を向上させることができる。
　磁性層１０の材料は、第２磁性層７の材料と同一である。
　カバー絶縁層６は、第１電極１１、第２電極１２および配線９を保護する保護絶縁層である。カバー絶縁層６は、ベース絶縁層８の上において、第１電極１１、第１バンプ４、第２電極１２、第２バンプ５の周囲を被覆するとともに、磁性層１０全体を被覆する。具体的には、カバー絶縁層６は、第１バンプ４の側面と、第２バンプ５の側面と、第１電極１１の上面における周端部および側面と、第２電極１２の上面における周端部および側面とを被覆している。また、カバー絶縁層６は、磁性層１０の側面および上面を被覆している。さらに、カバー絶縁層６は、ベース絶縁層８の上面において、第１電極１１および第２電極１２と、磁性層１０とが形成される部分以外の部分も、被覆している。そのため、カバー絶縁層６は、第１電極１１および第２電極１２と、磁性層１０とに対応する下面と、下面の上側に対向する平坦な上面とを有する。また、カバー絶縁層６の上面は、第１バンプ４および第２バンプ５の上面と面一である。つまり、カバー絶縁層６の上面と、第１バンプ４および第２バンプ５の上面とは、１つの平面を形成する。また、カバー絶縁層６の周端縁は、厚み方向に投影したときに、ベース層２の周端縁と一致する。
　カバー絶縁層６の材料は、ベース絶縁層８の材料と同一である。カバー絶縁層６の厚みは、例えば、１２０μｍ以下、好ましくは、１００μｍ以下であり、また、例えば、０．１μｍ以上、好ましくは、０．３μｍ以上である。
　次に、第１電極１１および第２電極１２間の長さＬと、配線エリア１５の長手方向長さＸとの関係を、本発明の範囲外である比較例１と対比して詳述する。
　図１Ａおよび図１Ｂに示すように、一実施形態では、第１電極１１および第２電極１２間の長さＬと、配線エリア１５の長手方向長さＸとは、等しい。
　また、図５に示すように、本発明の範囲内にある第１変形例では、後で詳述するが、第１電極１１および第２電極１２を長手方向に投影したときに、一部が重複しており、第１電極１１および第２電極１２を最も短い距離で結ぶ仮想最短線分ＩＬ０の長さである、第１電極１１および第２電極１２間の長さＬは、配線エリア１５の長手方向長さＸと、等しい。
　これらに対して、図１５に示すように、比較例１では、第１電極１１および第２電極１２を長手方向に投影したときに、重複しておらず（ずれており）、そして、仮想最短線分ＩＬ０である、第１電極１１および第２電極１２間の長さＬは、配線エリア１５の長手方向長さＸに比べ、長い。つまり、第１電極１１および第２電極１２間の長さＬと、配線エリア１５の長方向長さＸとは、相違する。従って、比較例１は、本発明の範囲外である。
　次いで、図１Ａおよび図１Ｂに示すように、導体パターン３の平面視における寸法を詳述する。
　配線９の幅Ｗは、平均値として、例えば、５００μｍ以下、好ましくは、１００μｍ以下であり、また、例えば、１０μｍ以上、好ましくは、５０μｍ以上である。また、隣接する直線部１３間の間隔ＳＰは、上記した幅Ｗと同様である。また、配線９の数は、特に限定されず、例えば、１以上、好ましくは、３以上であり、また、例えば、１０００以下、好ましくは、１００以下である。
　第１電極１１の平面積Ｓ１および第２電極１２の平面積Ｓ２のそれぞれは、配線９の幅Ｗの２乗値（Ｗ２）以上であり、詳しくは、２乗値（Ｗ２）に対する割合（Ｓ１／Ｗ２、または、Ｓ２／Ｗ２）が、１超過、好ましくは、２以上、より好ましくは、３以上、さらに好ましくは、４以上、とりわけ好ましくは、５以上であり、また、例えば、１００以下である。
　第１電極１１の平面積Ｓ１および第２電極１２の平面積Ｓ２のそれぞれが、配線９の幅Ｗの２乗値（Ｗ２）に満たなければ、インダクタ１の低抵抗化を図ることができない。換言すれば、第１電極１１の平面積Ｓ１および第２電極１２の平面積Ｓ２のそれぞれは、配線９の幅Ｗの２乗値（Ｗ２）以上であれば、インダクタ１の低抵抗化を図ることができる。
　なお、第１電極１１の平面積Ｓ１は、第１電極１１が矩形状であることから、インダクタ１の長手方向における、第１電極１１の長さ（短辺）ＳＳ１と、前後方向における第１電極１１の長さ（長辺）ＬＳ１とから求められ、具体的には、ＳＳ１×ＬＳ１である。
　第２電極１２の平面積Ｓ２は、第２電極１２が矩形状であることから、インダクタ１の長手方向における、第２電極１２の長さ（短辺）ＳＳ２と、前後方向における第２電極１２の長さ（長辺）ＬＳ２とから求められ、具体的には、ＳＳ２×ＬＳ２である。
　具体的には、第１電極１１の平面積Ｓ１および第２電極１２の平面積Ｓ２は、例えば、１０，０００μｍ２以上、好ましくは、２０，０００μｍ２超過、より好ましくは、２５，０００μｍ２超過であり、また、例えば、１００，０００μｍ２以下、好ましくは、５０，０００μｍ２以下である。
　第１電極１１の長辺ＬＳ１の配線９の幅Ｗに対する比（ＬＳ１／Ｗ）は、例えば、１以上、好ましくは、２以上、より好ましくは、４以上であり、また、例えば、５０以下である。第１電極１１の短辺ＳＳ１は、上記した平面積Ｓ１および長辺ＬＳ１に対応して適宜設定される。
　第２電極１２の長辺ＬＳ２の配線９の幅Ｗに対する比（ＬＳ２／Ｗ）は、上記した比（ＬＳ１／Ｗ）と同様である。第２電極１２の短辺ＳＳ２は、上記した平面積Ｓ２および長辺ＬＳ２に対応して適宜設定される。
　また、配線エリア１５の長手方向長さＸは、短手方向長さＹの１．５倍値以上である。
つまり、下記式（１）を満足する。
　Ｘ／Ｙ≧１．５　　　　　　　　（１）
　好ましくは、下記式（２）を満足する。
　Ｘ／Ｙ≧２．０　　　　　　　　（２）
　Ｘ／Ｙが上記した下限（式（１）では、１．５、式（２）では、２．０）を下回れば、第２バンプ５の前後方向のより一層の小型化を図ることができない。換言すれば、Ｘ／Ｙが上記した下限以上であれば、第２バンプ５の前後方向のより一層の小型化を図ることができ、結果として、インダクタ１の小型化を図ることができる。
　次に、インダクタ１の製造方法を、図３Ａ～図３Ｅおよび図４Ａ～図４Ｄを参照して、説明する。
　図３Ａおよび図４Ａに示すように、この方法では、まず、ベース絶縁層８および導体層１６を準備する。
　ベース絶縁層８は、最終的に得られるインダクタ１の前後方向（短手方向）に長い長尺シートとして準備する。一方、ベース絶縁層８は、インダクタ１の長手方向長さと同一長さの幅Ｗ３を有する。
　導体層１６は、ベース絶縁層８の上面全面に設けられる導体シートである。導体層１６の材料は、導体パターン３の材料と同一である。
　また、ベース絶縁層８および導体層１６を、支持シート１７で、下側から支持した状態で、準備することができる。支持シート１７は、樹脂や金属からなるセパレータである。
つまり、支持シート１７、第２磁性層７および導体層１６を厚み方向上側に向かって順に備える積層体２０を準備する。
　図３Ｂおよび図４Ｂに示すように、次いで、導体層１６から、導体パターン３を形成する。例えば、エッチングを含むサブトラクティブ法などによって、第１電極１１、第２電極１２および配線９を有する導体パターン３を形成する。具体的には、１つの第１電極１１、１つの第２電極１２、および、１つの配線９を含むユニット１８を、前後方向（ベース絶縁層８の長尺方向）に沿って複数作製する。
　図３Ｃおよび図４Ｃに示すように、次いで、磁性層１０を、ベース絶縁層８の上に、配線９を被覆するように、設ける。
　磁性層１０を設けるには、まず、図３Ｂの上側図および図４Ｂの上側図に示すように、前後方向に長い長尺シート形状を有する磁性シート１９を準備する。
　磁性シート１９の幅Ｗ４は、複数の磁性層１０の長手方向長さと同一である。磁性シート１９の材料は、例えば、特開２０１４－１８９０１５号公報に開示される硬化性磁性組成物などが挙げられる。磁性シート１９の厚みは、得られる磁性層１０の厚みに応じて、適宜設定される。
　続いて、図３Ｂの矢印および図４Ｂの矢印で示すように、磁性シート１９を、複数のユニット１８における複数の配線９の上面および側面をまとめて被覆するように、複数のユニット１８に対して配置する。具体的には、長尺の１つの磁性シート１９を、複数のユニット１８に対して、押圧する（押し下げる）。図３Ｃおよび図４Ｃに示すように、その後、あるいは、押圧と同時に、必要により、磁性シート１９を硬化させて、前後方向に連続する磁性層１０を形成する。
　同時に、第２磁性層７をベース絶縁層８の下面に設ける。第２磁性層７を設けるには、まず、図３Ｂに示す支持シート１７をベース絶縁層８の下面から剥離し（つまり、積層体２０から支持シート１７を除去し）、続いて、別の磁性シート１９から第２磁性層７を形成する。
　図３Ｄおよび図４Ｄに示すように、次いで、第１バンプ４および第２バンプ５を設ける。具体的には、複数の第１バンプ４および複数の第２バンプ５を、例えば、アディティブ法、サブトラクティブ法などのパターン形成法に従って、第１電極１１および第２電極１２の上面に形成する。
　その後、カバー絶縁層６を上記したパターンで設ける。
　図４Ｄの仮想線に示すように、これにより、１つのベース層２と、複数のユニット１８（図４Ｃ参照）と、複数の第１バンプ４および複数の第２バンプ５と、１つの磁性層１０と、１つのカバー絶縁層６とを備えるインダクタ集合体２２を複数まとめて製造する。
　その後、図４Ｄの太い仮想線で示すように、インダクタ集合体２２において、複数のユニット１８、複数の第１バンプ４および複数の第２バンプ５を個片化するように、長尺状のカバー絶縁層６（図３Ｅ参照）と、長尺状の磁性層１０と、長尺状のベース層２（ベース絶縁層８および第２磁性層７）とを、インダクタ１の厚み方向（前後方向に直交する方向）に沿って、切断する。
　これによって、１つのベース層２と、１つの導体パターン３と、１つの第１バンプ４および１つの第２バンプ５と、１つの磁性層１０と、１つのカバー絶縁層６とを備えるインダクタ１を製造する。好ましくは、インダクタ１は、ベース層２と、導体パターン３と、第１バンプ４および第２バンプ５と、磁性層１０と、カバー絶縁層６とのみからなる。
　インダクタ１は、後述する電子機器ではなく、電子機器の一部品、すなわち、電子機器を作製するための部品であり、電子素子（チップ、キャパシタなど）や、電子素子を実装する実装基板を含まず、部品単独で流通し、産業上利用可能なデバイスである。
　このインダクタ１は、例えば、電子機器などに搭載される（組み込まれる）。図示しないが、電子機器は、実装基板と、実装基板に実装される電子素子（チップ、キャパシタなど）とを備える。そして、電子機器において、インダクタ１は、実装基板に実装される。
具体的には、図２の仮想線に示すように、ワイヤやはんだなどの接続部材２１が、第１バンプ４および第２バンプ５の上面に接触する。インダクタ１は、接続部材２１を介して実装基板に実装され、他の電子機器と電気的に接続され、受動素子として作用する。
　そして、このインダクタ１では、配線９、第１電極１１および第２電極１２が、同一平面上にあるので、厚み方向の小型化を図ることができる。また、配線エリア１５の長手方向長さＸは、前後方向長さＹの１．５倍値以上であるので、配線エリア１５の前後方向の小型化を図ることができる。結果として、インダクタ１のより一層の小型化を図ることができる。
　また、このインダクタ１では、第１電極１１の平面積Ｓ１および第２電極１２の平面積Ｓ２のそれぞれは、配線９の幅Ｗの２乗値（Ｗ２）以上であるので、インダクタ１の低抵抗化を図ることができる。
　このインダクタ１は、磁性層１０をさらに備えるので、高インダクタンスを確保することができる。
　このインダクタ１では、インダクタ１の高インダクタンスを確保しながら、磁性層１０の厚みＴ２が５００μｍ以下であれば、インダクタ１の小型化を図ることができる。
　このインダクタ１は、第１バンプ４と第２バンプ５とを備えるので、接続部材２１を第１電極１１および第２電極１２の上面に接触させれば、インダクタ１が搭載される電子機器（図示せず）と、第１電極１１および第２電極１２との電気的な接続を容易に図ることができる。
　このインダクタ１では、第１バンプ４の平面積ＢＳ１の、第１電極１１の平面積Ｓ１に対する割合が、７０％以上であり、第２バンプ５の平面積ＢＳ２の、第２電極１２の平面積Ｓ２に対する割合が、７０％以上であれば、インダクタ１の低抵抗化を図って、電子機器（図示せず）と、第１電極１１および第２電極１２との電気的な接続信頼性の低下を抑制することができる。
　このインダクタ１では、第１バンプ４および第２バンプ５の厚み方向長さＴ１が、磁性層１０の厚みＴ２に対して、長ければ、接続部材２１が第１バンプ４および第２バンプ５の上面に接触する際に、接続部材２１が磁性層１０に接触しにくく、そのため、接続部材２１の磁性層１０に対する接触に起因する短絡を抑制して、電子機器（図示せず）と、第１電極１１および第２電極１２との電気的な接続信頼性を向上させることができる。
　このインダクタ１では、第１バンプ４および第２バンプ５は、磁性層１０と面方向に１００μｍ以上の間隔ＩＮを隔てて配置されれば、第１バンプ４および第２バンプ５と、磁性層１０との短絡を有効に防止することができる。そのため、電子機器（図示せず）と、第１電極１１および第２電極１２との電気的な接続信頼性を向上させることができる。
　このインダクタ１は、カバー絶縁層６を備えるので、カバー絶縁層６により、第１電極１１、第２電極１２および配線９を被覆（保護）することができ、そのため、電気的な接続信頼性を向上させることができる。
　このインダクタ１は、磁性層１０の他に、第２磁性層７をさらに備えるので、高インダクタンスを確保することができる。
　このインダクタ１の製造方法は、複数のユニットにおける複数の配線９の上面をまとめて被覆するように、前後方向に長い長尺の磁性シート１９を複数のユニット１８に対して配置して、磁性シート１９から磁性層１０を形成する。つまり、複数のインダクタ１を含むインダクタ集合体２２を製造する。その後、インダクタ集合体２２を個片化して、複数のインダクタ１を製造する。その結果、複数のインダクタ１を効率よく製造することができる。
　＜変形例＞
　以下の各変形例において、上記した一実施形態と同様の部材および工程については、同一の参照符号を付し、その詳細な説明を省略する。また、各変形例を適宜組み合わせることができる。さらに、各変形例は、特記する以外、一実施形態と同様の作用効果を奏することができる。
　また、図５～図８の平面図では、第１電極１１、第２電極１２および配線９（配線エリア１５）の相対配置を明確に示すために、第１バンプ、第２バンプおよびカバー絶縁層を省略している。
　　第１変形例
　図５に示すように、インダクタ１において、第１電極１１および第２電極１２を長手方向に投影したときに、一部が重複している。具体的には、第１電極１１は、長手方向に投影したときに、配線エリア１５の後側部分および前後方向中央部に重複する。第２電極１２は、長手方向に投影したときに、配線エリア１５の前側部分および前後方向中央部に重複する。そのため、長手方向に投影したときに、第１電極１１の前端部と、第２電極１２の後端部と、配線エリア１５の前後方向中央部とが、重複する。
　また、第１電極１１の前端部と、第２電極１２の後端部とは、長手方向に対向する。そのため、第１電極１１および第２電極１２を最も短い距離で結ぶ仮想最短線分ＩＬ０は、長手方向に沿う線分であり、第１実施形態と同様に、仮想最短線分ＩＬ０の長さである、第１電極１１および第２電極１２間の長さＬは、配線エリア１５の長手方向長さＸと、等しい。
　　第２変形例
　配線９のパターン形状は、上記に限定されない。図６に示すように、第２変形例では、複数の直線部１３は、長手方向方向に互いに間隔を隔てて配置されている。複数の直線部１３のそれぞれは、前後方向に延びる。
　　第３変形例
　図７に示すように、第３変形例では、配線９は、１つの連結部１４のみを有する。連結部１４は、長手方向中央部に位置しており、前側の直線部１３の長手方向一端縁と、後側の直線部１３の長手方向端部を、前後方向に連結する。第３変形例では、連結部１４の長さは、直線部１３の長さと同一であってもよく、直線部１３より長くてもよい。
　　第４変形例
　図８に示すように、第４変形例では、複数の直線部１３は、前側に向かうに従って長手方向一方側に傾斜する第１傾斜方向において、互いに間隔を隔てて配置されている。複数の直線部１３のそれぞれは、第１傾斜方向に直交する方向（前側に向かうに従って長手方向他方側に傾斜する第２傾斜方向）に沿って延びる形状を有する。
　連結部１４は、例えば、平面視湾曲形状を有することができる。
　　第５変形例
　図９に示すように、インダクタ１は、第２磁性層７（図２参照）を備えない。ベース層２は、第２磁性層７を含まず、ベース絶縁層８のみからなる。ベース絶縁層８は、インダクタ１における最下層である。
　　第６変形例
　図１０に示すように、インダクタ１は、ベース絶縁層８（図２参照）を備えない。ベース層２は、ベース絶縁層８を含まず、第２磁性層７のみからなる。第２磁性層７の上面は、導体パターン３を同一平面上に配置するための平面である。つまり、第２磁性層７の上面には、導体パターン３が配置されている。
　　第７変形例
　図１１に示すように、磁性層１０は、第１電極１１の周端部および第２電極１２の周端部も被覆する。第７変形例においても、磁性層１０は、第１バンプ４および第２バンプ５に対して、長手方向に上記した間隔ＩＮが隔てられている。
　　第８変形例
　図１２に示すように、第１バンプ４および第２バンプ５のそれぞれは、第１電極１１および第２電極１２のそれぞれに対して、下側に配置されている。第１バンプ４および第２バンプ５のそれぞれは、第１電極１１および第２電極１２の下面に接触している。
　カバー絶縁層６は、ベース絶縁層８の下に配置されている。カバー絶縁層６は、第１バンプ４および第２バンプ５の側面と、第２磁性層７の下面および側面とを被覆している。
カバー絶縁層６は、平面視において、ベース絶縁層８より小さい。
　第１バンプ４および第２バンプ５のそれぞれは、ベース絶縁層８およびカバー絶縁層６を厚み方向に貫通しており、その下面が、カバー絶縁層６の下面と面一になっている。
　第２磁性層７は、第１バンプ４および第２バンプ５に対して、長手方向に間隔ＩＮが隔てられている。
　　第９変形例
　図１３に示すように、第１バンプ４および第２バンプ５のそれぞれは、第１電極１１および第２電極１２の下面に接触し、かつ、第２磁性層７は、第１バンプ４および第２バンプ５の周端部も被覆している。第９変形例においても、第２磁性層７は、第１バンプ４および第２バンプ５に対して、長手方向に上記した間隔ＩＮが隔てられている。
　　第１０変形例
　図１４に示すように、インダクタ１は、第１バンプ４および第２バンプ５（図２参照）を備えない。つまり、インダクタ１は、ベース層２と、導体パターン３と、磁性層１０と、カバー絶縁層６とのみからなる。
　カバー絶縁層６は、第１電極１１および第２電極１２のそれぞれの上面の中央部を露出する第１開口部２４および第２開口部２５を有する。
　第１電極１１および第２電極１２のそれぞれの上面に、第１開口部２４および第２開口部２５のそれぞれを介して、接続部材２１が接触する。
　　その他の変形例
　一実施形態では、配線エリア１５を画定する第３仮想線分ＩＬ３と第４仮想線分ＩＬ４とは、第１電極１１および第２電極１２のそれぞれの前端縁と後端縁とに沿っているが、例えば、図１６に示すように、第４変形例のさらなる変形例として、第３仮想線分ＩＬ３が、第１電極１１および第２電極１２の前端縁より前側に位置し、第４仮想線分ＩＬ４が、第１電極１１および第２電極１２の後端縁より後側に位置することもできる。
　一実施形態では、導体パターン３をサブトラクティブ法で形成しているが、図示しないが、導体層１６を準備せず、種膜を用いたアディティブ法で導体パターン３をベース絶縁層８の上面に形成することもできる。
　また、インダクタ１は、ロールトゥロール法および枚葉法のいずれの方法でも製造することができる。
　一実施形態では、図３Ｄに示すように、第１バンプ４および第２バンプ５を設け、その後、図３Ｅに示すように、カバー絶縁層６を設けている。しかし、図示しないが、まず、カバー絶縁層６を、第１開口部２４および第２開口部２５を有するパターンで設け、その後、第１バンプ４および第２バンプ５を設けることもできる。
　以下に実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。以下の記載において用いられる配合割合（含有割合）、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合（含有割合）、物性値、パラメータなど該当記載の上限値（「以下」、「未満」として定義されている数値）または下限値（「以上」、「超過」として定義されている数値）に代替することができる。
　　実施例１
　　図１Ａ～図２に示す一実施形態のインダクタ１を、上記の製造方法に従って製造した。インダクタ１は、第２磁性層７と、ベース絶縁層８と、導体パターン３と、第１バンプ４および第２バンプ５と、磁性層１０と、カバー絶縁層６とを備える。
　導体パターン３は、第１電極１１、第２電極１２および配線９を含み、材料が、銅であり、厚みが、５０μｍであった。また、第１バンプ４および第２バンプ５の材料は、ＳｎＡｇＣｕはんだであり、厚みが、１４０μｍであった。
　第２磁性層７および磁性層１０の材料は、特開２０１４－１８９０１５号公報の実施例１に記載の磁性組成物であった。
　第１電極１１、第２電極１２および配線９の寸法と、第１バンプ４および第２バンプ５と、磁性層１０との間隔ＩＮとは、それぞれ、表１に記載の通りであった。
　　実施例２～比較例１
　第１電極１１および第２電極１２の寸法等を、表１に記載の通りに変更した以外は、実施例１と同様にインダクタ１を準備した。
　なお、実施例３は、図５に示す第１変形例のインダクタ１であり、また、比較例１は、図１５に示す、本発明の範囲外であるインダクタ１である。
　＜評価＞
　　［抵抗］
　製造途中の図３Ｂおよび図４Ｂに示す第１電極１１および第２電極１２間の抵抗Ｒ１と、得られたインダクタ１における第１バンプ４および第２バンプ５間の抵抗Ｒ２とを、４端子法で、それぞれ、測定し、第１電極１１および第２電極１２間の抵抗Ｒ１の、第１バンプ４および第２バンプ５間の抵抗Ｒ２に対する百分率（Ｒ１／Ｒ２×１００）を算出した。
　　［短絡］
　第１バンプ４および磁性層１０間の抵抗値を、２端子端子法で測定し、下記に従って、第１バンプ４および磁性層１０間の短絡性（導通性）を評価した。
　○：１ＭΩ以上。
　△：０．１ＭΩ超過、１ＭΩ未満。
　×：０．１ＭΩ未満。
Figure JPOXMLDOC01-appb-T000001
　なお、上記発明は、本発明の例示の実施形態として提供したが、これは単なる例示に過ぎず、限定的に解釈してはならない。当該技術分野の当業者によって明らかな本発明の変形例は、後記請求の範囲に含まれる。
　インダクタは、例えば、受動素子として用いられる。
１ インダクタ
４ 第１バンプ
５ 第２バンプ
６ カバー絶縁層
７ 第２磁性層
８ ベース絶縁層
９ 配線
１０ 磁性層
１１ 第１電極
１２ 第２電極
１５ 配線エリア
１８ ユニット
１９ 磁性シート
ＢＳ１ 第１バンプの平面積
ＢＳ２ 第２バンプの平面積
ＩＮ 磁性層と、第１バンプおよび第２バンプとの間隔
Ｌ 長手方向（最短方向）に沿った第１電極および第２電極間の長さ
Ｓ１ 第１電極の平面積
Ｓ２ 第２電極の平面積
Ｔ１ 第１バンプおよび第２バンプの厚み
Ｔ２ 磁性層の厚み
Ｘ 長手方向長さ
Ｙ 前後方向長さ
Ｗ 幅
Ｗ２ 幅の２乗値

Claims (10)

  1. 　幅Ｗを有する配線と、
    　前記配線の両端のそれぞれに連続する第１電極および第２電極とを備え、
    　前記配線、前記第１電極および前記第２電極は、同一平面上にあり、
    　前記第１電極の平面積Ｓ１および前記第２電極の平面積Ｓ２のそれぞれは、前記幅Ｗの２乗値（Ｗ２）以上であり、
    　前記配線が配置されているエリアは、前記第１電極および前記第２電極間に位置し、
    　前記エリアは、前記第１電極および前記第２電極の対向方向に沿った前記第１電極および前記第２電極間の長さＬに等しい長手方向長さＸと、前記長手方向に対して直交する方向における短手方向長さＹとを有し、
    　前記長手方向長さＸは、前記短手方向長さＹの１．５倍値以上であることを特徴とする、インダクタ。
  2. 　前記配線の厚み方向一方面を被覆する磁性層をさらに備えることを特徴とする、請求項１に記載のインダクタ。
  3. 　前記磁性層の厚みが、５００μｍ以下であることを特徴とする、請求項２に記載のインダクタ。
  4. 　前記第１電極の厚み方向一方面に配置される第１バンプと、
    　前記第２電極の厚み方向一方面に配置される第２バンプとをさらに備えることを特徴とする、請求項２に記載のインダクタ。
  5. 　前記第１バンプの平面積ＢＳ１の、前記第１電極の平面積Ｓ１に対する割合が、７０％以上であり、
    　前記第２バンプの平面積ＢＳ２の、前記第２電極の平面積Ｓ２に対する割合が、７０％以上であることを特徴とする、請求項４に記載のインダクタ。
  6. 　前記第１バンプおよび前記第２バンプの厚み方向長さが、前記磁性層の厚みに対して、
    長いことを特徴とする、請求項４に記載のインダクタ。
  7. 　前記第１バンプおよび前記第２バンプは、前記磁性層と面方向に０．１μｍ以上の間隔を隔てて配置されていることを特徴とする、請求項４に記載のインダクタ。
  8. 　前記第１バンプおよび前記第２バンプの周囲を被覆し、前記配線、前記第１電極および前記第２電極の前記厚み方向一方側に配置されるカバー絶縁層をさらに備えることを特徴とする、請求項４に記載のインダクタ。
  9. 　前記配線の前記厚み方向他方面に配置されるベース絶縁層と、
    　前記ベース絶縁層の前記厚み方向他方面に配置される第２磁性層とをさらに備えることを特徴とする、請求項１に記載のインダクタ。
  10. 　請求項２に記載のインダクタを製造するための製造方法であり、
    　１つの前記配線、１つの前記第１電極および１つの前記第２電極を含むユニットを、前記面方向における一方向に沿って複数作製する工程、
    　前記複数のユニットにおける前記複数の配線の前記厚み方向一方面をまとめて被覆するように、前記一方向に長い長尺の磁性シートを前記複数のユニットに対して配置して、前記磁性シートから前記磁性層を形成する工程、および、
    　前記磁性層を前記一方向に交差する方向に沿って切断して、前記複数のユニットを個片化する工程
    を備えることを特徴とする、インダクタの製造方法。
PCT/JP2018/032853 2017-09-25 2018-09-05 インダクタおよびその製造方法 WO2019058967A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/648,173 US11735355B2 (en) 2017-09-25 2018-09-05 Inductor and producing method thereof
CN201880062334.8A CN111149177B (zh) 2017-09-25 2018-09-05 电感器及其制造方法
KR1020207008165A KR102512587B1 (ko) 2017-09-25 2018-09-05 인덕터 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017183405A JP7140481B2 (ja) 2017-09-25 2017-09-25 インダクタおよびその製造方法
JP2017-183405 2017-09-25

Publications (1)

Publication Number Publication Date
WO2019058967A1 true WO2019058967A1 (ja) 2019-03-28

Family

ID=65810211

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/032853 WO2019058967A1 (ja) 2017-09-25 2018-09-05 インダクタおよびその製造方法

Country Status (6)

Country Link
US (1) US11735355B2 (ja)
JP (1) JP7140481B2 (ja)
KR (1) KR102512587B1 (ja)
CN (1) CN111149177B (ja)
TW (1) TWI802590B (ja)
WO (1) WO2019058967A1 (ja)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751247B2 (ja) * 1979-09-25 1982-11-01
JPH01139413U (ja) * 1988-03-17 1989-09-22
JPH0786039A (ja) 1993-09-17 1995-03-31 Murata Mfg Co Ltd 積層チップインダクタ
JPH09180937A (ja) * 1995-12-22 1997-07-11 Toshiba Corp 平面インダクタおよび平面インダクタの製造方法
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP2007019333A (ja) * 2005-07-08 2007-01-25 Fujikura Ltd 半導体装置及びその製造方法
JP2011071457A (ja) * 2008-12-22 2011-04-07 Tdk Corp 電子部品及び電子部品の製造方法
JP5082675B2 (ja) * 2007-08-23 2012-11-28 ソニー株式会社 インダクタおよびインダクタの製造方法
WO2012169162A1 (ja) * 2011-06-06 2012-12-13 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
JP2014013815A (ja) * 2012-07-04 2014-01-23 Tdk Corp コイル部品及びその製造方法
JP2014189015A (ja) 2013-03-28 2014-10-06 Nitto Denko Corp 軟磁性熱硬化性接着フィルム、磁性フィルム積層回路基板、および、位置検出装置
WO2015133310A1 (ja) * 2014-03-04 2015-09-11 株式会社村田製作所 インダクタ装置、インダクタアレイおよび多層基板、ならびにインダクタ装置の製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2232153B1 (ja) * 1973-05-11 1976-03-19 Ibm France
DE3908896C2 (de) * 1988-03-17 1994-02-24 Murata Manufacturing Co Chipinduktor
US5852866A (en) * 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
JPH11121265A (ja) * 1997-10-17 1999-04-30 Toshiba Corp 薄膜磁気素子の製造方法
US7038143B2 (en) * 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP5082271B2 (ja) 2006-03-24 2012-11-28 パナソニック株式会社 チップコイルとその製造方法
US8248200B2 (en) * 2006-03-24 2012-08-21 Panasonic Corporation Inductance component
CN101266869B (zh) * 2008-01-09 2011-08-17 深圳顺络电子股份有限公司 一种小尺寸片式功率电感及其制作方法
CN101894656A (zh) * 2009-05-19 2010-11-24 吴忻生 一种微型高品质绕线型片式电感的制造方法
JP2011066234A (ja) * 2009-09-17 2011-03-31 Nitto Denko Corp 配線回路基板、その接続構造および接続方法
US8179221B2 (en) 2010-05-20 2012-05-15 Harris Corporation High Q vertical ribbon inductor on semiconducting substrate
JP5206775B2 (ja) * 2010-11-26 2013-06-12 Ｔｄｋ株式会社 電子部品
CN102592817A (zh) * 2012-03-14 2012-07-18 深圳顺络电子股份有限公司 一种叠层线圈类器件的制造方法
JP5929401B2 (ja) * 2012-03-26 2016-06-08 Tdk株式会社 平面コイル素子
KR101397488B1 (ko) * 2012-07-04 2014-05-20 티디케이가부시기가이샤 코일 부품 및 그의 제조 방법
JP5755615B2 (ja) * 2012-08-31 2015-07-29 東光株式会社 面実装インダクタ及びその製造方法
JP6115057B2 (ja) * 2012-09-18 2017-04-19 Tdk株式会社 コイル部品
JP6377336B2 (ja) 2013-03-06 2018-08-22 株式会社東芝 インダクタ及びその製造方法
KR20150126914A (ko) 2013-03-11 2015-11-13 본스인코오포레이티드 라미네이트식 폴리머 평면 자기체와 관련된 장치 및 방법
JP5831498B2 (ja) * 2013-05-22 2015-12-09 Tdk株式会社 コイル部品およびその製造方法
CN103280298A (zh) * 2013-05-29 2013-09-04 深圳顺络电子股份有限公司 一种电感线圈及其激光切割制造方法
WO2015133361A1 (ja) * 2014-03-04 2015-09-11 株式会社村田製作所 コイル部品およびコイルモジュール、並びに、コイル部品の製造方法
JP5999278B1 (ja) * 2015-04-02 2016-09-28 Tdk株式会社 複合フェライト組成物および電子部品
US10395810B2 (en) * 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
JP6668723B2 (ja) * 2015-12-09 2020-03-18 株式会社村田製作所 インダクタ部品
US20170169929A1 (en) * 2015-12-11 2017-06-15 Analog Devices Global Inductive component for use in an integrated circuit, a transformer and an inductor formed as part of an integrated circuit
JP6572791B2 (ja) * 2016-02-05 2019-09-11 株式会社村田製作所 コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
CN107146680A (zh) * 2017-03-15 2017-09-08 广东风华高新科技股份有限公司 积层电感器

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5751247B2 (ja) * 1979-09-25 1982-11-01
JPH01139413U (ja) * 1988-03-17 1989-09-22
JPH0786039A (ja) 1993-09-17 1995-03-31 Murata Mfg Co Ltd 積層チップインダクタ
JPH09180937A (ja) * 1995-12-22 1997-07-11 Toshiba Corp 平面インダクタおよび平面インダクタの製造方法
JP2001244123A (ja) * 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
JP2007019333A (ja) * 2005-07-08 2007-01-25 Fujikura Ltd 半導体装置及びその製造方法
JP5082675B2 (ja) * 2007-08-23 2012-11-28 ソニー株式会社 インダクタおよびインダクタの製造方法
JP2011071457A (ja) * 2008-12-22 2011-04-07 Tdk Corp 電子部品及び電子部品の製造方法
WO2012169162A1 (ja) * 2011-06-06 2012-12-13 住友ベークライト株式会社 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法
JP2014013815A (ja) * 2012-07-04 2014-01-23 Tdk Corp コイル部品及びその製造方法
JP2014189015A (ja) 2013-03-28 2014-10-06 Nitto Denko Corp 軟磁性熱硬化性接着フィルム、磁性フィルム積層回路基板、および、位置検出装置
WO2015133310A1 (ja) * 2014-03-04 2015-09-11 株式会社村田製作所 インダクタ装置、インダクタアレイおよび多層基板、ならびにインダクタ装置の製造方法

Also Published As

Publication number Publication date
CN111149177A (zh) 2020-05-12
JP7140481B2 (ja) 2022-09-21
CN111149177B (zh) 2022-06-07
KR102512587B1 (ko) 2023-03-21
US11735355B2 (en) 2023-08-22
TWI802590B (zh) 2023-05-21
KR20200060377A (ko) 2020-05-29
JP2019062002A (ja) 2019-04-18
TW201921393A (zh) 2019-06-01
US20200265991A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US10490478B2 (en) Chip packaging and composite system board
US20200035405A1 (en) Electronic component
TWI415240B (zh) 使用介電層封裝裝置之方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
WO2019098316A1 (ja) 高周波モジュール
JP5285580B2 (ja) パッケージ構造の製造方法
US20150380391A1 (en) Packaging substrate, method for manufacturing same, and chip packaging structure having same
JP2012235080A (ja) チップ型コイル部品
TW200931616A (en) Electrostatic discharge protection structures
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
WO2016181706A1 (ja) 電子回路モジュール
US20040194999A1 (en) Wiring board, method for manufacturing a wiring board and electronic equipment
JP2009117450A (ja) モジュールおよびその製造方法
US9508677B2 (en) Chip package assembly and manufacturing method thereof
US20180286794A1 (en) Interposer substrate and method of fabricating the same
KR101391089B1 (ko) 반도체 패키지 및 그 제조방법
US11749589B2 (en) Module
JP2010123839A (ja) 半導体モジュール
US20070252286A1 (en) Mounting substrate
CN106158786A (zh) 半导体封装体及其制作方法
CN111696930A (zh) 内埋元件封装结构、内埋式面封装基板及其制造方法
US20120261814A1 (en) Packaging an Electronic Device
WO2019058967A1 (ja) インダクタおよびその製造方法
US9905519B1 (en) Electronic structure process
CN114731763A (zh) 内埋电路板及其制造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18858174

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018858174

Country of ref document: EP

Effective date: 20200428

122 Ep: pct application non-entry in european phase

Ref document number: 18858174

Country of ref document: EP

Kind code of ref document: A1