TW201921393A - 電感器及其製造方法 - Google Patents

電感器及其製造方法

Info

Publication number
TW201921393A
TW201921393A TW107132160A TW107132160A TW201921393A TW 201921393 A TW201921393 A TW 201921393A TW 107132160 A TW107132160 A TW 107132160A TW 107132160 A TW107132160 A TW 107132160A TW 201921393 A TW201921393 A TW 201921393A
Authority
TW
Taiwan
Prior art keywords
electrode
bump
inductor
wiring
magnetic layer
Prior art date
Application number
TW107132160A
Other languages
English (en)
Other versions
TWI802590B (zh
Inventor
古川佳宏
Original Assignee
日商日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日東電工股份有限公司 filed Critical 日商日東電工股份有限公司
Publication of TW201921393A publication Critical patent/TW201921393A/zh
Application granted granted Critical
Publication of TWI802590B publication Critical patent/TWI802590B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2847—Sheets; Strips
    • H01F27/2852—Construction of conductive connections, of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/02—Casings
    • H01F27/022—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/24—Magnetic cores
    • H01F27/245—Magnetic cores made from sheets, e.g. grain-oriented
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2866—Combination of wires and sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/324—Insulation between coil and core, between different winding sections, around the coil; Other insulation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

本發明之電感器具備：配線，其具有寬度W；以及第1電極及第2電極，其等與配線之兩端之各者連續。配線、第1電極及第2電極位於同一平面上。第1電極之平面面積S1及第2電極之平面面積S2分別為寬度W之平方值(W2)以上。配置有配線之區域位於第1電極及第2電極間。區域具有：沿著第1電極及第2電極之對向方向之與第1電極及第2電極間之長度L相等之長邊方向長度X、及相對於長邊方向正交之方向上之短邊方向長度Y。長邊方向長度X為短邊方向長度Y之1.5倍值以上。

Description

電感器及其製造方法
本發明係關於一種電感器及其製造方法。
已知將電感器搭載於電子機器等且用作電壓轉換構件等被動元件。
例如，提出一種積層晶片電感器，其係於在厚度方向上重疊之多層基板之各者設置形成為蜿蜒形狀之內部電極，利用導孔將複數個內部電極相互電性連接後，於最上部之內部電極之一端部形成上側外部電極，且於最下部之內部電極之另一端部形成下側外部電極而成(例如，參照專利文獻1)。 先前技術文獻 專利文獻
專利文獻1：日本專利特開平7-86039號公報
[發明所欲解決之問題]
近年來，正在推進電子機器之小型化，因此，對於所搭載之電感器亦要求小型化。然而，專利文獻1中記載之積層晶片電感器具備多層基板，故而有無法滿足上述要求之不良情況。
另一方面，亦要求電感器之低電阻化，但專利文獻1中記載之積層晶片電感器有無法滿足上述要求之不良情況。
本發明提供一種實現了小型化及低電阻化之電感器及其製造方法。 [解決問題之技術手段]
本發明(1)包含一種電感器，其具備：配線，其具有寬度W；及第1電極及第2電極，其等與上述配線之兩端之各者連續；且上述配線、上述第1電極及上述第2電極位於同一平面上，上述第1電極之平面面積S1及上述第2電極之平面面積S2分別為上述寬度W之平方值(W2 )以上，配置有上述配線之區域位於上述第1電極及上述第2電極間，上述區域具有：沿著上述第1電極及上述第2電極之對向方向之與上述第1電極及上述第2電極間之長度L相等之長邊方向長度X、及相對於上述長邊方向正交之方向上之短邊方向長度Y，上述長邊方向長度X為上述短邊方向長度Y之1.5倍值以上。
該電感器中，由於配線、第1電極及第2電極位於同一平面上，故可實現厚度方向之小型化。又，由於區域之長邊方向長度X為短邊方向長度Y之1.5倍值以上，故可實現區域之短邊方向之更進一步之小型化。 其結果，可實現電感器之小型化。
又，該電感器中，由於第1電極之平面面積S1及第2電極之平面面積S2分別為配線之寬度W之平方值(W2 )以上，故可實現電感器之低電阻化。
其結果，該電感器實現了小型化及低電阻化之兩者。
本發明(2)包含如技術方案1之電感器，其進而具備磁性層，該磁性層被覆上述配線之厚度方向一面。
該電感器由於進而具備被覆配線之厚度方向一面之磁性層，故可確保高電感。
本發明(3)包含如(2)之電感器，其中上述磁性層之厚度為500 μm以下。
該電感器中，磁性層之厚度為500 μm以下。因此，可確保電感器之高電感，並且實現電感器之小型化。
本發明(4)包含如(2)或(3)之電感器，其進而具備：第1凸塊，其配置於上述第1電極之厚度方向一面；及第2凸塊，其配置於上述第2電極之厚度方向一面。
該電感器由於具備第1凸塊與第2凸塊，故可容易地實現搭載電感器之電子機器、與第1電極及第2電極之電性連接。
本發明(5)包含如(4)之電感器，其中上述第1凸塊之平面面積BS1相對於上述第1電極之平面面積S1之比率為70%以上，上述第2凸塊之平面面積BS2相對於上述第2電極之平面面積S2之比率為70%以上。
該電感器中，由於第1凸塊之平面面積相對於第1電極之平面面積之比率為70%以上，且第2凸塊之平面面積相對於第2電極之平面面積之比率為70%以上，故可實現電感器之低電阻化，抑制電子機器與第1電極之電性連接可靠性之降低、及電子機器與第2電極之電性連接可靠性之降低。
本發明(6)包含如(4)或(5)之電感器，其中上述第1凸塊及上述第2凸塊之厚度方向長度相對於上述磁性層之厚度而言較長。
該電感器中，由於第1凸塊及第2凸塊之厚度方向長度相對於磁性層之厚度而言較長，故可使電子機器、與第1電極及第2電極之電性連接可靠性提高。
本發明(7)包含如(4)至(6)中任一項之電感器，其中上述第1凸塊及上述第2凸塊與上述磁性層於面方向上隔開0.1 μm以上之間隔而配置。
該電感器中，由於第1凸塊及第2凸塊與磁性層於面方向上隔開0.1 μm以上之間隔而配置，故可有效地防止第1凸塊及第2凸塊、與磁性層之短路。因此，可使電子機器、與第1電極及第2電極之電性連接可靠性提高。
本發明(8)包含如(4)至(7)中任一項之電感器，其進而具備覆蓋絕緣層，該覆蓋絕緣層被覆上述第1凸塊及上述第2凸塊之周圍，且配置於上述配線、上述第1電極及上述第2電極之上述厚度方向一側。
該電感器由於具備覆蓋絕緣層，故可藉由覆蓋絕緣層而被覆(保護)第1電極、第2電極及配線，因此，可使電性連接可靠性提高。
本發明(9)包含如(1)至(8)中任一項之電感器，其進而具備：基底絕緣層，其配置於上述配線之上述厚度方向另一面；及第2磁性層，其配置於上述基底絕緣層之上述厚度方向另一面。
該電感器由於進而具備第2磁性層，故可確保高電感。
本發明(10)包含一種電感器之製造方法，其係用以製造如(2)至9中任一項之電感器之製造方法，且具備如下步驟：沿著上述面方向之一方向製作複數個包含1個上述配線、1個上述第1電極及1個上述第2電極之單元；以匯總被覆上述複數個單元中之上述複數個配線之上述厚度方向一面之方式，將於上述一方向上較長之長條之磁性薄片配置於上述複數個單元，自上述磁性薄片形成上述磁性層；及將上述磁性層沿著與上述一方向交叉之方向切斷，將上述複數個單元單片化。
該製造方法以匯總被覆複數個單元中之複數個配線之厚度方向一面之方式，將於一方向上較長之長條之磁性薄片配置於複數個單元，將單元單片化，自磁性薄片形成磁性層，故可效率良好地製造複數個電感器。 [發明之效果]
本發明之電感器可實現小型化及低電阻化之兩者。
本發明之電感器之製造方法可效率良好地製造複數個電感器。
＜一實施形態＞ 參照圖1A～圖2說明本發明之電感器之一實施形態。
於圖1A及圖1B中，紙面左右方向表示電感器之長邊方向。圖1A及圖1B之左側為長邊方向一側，圖1A及圖1B之右側為長邊方向另一側。
於圖1A及圖1B中，上下方向表示前後方向(電感器之短邊方向)。圖1A及圖1B之下側為前側(短邊方向一側)，圖1A及圖1B之上側為後側(短邊方向另一側)。
於圖1A及圖1B中，紙面紙厚方向表示電感器之厚度方向。圖1A及圖1B之紙面近前側為上側(厚度方向一側)，圖1A及圖1B之紙面裏側為下側(厚度方向另一側)。
於圖1A之俯視圖中，為了明確表示第1電極11、第2電極12及配線9(配線區域15)(下述)之俯視(與於厚度方向上投影時含義相同)下之相對配置，省略覆蓋絕緣層6(下述)。
於圖1B之俯視圖中，為了明確表示第1電極11、第2電極12及配線9(配線區域15)(下述)之俯視(與於厚度方向上投影時含義相同)下之相對配置，省略第1凸塊4、第2凸塊5及覆蓋絕緣層6(下述)，以虛線表示磁性層10(下述)。
電感器1具有於長邊方向上延伸之大致矩形薄片形狀。電感器1具備基底層2、導體圖案3、第1凸塊4及第2凸塊5、磁性層10、以及覆蓋絕緣層6。
基底層2具有與電感器1相同之外形形狀之薄片形狀。基底層2朝向厚度方向上側依序具備第2磁性層7、及基底絕緣層8。
第2磁性層7係對電感器1賦予較高之電感之層。第2磁性層7具有薄片形狀，該薄片形狀具有沿著長邊方向及前後方向之平坦之上表面及下表面。第2磁性層7係電感器1之最下層。又，第2磁性層7亦為基底層2之下層。第2磁性層7之材料例如可列舉日本專利特開2014-189015號公報等所揭示之磁性組合物(具體而言，硬化磁性組合物)等。第2磁性層7之厚度例如為10 μm以上，較佳為50 μm以上，又，例如為500 μm以下，較佳為300 μm以下。
基底絕緣層8配置於第2磁性層7之上表面整面。基底絕緣層8為基底層2之上層。基底絕緣層8具有沿著長邊方向及前後方向之平坦之上表面及下表面。基底絕緣層8之上表面形成基底層2之上表面。又，基底絕緣層8之上表面亦為用以將下文說明之導體圖案3配置於同一平面上之平面。基底絕緣層8之材料可列舉例如玻璃、陶瓷等無機材料、例如聚醯亞胺、氟樹脂等有機材料、例如其等之複合材料(玻璃環氧樹脂)等絕緣材料。基底絕緣層8之厚度例如為0.1 μm以上，較佳為0.5 μm以上，又，例如為15 μm以下，較佳為10 μm以下。
基底層2之厚度為第2磁性層7之厚度及基底絕緣層8之厚度之總和，例如為10.1 μm以上，較佳為50.5 μm以上，又，例如為515 μm以下，較佳為310 μm以下。
導體圖案3配置於基底層2之上表面。導體圖案3係連續具備第1電極11、第2電極12、及配線9之電極圖案。
第1電極11配置於基底絕緣層8之上表面。具體而言，第1電極11位於基底絕緣層8之上表面之長邊方向一端部(圖1A及圖1B之左端部)。又，第1電極11為導體圖案3之長邊方向一端部。 第1電極11具有於短邊方向(前後方向)上延伸之俯視大致矩形狀。
第2電極12配置於基底絕緣層8之上表面。具體而言，第2電極12於基底絕緣層8之上表面，相對於第1電極11隔開間隔地對向配置於長邊方向另一側(圖1A及圖1B之右側)。詳細而言，第2電極12位於基底絕緣層8之上表面之長邊方向另一端部(圖1A及圖1B之右端部)。又，第2電極12為導體圖案3之長邊方向另一端部。 第2電極12具有與第1電極11相同之形狀。亦即，第2電極12具有於短邊方向(前後方向)上延伸之俯視大致矩形狀。第1電極11及第2電極12形成1對電極。
第1電極11及第2電極12之對向方向係沿著將第1電極11及第2電極12以最短距離連結之假想最短線段IL0(參照圖1A)之方向(最短方向)。最短方向與電感器1之長邊方向相同。假想最短線段IL0之長度為第1電極11及第2電極12間之最短距離(長度L)。
配線9配置於作為區域之一例之配線區域15。
配線區域15係位於第1電極11及第2電極12間之區域，具體而言，具有：沿著電感器1之長邊方向之與第1電極11及第2電極12間之長度L相等之長邊方向長度X、及相對於長邊方向正交之方向上之作為短邊方向長度之一例之前後方向長度Y。「第1電極11及第2電極12間之長度L」將於下文詳細敍述。
配線區域15係電感器1之長邊方向之沿著第1電極11之長邊方向另一端緣(右端緣，靠近第2電極12之側之端緣)之第1假想線段IL1、與沿著第2電極12之長邊方向一端緣(左端緣，靠近第1電極11之側之端緣)之第2假想線段IL2之間的區域，且係沿著配線9之前端緣之第3假想線段IL3、與沿著配線9之後端緣之第4假想線段IL4之間的區域。再者，於該一實施形態中，第3假想線段IL3沿著第1電極11及第2電極12各自之前端緣，第4假想線段IL4沿著第1電極11及第2電極12各自之後端緣。第1假想線段IL1及第2假想線段IL2平行，又，第3假想線段IL3及第4假想線段IL4平行，由第1假想線段IL1、第2假想線段IL2、第3假想線段IL3及第4假想線段IL4區隔出之俯視大致矩形狀之區域係配線區域15。如此一來，配線區域15之平面面積由配線區域15之長邊方向長度X及前後方向長度Y之積(XY)表示。
配線9以與第1電極11及第2電極12連續之方式配置於配線區域15內。配線9具有寬度W，且於配線區域15內具有俯視大致曲折形狀。配線9之兩端部與第1電極11及第2電極12之各者連續。具體而言，配線9連續地具有複數個直線部13、及將相互鄰接之2個直線部13之長邊方向一端部間彼此或兩端部間彼此連結之複數個連結部14。複數個直線部13於前後方向上彼此隔開間隔而配置。複數個直線部13之各者具有沿著長邊方向延伸之形狀。複數個直線部13中，例如，位於後端部之直線部13與第1電極11之後端部連續，位於前端部之直線部13與第2電極12之前端部連續。複數個連結部14之各者相對於複數個直線部13之各者而言較短。複數個連結部14於配線區域15內，交替配置於第1電極11之附近、及第2電極12之附近。
又，第1電極11、第2電極12及配線9位於同一平面上。第1電極11、第2電極12及配線9於長邊方向上投影時重疊，更具體而言，為一致。又，根據圖2可知，於上述投影時，第1電極11、第2電極12及配線9各自之上表面及下表面亦重疊，更具體而言，為一致。
導體圖案3中之配線9、第1電極11及第2電極12包含相同材料。導體圖案3之材料例如可列舉日本專利特開2014-189015號公報所揭示之導體，較佳為可列舉銅等金屬。
導體圖案3之厚度例如為5 μm以上，較佳為10 μm以上，又，例如為300 μm以下，較佳為100 μm以下。
導體圖案3之俯視下之尺寸等將於下文詳細敍述。
第1凸塊4係用於第1電極11與連接構件21(參照下述圖2之假想線)之電性連接之接點。第1凸塊4配置於第1電極11之上表面。具體而言，第1凸塊4具有於前後方向及厚度方向上延伸之大致矩形箱(板)形狀。第1凸塊4具有與第1電極11大致相似之形狀。第1凸塊4之下表面與第1電極11之上表面之中央部接觸，另一方面，第1凸塊4之上表面於上側露出。再者，第1電極11之周端部自第1凸塊4露出。第1凸塊4之側面(長邊方向兩側面及前後兩面)由下述覆蓋絕緣層6被覆。第1凸塊4由於與第1電極11之上表面接觸，故亦為第1電極柱。作為第1凸塊4之材料，可列舉上述導體(包含焊料)。
第1凸塊4之平面面積BS1相對於第1電極11之平面面積S1(下述)之比率(BS1/S1)例如為70%以上，較佳為80%以上，更佳為90%以上，又，例如為100%以下。若BS1/S1為上述下限以上，則可實現第1凸塊4及第1電極11之低電阻化，抑制電子機器(未圖示)與第1電極11之電性連接可靠性之降低。
第2凸塊5係用於第2電極12與連接構件21(參照下述圖2之假想線)之電性連接之接點。第2凸塊5配置於第2電極12之上表面。具體而言，第2凸塊5具有於前後方向及厚度方向上延伸之大致矩形箱(板)形狀。第2凸塊5具有與第2電極12大致相似之形狀。第2凸塊5之下表面與第2電極12之上表面之中央部接觸，另一方面，第2凸塊5之上表面於上側露出。再者，第2電極12之周端部自第2凸塊5露出。第2凸塊5之側面(長邊方向兩側面及前後兩面)由下述覆蓋絕緣層6被覆。第2凸塊5由於與第2電極12之上表面接觸，故亦為第2電極柱。第2凸塊5之材料與第1凸塊4之材料相同。
第2凸塊5之平面面積BS2相對於第2電極12之平面面積S2(下述)之比率(BS2/S2)例如為70%以上，較佳為80%以上，更佳為90%以上，又，例如為100%以下。若BS2/S2為上述下限以上，則可實現第2凸塊5及第2電極12之低電阻化，抑制電子機器(未圖示)與第2電極12之電性連接可靠性之降低。
第1凸塊4之厚度T1及第2凸塊5之厚度T1彼此相同，例如為15 μm以上，較佳為50 μm以上，又，例如為600 μm以下，較佳為500 μm以下。再者，第1凸塊4之厚度T1為自第1電極11(導體圖案3)之上表面至第1凸塊4之上表面之距離。第2凸塊5之厚度T1為自第2電極12(導體圖案3)之上表面至第2凸塊5之上表面之距離。
磁性層10係於電感器1中賦予高電感之層。磁性層10具有於電感器1之長邊方向及短邊方向上延伸之大致薄片形狀。磁性層10於基底絕緣層8上被覆配線9。因此，磁性層10具備與配線9之形狀對應之下表面、及與下表面之上側對向之平坦之上表面。另一方面，磁性層10於電感器1之長邊方向上，隔開間隔地位於第1電極11及第2電極12之內側，且未被覆第1電極11及第2電極12。
亦即，磁性層10之長邊方向一端緣相對於第1凸塊4之長邊方向另一端緣隔開微小之間隔而位於長邊方向另一側，磁性層10之長邊方向另一端緣相對於第2凸塊5之長邊方向一端緣隔開微小間隔而位於長邊方向一側。具體而言，磁性層10相對於第1凸塊4及第2凸塊5，於長邊方向上隔開例如0.1 μm以上、較佳為0.3 μm以上、更佳為0.5 μm以上之間隔IN且例如10 μm以下之間隔IN。
若上述間隔IN為上述下限以上，則可有效地防止第1凸塊4及第2凸塊5、與磁性層10之短路。
又，磁性層10之前後兩端緣於厚度方向上投影時，與基底層2之前後兩端緣一致。
磁性層10之厚度T2例如相對於第1凸塊4及第2凸塊5之厚度T1而言較短。換言之，第1凸塊4及第2凸塊5之厚度T1相對於磁性層10之厚度T2而言較長。
具體而言，磁性層10之厚度T2相對於第1凸塊4及第2凸塊5之厚度T1例如為99%以下，較佳為97%以下，更佳為95%以下，又，例如為70%以上。
詳細而言，磁性層10之厚度T2例如為500 μm以下，較佳為300 μm以下，更佳為100 μm以下，又，例如為10 μm以上。 若磁性層10之厚度T2為上述上限以下，則可實現電感器1之小型化。
再者，磁性層10之厚度T2係自配線9(導體圖案3)之上表面至磁性層10之上表面之距離。
若第1凸塊4及第2凸塊5之厚度T1相對於磁性層10之厚度T2而言較長，則連接構件21(下述)與第1凸塊4及第2凸塊5之上表面接觸時，連接構件21不易與磁性層10接觸，因此，可使電子機器(未圖示)與第1電極11及第2電極12之電性連接可靠性提高。
磁性層10之材料與第2磁性層7之材料相同。
覆蓋絕緣層6係保護第1電極11、第2電極12及配線9之保護絕緣層。覆蓋絕緣層6於基底絕緣層8之上，被覆第1電極11、第1凸塊4、第2電極12、及第2凸塊5之周圍，並且被覆磁性層10整體。具體而言，覆蓋絕緣層6被覆第1凸塊4之側面、第2凸塊5之側面、第1電極11之上表面之周端部及側面、以及第2電極12之上表面之周端部及側面。又，覆蓋絕緣層6被覆磁性層10之側面及上表面。進而，覆蓋絕緣層6亦被覆基底絕緣層8之上表面中除形成有第1電極11及第2電極12、與磁性層10之部分以外之部分。因此，覆蓋絕緣層6具有與第1電極11及第2電極12和磁性層10對應之下表面、及與下表面之上側對向之平坦之上表面。又，覆蓋絕緣層6之上表面與第1凸塊4及第2凸塊5之上表面為同一平面。亦即，覆蓋絕緣層6之上表面與第1凸塊4及第2凸塊5之上表面形成1個平面。又，覆蓋絕緣層6之周端緣於厚度方向上投影時，與基底層2之周端緣一致。
覆蓋絕緣層6之材料與基底絕緣層8之材料相同。覆蓋絕緣層6之厚度例如為120 μm以下，較佳為100 μm以下，又，例如為0.1 μm以上，較佳為0.3 μm以上。
其次，將第1電極11及第2電極12間之長度L、與配線區域15之長邊方向長度X之關係與本發明之範圍外之比較例1加以對比而詳細敍述。
如圖1A及圖1B所示，於一實施形態中，第1電極11及第2電極12間之長度L、與配線區域15之長邊方向長度X相等。
又，如圖5所示，於處於本發明之範圍內之第1變化例中，將於下文詳細敍述，將第1電極11及第2電極12於長邊方向上投影時，一部分重疊，將第1電極11及第2電極12以最短之距離連結之假想最短線段IL0之長度、即第1電極11及第2電極12間之長度L與配線區域15之長邊方向長度X相等。
相對於該等，如圖15所示，於比較例1中，將第1電極11及第2電極12於長邊方向上投影時不重疊(偏移)，而且，假想最短線段IL0、即第1電極11及第2電極12間之長度L與配線區域15之長邊方向長度X相比較長。亦即，第1電極11及第2電極12間之長度L、與配線區域15之長方向長度X不同。因此，比較例1為本發明之範圍外。
其次，如圖1A及圖1B所示，詳細敍述導體圖案3之俯視下之尺寸。
配線9之寬度W之平均值例如為500 μm以下，較佳為100 μm以下，又，例如為10 μm以上，較佳為50 μm以上。又，鄰接之直線部13間之間隔SP與上述寬度W相同。又，配線9之數量並未特別限定，例如為1以上，較佳為3以上，又，例如為1000以下，較佳為100以下。
第1電極11之平面面積S1及第2電極12之平面面積S2分別為配線9之寬度W之平方值(W2 )以上，詳細而言，相對於平方值(W2 )之比率(S1/W2 、或S2/W2 )超過1，較佳為2以上，更佳為3以上，進而較佳為4以上，特佳為5以上，又，例如為100以下。
若第1電極11之平面面積S1及第2電極12之平面面積S2分別不足配線9之寬度W之平方值(W2 )，則無法實現電感器1之低電阻化。換言之，若第1電極11之平面面積S1及第2電極12之平面面積S2分別為配線9之寬度W之平方值(W2 )以上，則可實現電感器1之低電阻化。
再者，由於第1電極11為矩形狀，故第1電極11之平面面積S1可根據電感器1之長邊方向之第1電極11之長度(短邊)SS1、與前後方向之第1電極11之長度(長邊)LS1而求出，具體而言，為SS1×LS1。
由於第2電極12為矩形狀，故第2電極12之平面面積S2可根據電感器1之長邊方向之第2電極12之長度(短邊)SS2、與前後方向之第2電極12之長度(長邊)LS2而求出，具體而言，為SS2×LS2。
具體而言，第1電極11之平面面積S1及第2電極12之平面面積S2例如為10,000 μm2 以上，較佳為超過20,000 μm2 ，更佳為超過25,000 μm2 ，又，例如為100,000 μm2 以下，較佳為50,000 μm2 以下。
第1電極11之長邊LS1相對於配線9之寬度W之比(LS1/W)例如為1以上，較佳為2以上，更佳為4以上，又，例如為50以下。第1電極11之短邊SS1對應於上述之平面面積S1及長邊LS1而適當設定。
第2電極12之長邊LS2相對於配線9之寬度W之比(LS2/W)與上述比(LS1/W)相同。第2電極12之短邊SS2對應於上述之平面面積S2及長邊LS2而適當設定。
又，配線區域15之長邊方向長度X為短邊方向長度Y之1.5倍值以上。 亦即，滿足下式(1)。
X/Y≧1.5 (1) 較佳為滿足下式(2)。
X/Y≧2.0 (2) 若X/Y低於上述下限(式(1)中為1.5，式(2)中為2.0)，則無法實現第2凸塊5之前後方向之更進一步之小型化。換言之，若X/Y為上述下限以上，則可實現第2凸塊5之前後方向之更進一步之小型化，其結果，可實現電感器1之小型化。
其次，參照圖3A～圖3E及圖4A～圖4D說明電感器1之製造方法。
如圖3A及圖4A所示，於該方法中，首先，準備基底絕緣層8及導體層16。
基底絕緣層8以於最終獲得之電感器1之前後方向(短邊方向)上較長之長條薄片的形式來準備。另一方面，基底絕緣層8具有與電感器1之長邊方向長度相同長度之寬度W3。
導體層16係設置於基底絕緣層8之上表面整面之導體薄片。導體層16之材料與導體圖案3之材料相同。
又，可以利用支持薄片17自下側支持之狀態來準備基底絕緣層8及導體層16。支持薄片17係包含樹脂或金屬之隔離件。 亦即，準備朝向厚度方向上側依序具備支持薄片17、第2磁性層7及導體層16之積層體20。
如圖3B及圖4B所示，其次，自導體層16形成導體圖案3。例如，藉由包含蝕刻之減成法等形成具有第1電極11、第2電極12及配線9之導體圖案3。具體而言，沿著前後方向(基底絕緣層8之長條方向)製作複數個包含1個第1電極11、1個第2電極12、及1個配線9之單元18。
如圖3C及圖4C所示，其次，將磁性層10以被覆配線9之方式設置於基底絕緣層8之上。
為了設置磁性層10，首先，如圖3B之上側圖及圖4B之上側圖所示，準備於前後方向上較長之具有長條薄片形狀之磁性薄片19。
磁性薄片19之寬度W4與複數個磁性層10之長邊方向長度相同。磁性薄片19之材料例如可列舉日本專利申請特開2014-189015號公報所揭示之硬化性磁性組合物等。磁性薄片19之厚度可根據所獲得之磁性層10之厚度而適當設定。
繼而，如圖3B之箭頭及圖4B之箭頭所示，將磁性薄片19以匯總被覆複數個單元18中之複數個配線9之上表面及側面之方式配置於複數個單元18。具體而言，將長條之1個磁性薄片19對複數個單元18進行按壓(下壓)。如圖3C及圖4C所示，其後或與按壓同時地，視需要使磁性薄片19硬化，而形成於前後方向上連續之磁性層10。
同時，於基底絕緣層8之下表面設置第2磁性層7。為了設置第2磁性層7，首先，將圖3B所示之支持薄片17自基底絕緣層8之下表面剝離(亦即，自積層體20去除支持薄片17)，繼而，利用另一磁性薄片19形成第2磁性層7。
如圖3D及圖4D所示，繼而，設置第1凸塊4及第2凸塊5。具體而言，例如根據加成法、減成法等圖案形成法，於第1電極11及第2電極12之上表面形成複數個第1凸塊4及複數個第2凸塊5。
其後，以上述圖案設置覆蓋絕緣層6。
如圖4D之假想線所示，藉此，匯總製造複數個電感器集合體22，該電感器集合體22具備1個基底層2、複數個單元18(參照圖4C)、複數個第1凸塊4及複數個第2凸塊5、1個磁性層10、及1個覆蓋絕緣層6。
其後，如圖4D之粗假想線所示，於電感器集合體22中，以將複數個單元18、複數個第1凸塊4及複數個第2凸塊5單片化之方式，將長條狀之覆蓋絕緣層6(參照圖3E)、長條狀之磁性層10、及長條狀之基底層2(基底絕緣層8及第2磁性層7)沿著電感器1之厚度方向(與前後方向正交之方向)切斷。
藉此，製造具備1個基底層2、1個導體圖案3、1個第1凸塊4及1個第2凸塊5、1個磁性層10、以及1個覆蓋絕緣層6之電感器1。較佳為電感器1僅由基底層2、導體圖案3、第1凸塊4及第2凸塊5、磁性層10、以及覆蓋絕緣層6構成。
電感器1並非下述電子機器，而是電子機器之一零件、即用以製作電子機器之零件，不包含電子元件(晶片、電容器等)、或安裝電子元件之安裝基板，以零件個體之形式流通，且係產業上可利用之器件。
該電感器1例如搭載(組裝)於電子機器等。雖未圖示，但電子機器具備安裝基板、及安裝於安裝基板之電子元件(晶片、電容器等)。而且，於電子機器中，電感器1安裝於安裝基板。 具體而言，如圖2之假想線所示，導線或焊料等連接構件21與第1凸塊4及第2凸塊5之上表面接觸。電感器1經由連接構件21而安裝於安裝基板，且與其他電子機器電性連接，作為被動元件發揮作用。
而且，該電感器1中，配線9、第1電極11及第2電極12位於同一平面上，故可實現厚度方向之小型化。又，配線區域15之長邊方向長度X為前後方向長度Y之1.5倍值以上，故可實現配線區域15之前後方向之小型化。其結果，可實現電感器1之更進一步之小型化。
又，該電感器1中，第1電極11之平面面積S1及第2電極12之平面面積S2分別為配線9之寬度W之平方值(W2 )以上，故可實現電感器1之低電阻化。
該電感器1進而具備磁性層10，故可確保高電感。
該電感器1中，可確保電感器1之高電感，並且若磁性層10之厚度T2為500 μm以下，則可實現電感器1之小型化。
該電感器1具備第1凸塊4與第2凸塊5，故若使連接構件21與第1電極11及第2電極12之上表面接觸，則可容易地實現搭載電感器1之電子機器(未圖示)、與第1電極11及第2電極12之電性連接。
該電感器1中，若第1凸塊4之平面面積BS1相對於第1電極11之平面面積S1之比率為70%以上，且第2凸塊5之平面面積BS2相對於第2電極12之平面面積S2之比率為70%以上，則可實現電感器1之低電阻化，抑制電子機器(未圖示)、與第1電極11及第2電極12之電性連接可靠性之降低。
該電感器1中，若第1凸塊4及第2凸塊5之厚度方向長度T1相對於磁性層10之厚度T2而言較長，則於連接構件21與第1凸塊4及第2凸塊5之上表面接觸時，連接構件21不易與磁性層10接觸，因此，可抑制因連接構件21接觸於磁性層10所導致之短路，而使電子機器(未圖示)、與第1電極11及第2電極12之電性連接可靠性提高。
該電感器1中，若第1凸塊4及第2凸塊5與磁性層10於面方向上隔開100 μm以上之間隔IN而配置，則可有效地防止第1凸塊4及第2凸塊5、與磁性層10之短路。因此，可使電子機器(未圖示)、與第1電極11及第2電極12之電性連接可靠性提高。
該電感器1具備覆蓋絕緣層6，故可藉由覆蓋絕緣層6而被覆(保護)第1電極11、第2電極12及配線9，因此，可使電性連接可靠性提高。
該電感器1除了具備磁性層10以外，進而具備第2磁性層7，故可確保高電感。
該電感器1之製造方法中，以匯總被覆複數個單元中之複數個配線9之上表面之方式，將於前後方向上較長之長條之磁性薄片19配置於複數個單元18，自磁性薄片19形成磁性層10。亦即，製造包含複數個電感器1之電感器集合體22。其後，將電感器集合體22單片化，製造複數個電感器1。其結果，可效率良好地製造複數個電感器1。
＜變化例＞ 於以下各變化例中，對於與上述一實施形態相同之構件及步驟，標註相同之參照符號，並省略其詳細說明。又，可將各變化例適當組合。進而，各變化例除了特別記載以外，可發揮與一實施形態相同之作用效果。
又，於圖5～圖8之俯視圖中，為了明確表示第1電極11、第2電極12及配線9(配線區域15)之相對配置，省略第1凸塊、第2凸塊及覆蓋絕緣層。
第1變化例 如圖5所示，於電感器1中，將第1電極11及第2電極12於長邊方向上投影時，一部分重疊。具體而言，第1電極11於長邊方向上投影時，與配線區域15之後側部分及前後方向中央部重疊。第2電極12於長邊方向上投影時，與配線區域15之前側部分及前後方向中央部重疊。因此，於長邊方向上投影時，第1電極11之前端部、第2電極12之後端部、及配線區域15之前後方向中央部重疊。
又，第1電極11之前端部與第2電極12之後端部於長邊方向上對向。因此，將第1電極11及第2電極12以最短距離連結之假想最短線段IL0為沿著長邊方向之線段，與第1實施形態同樣地，假想最短線段IL0之長度、即第1電極11及第2電極12間之長度L與配線區域15之長邊方向長度X相等。
第2變化例 配線9之圖案形狀並不限定於上述。如圖6所示，於第2變化例中，複數個直線部13於長邊方向上彼此隔開間隔而配置。複數個直線部13分別於前後方向上延伸。
第3變化例 如圖7所示，於第3變化例中，配線9僅具有1個連結部14。連結部14位於長邊方向中央部，將前側之直線部13之長邊方向一端緣、與後側之直線部13之長邊方向端部於前後方向連結。第3變化例中，連結部14之長度可與直線部13之長度相同，亦可較直線部13長。
第4變化例 如圖8所示，於第4變化例中，複數個直線部13於隨著朝向前側而朝長邊方向一側傾斜之第1傾斜方向上，彼此隔開間隔而配置。複數個直線部13分別具有沿著與第1傾斜方向正交之方向(隨著朝向前側而朝長邊方向另一側傾斜之第2傾斜方向)延伸之形狀。
連結部14例如可具有俯視彎曲形狀。
第5變化例 如圖9所示，電感器1不具備第2磁性層7(參照圖2)。基底層2不包含第2磁性層7，而僅由基底絕緣層8構成。基底絕緣層8為電感器1之最下層。
第6變化例 如圖10所示，電感器1不具備基底絕緣層8(參照圖2)。基底層2不包含基底絕緣層8，而僅由第2磁性層7構成。第2磁性層7之上表面係用以將導體圖案3配置於同一平面上之平面。亦即，於第2磁性層7之上表面，配置有導體圖案3。
第7變化例 如圖11所示，磁性層10亦被覆第1電極11之周端部及第2電極12之周端部。於第7變化例中，磁性層10亦相對於第1凸塊4及第2凸塊5於長邊方向上隔開上述間隔IN。
第8變化例 如圖12所示，第1凸塊4及第2凸塊5之各者相對於第1電極11及第2電極12之各者配置於下側。第1凸塊4及第2凸塊5之各者與第1電極11及第2電極12之下表面接觸。
覆蓋絕緣層6配置於基底絕緣層8之下。覆蓋絕緣層6被覆第1凸塊4及第2凸塊5之側面、與第2磁性層7之下表面及側面。 覆蓋絕緣層6於俯視下較基底絕緣層8小。
第1凸塊4及第2凸塊5分別於厚度方向上貫通基底絕緣層8及覆蓋絕緣層6，且其下表面與覆蓋絕緣層6之下表面成為同一平面。
第2磁性層7相對於第1凸塊4及第2凸塊5於長邊方向上隔開間隔IN。
第9變化例 如圖13所示，第1凸塊4及第2凸塊5分別與第1電極11及第2電極12之下表面接觸，且第2磁性層7亦被覆第1凸塊4及第2凸塊5之周端部。於第9變化例中，第2磁性層7亦相對於第1凸塊4及第2凸塊5於長邊方向上隔開上述間隔IN。
第10變化例 如圖14所示，電感器1不具備第1凸塊4及第2凸塊5(參照圖2)。亦即，電感器1僅由基底層2、導體圖案3、磁性層10、及覆蓋絕緣層6構成。
覆蓋絕緣層6具有使第1電極11及第2電極12各自之上表面之中央部露出之第1開口部24及第2開口部25。
連接構件21經由第1開口部24及第2開口部25之各者而與第1電極11及第2電極12各自之上表面接觸。
其他變化例 於一實施形態中，劃定配線區域15之第3假想線段IL3與第4假想線段IL4沿著第1電極11及第2電極12各自之前端緣與後端緣，但例如，如圖16所示，作為第4變化例之進一步之變化例，亦可為第3假想線段IL3位於較第1電極11及第2電極12之前端緣更靠前側，且第4假想線段IL4位於較第1電極11及第2電極12之後端緣更靠後側。
於一實施形態中，以減成法形成導體圖案3，雖未圖示，但亦可不準備導體層16，而是以使用種膜之加成法於基底絕緣層8之上表面形成導體圖案3。
又，電感器1亦可以卷對卷法及單片法之任一方法而製造。
於一實施形態中，如圖3D所示，設置第1凸塊4及第2凸塊5，其後，如圖3E所示，設置覆蓋絕緣層6。然而，雖未圖示，但亦可首先以具有第1開口部24及第2開口部25之圖案設置覆蓋絕緣層6，其後設置第1凸塊4及第2凸塊5。 實施例
以下表示實施例及比較例，更具體地說明本發明。再者，本發明不受實施例及比較例之任何限定。以下記載中使用之調配比率(含有比率)、物性值、參數等具體數值可代替上述「實施方式」中記載之對應於其等之調配比率(含有比率)、物性值、參數等該記載之上限值(定義為「以下」、「未達」之數值)或下限值(定義為「以上」、「超過」之數值)。
實施例1 根據上述製造方法製造圖1A～圖2所示之一實施形態之電感器1。電感器1具備第2磁性層7、基底絕緣層8、導體圖案3、第1凸塊4及第2凸塊5、磁性層10、以及覆蓋絕緣層6。
導體圖案3包含第1電極11、第2電極12及配線9，材料為銅，厚度為50 μm。又，第1凸塊4及第2凸塊5之材料為SnAgCu焊料，厚度為140 μm。
第2磁性層7及磁性層10之材料為日本專利特開2014-189015號公報之實施例1中記載之磁性組合物。
第1電極11、第2電極12及配線9之尺寸、以及第1凸塊4及第2凸塊5與磁性層10之間隔IN分別如表1所記載。
實施例2～比較例1 將第1電極11及第2電極12之尺寸等如表1所記載般進行變更，除此以外，與實施例1同樣地準備電感器1。
再者，實施例3為圖5所示之第1變化例之電感器1，又，比較例1為圖15所示之本發明之範圍外之電感器1。
＜評估＞ [電阻] 以四端子法分別測定製造中途之圖3B及圖4B所示之第1電極11及第2電極12間之電阻R1、與所獲得之電感器1之第1凸塊4及第2凸塊5間之電阻R2，算出第1電極11及第2電極12間之電阻R1相對於第1凸塊4及第2凸塊5間之電阻R2之百分率(R1/R2×100)。
[短路] 以兩端子法測定第1凸塊4及磁性層10間之電阻值，並根據下述評估第1凸塊4及磁性層10間之短路性(導通性)。
○：1 MΩ以上。
△：超過0.1 MΩ且未達1 MΩ。
×：未達0.1 MΩ。
[表1]
再者，上述發明作為本發明之例示之實施形態而提供，但其僅為例示，不能限定性地進行解釋。對該技術領域之業者而言明確之本發明之變化例包含於下述申請專利範圍。 [產業上之可利用性]
電感器例如用作被動元件。
1‧‧‧電感器
2‧‧‧基底層
3‧‧‧導體圖案
4‧‧‧第1凸塊
5‧‧‧第2凸塊
6‧‧‧覆蓋絕緣層
7‧‧‧第2磁性層
8‧‧‧基底絕緣層
9‧‧‧配線
10‧‧‧磁性層
11‧‧‧第1電極
12‧‧‧第2電極
13‧‧‧直線部
14‧‧‧連結部
15‧‧‧配線區域
16‧‧‧導體層
17‧‧‧支持薄片
18‧‧‧單元
19‧‧‧磁性薄片
20‧‧‧積層體
21‧‧‧連接構件
22‧‧‧電感器集合體
24‧‧‧第1開口部
25‧‧‧第2開口部
BS1‧‧‧第1凸塊之平面面積
BS2‧‧‧第2凸塊之平面面積
IL0‧‧‧假想最短線段
IL1‧‧‧第1假想線段
IL2‧‧‧第2假想線段
IL3‧‧‧第3假想線段
IL4‧‧‧第4假想線段
IN‧‧‧磁性層與第1凸塊及第2凸塊之間隔
L‧‧‧沿著長邊方向(最短方向)之第1電極及第2電極間之長度
LS1‧‧‧第1電極之長邊
LS2‧‧‧第2電極之長邊
S1‧‧‧第1電極之平面面積
S2‧‧‧第2電極之平面面積
SP‧‧‧間隔
SS1‧‧‧第1電極之短邊
SS2‧‧‧第2電極之短邊
T1‧‧‧第1凸塊及第2凸塊之厚度
T2‧‧‧磁性層之厚度
W‧‧‧寬度
W2‧‧‧寬度之平方值
W3‧‧‧寬度
W4‧‧‧寬度
X‧‧‧長邊方向長度
Y‧‧‧前後方向長度
圖1A及圖1B表示本發明之電感器之一實施形態，圖1A係省略覆蓋絕緣層之俯視圖，圖1B係省略第1凸塊、第2凸塊及覆蓋絕緣層之俯視圖。 圖2表示沿著圖1A及圖1B之C-C線之剖視圖。 圖3A～圖3E係圖2所示之電感器之製造步驟之剖視圖，圖3A表示準備基底絕緣層及導體層之步驟，圖3B表示設置配線、第1電極及第2電極之步驟，圖3C表示設置磁性層及第2磁性層之步驟，圖3D表示設置第1凸塊及第2凸塊之步驟，圖3E表示設置覆蓋絕緣層之步驟。 圖4A～圖4D係圖2所示之電感器之製造步驟之立體圖，圖4A表示準備基底絕緣層及導體層之步驟，圖4B表示設置配線、第1電極及第2電極之步驟，圖4C表示設置磁性層及第2磁性層之步驟，圖4D表示設置第1凸塊及第2凸塊之步驟、設置覆蓋絕緣層之步驟、及將電感器集合體單片化之步驟。 圖5表示圖1B所示之電感器之第1變化例之俯視圖。 圖6及圖7表示圖1B所示之電感器之第3變化例之俯視圖。 圖7表示圖1B所示之電感器之第3變化例之俯視圖。 圖8表示圖1B所示之電感器之第4變化例之俯視圖。 圖9表示圖2所示之電感器之第5變化例之剖視圖。 圖10表示圖2所示之電感器之第6變化例之剖視圖。 圖11表示圖2所示之電感器之第7變化例之剖視圖。 圖12表示圖2所示之電感器之第8變化例之剖視圖。 圖13表示圖2所示之電感器之第9變化例之剖視圖。 圖14表示圖2所示之電感器之第10變化例之剖視圖。 圖15係比較例1之電感器之俯視圖，其表示省略第1凸塊、第2凸塊及覆蓋絕緣層之俯視圖。 圖16表示圖8所示之電感器之第4變化例之進一步之變化例之俯視圖。

Claims (10)

  1. 一種電感器，其特徵在於具備： 配線，其具有寬度W；及 第1電極及第2電極，其等與上述配線之兩端之各者連續；且 上述配線、上述第1電極及上述第2電極位於同一平面上， 上述第1電極之平面面積S1及上述第2電極之平面面積S2分別為上述寬度W之平方值(W2 )以上， 配置有上述配線之區域位於上述第1電極及上述第2電極間， 上述區域具有：沿著上述第1電極及上述第2電極之對向方向之與上述第1電極及上述第2電極間之長度L相等之長邊方向長度X、及相對於上述長邊方向正交之方向上之短邊方向長度Y，且 上述長邊方向長度X為上述短邊方向長度Y之1.5倍值以上。
  2. 如請求項1之電感器，其進而具備磁性層，該磁性層被覆上述配線之厚度方向一面。
  3. 如請求項2之電感器，其中上述磁性層之厚度為500 μm以下。
  4. 如請求項2之電感器，其進而具備： 第1凸塊，其配置於上述第1電極之厚度方向一面；及 第2凸塊，其配置於上述第2電極之厚度方向一面。
  5. 如請求項4之電感器，其中上述第1凸塊之平面面積BS1相對於上述第1電極之平面面積S1之比率為70%以上，且 上述第2凸塊之平面面積BS2相對於上述第2電極之平面面積S2之比率為70%以上。
  6. 如請求項4之電感器，其中上述第1凸塊及上述第2凸塊之厚度方向長度相對於上述磁性層之厚度而言較長。
  7. 如請求項4之電感器，其中上述第1凸塊及上述第2凸塊與上述磁性層於面方向上隔開0.1 μm以上之間隔而配置。
  8. 如請求項4之電感器，其進而具備覆蓋絕緣層，該覆蓋絕緣層被覆上述第1凸塊及上述第2凸塊之周圍，且配置於上述配線、上述第1電極及上述第2電極之上述厚度方向一側。
  9. 如請求項1之電感器，其進而具備： 基底絕緣層，其配置於上述配線之上述厚度方向另一面；及 第2磁性層，其配置於上述基底絕緣層之上述厚度方向另一面。
  10. 一種電感器之製造方法，其特徵在於，其係用以製造如請求項2之電感器之製造方法，且具備如下步驟： 沿著上述面方向之一方向製作複數個包含1個上述配線、1個上述第1電極及1個上述第2電極之單元； 以匯總被覆上述複數個單元中之上述複數個配線之上述厚度方向一面之方式，將於上述一方向上較長之長條之磁性薄片配置於上述複數個單元，自上述磁性薄片形成上述磁性層；及 將上述磁性層沿著與上述一方向交叉之方向切斷，將上述複數個單元單片化。
TW107132160A 2017-09-25 2018-09-13 電感器及其製造方法 TWI802590B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017183405A JP7140481B2 (ja) 2017-09-25 2017-09-25 インダクタおよびその製造方法
JP2017-183405 2017-09-25

Publications (2)

Publication Number Publication Date
TW201921393A true TW201921393A (zh) 2019-06-01
TWI802590B TWI802590B (zh) 2023-05-21

Family

ID=65810211

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132160A TWI802590B (zh) 2017-09-25 2018-09-13 電感器及其製造方法

Country Status (6)

Country Link
US (1) US11735355B2 (zh)
JP (1) JP7140481B2 (zh)
KR (1) KR102512587B1 (zh)
CN (1) CN111149177B (zh)
TW (1) TWI802590B (zh)
WO (1) WO2019058967A1 (zh)

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2232153B1 (zh) * 1973-05-11 1976-03-19 Ibm France
JPS5646510A (en) * 1979-09-25 1981-04-27 Tdk Corp Inductor, inductor assembly, and method of manufacture thereof
JPH01139413U (zh) * 1988-03-17 1989-09-22
DE3908896C2 (de) * 1988-03-17 1994-02-24 Murata Manufacturing Co Chipinduktor
JPH0786039A (ja) 1993-09-17 1995-03-31 Murata Mfg Co Ltd 積層チップインダクタ
JPH09180937A (ja) * 1995-12-22 1997-07-11 Toshiba Corp 平面インダクタおよび平面インダクタの製造方法
US5852866A (en) * 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
JPH11121265A (ja) * 1997-10-17 1999-04-30 Toshiba Corp 薄膜磁気素子の製造方法
JP2001244123A (ja) 2000-02-28 2001-09-07 Kawatetsu Mining Co Ltd 表面実装型平面磁気素子及びその製造方法
US7038143B2 (en) * 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2007019333A (ja) * 2005-07-08 2007-01-25 Fujikura Ltd 半導体装置及びその製造方法
JP5082271B2 (ja) 2006-03-24 2012-11-28 パナソニック株式会社 チップコイルとその製造方法
US8248200B2 (en) * 2006-03-24 2012-08-21 Panasonic Corporation Inductance component
JP5082675B2 (ja) * 2007-08-23 2012-11-28 ソニー株式会社 インダクタおよびインダクタの製造方法
CN101266869B (zh) * 2008-01-09 2011-08-17 深圳顺络电子股份有限公司 一种小尺寸片式功率电感及其制作方法
JP2011071457A (ja) 2008-12-22 2011-04-07 Tdk Corp 電子部品及び電子部品の製造方法
CN101894656A (zh) * 2009-05-19 2010-11-24 吴忻生 一种微型高品质绕线型片式电感的制造方法
JP2011066234A (ja) * 2009-09-17 2011-03-31 Nitto Denko Corp 配線回路基板、その接続構造および接続方法
US8179221B2 (en) 2010-05-20 2012-05-15 Harris Corporation High Q vertical ribbon inductor on semiconducting substrate
JP5206775B2 (ja) * 2010-11-26 2013-06-12 Ｔｄｋ株式会社 電子部品
JP5994776B2 (ja) * 2011-06-06 2016-09-21 住友ベークライト株式会社 半導体パッケージ、半導体装置、半導体パッケージの製造方法
CN102592817A (zh) * 2012-03-14 2012-07-18 深圳顺络电子股份有限公司 一种叠层线圈类器件的制造方法
JP5929401B2 (ja) * 2012-03-26 2016-06-08 Tdk株式会社 平面コイル素子
JP6024243B2 (ja) * 2012-07-04 2016-11-09 Tdk株式会社 コイル部品及びその製造方法
KR101397488B1 (ko) * 2012-07-04 2014-05-20 티디케이가부시기가이샤 코일 부품 및 그의 제조 방법
JP5755615B2 (ja) * 2012-08-31 2015-07-29 東光株式会社 面実装インダクタ及びその製造方法
JP6115057B2 (ja) * 2012-09-18 2017-04-19 Tdk株式会社 コイル部品
JP6377336B2 (ja) 2013-03-06 2018-08-22 株式会社東芝 インダクタ及びその製造方法
KR20150126914A (ko) 2013-03-11 2015-11-13 본스인코오포레이티드 라미네이트식 폴리머 평면 자기체와 관련된 장치 및 방법
JP6069070B2 (ja) 2013-03-28 2017-01-25 日東電工株式会社 軟磁性熱硬化性接着フィルム、磁性フィルム積層回路基板、および、位置検出装置
JP5831498B2 (ja) * 2013-05-22 2015-12-09 Tdk株式会社 コイル部品およびその製造方法
CN103280298A (zh) * 2013-05-29 2013-09-04 深圳顺络电子股份有限公司 一种电感线圈及其激光切割制造方法
CN106062903B (zh) 2014-03-04 2018-08-28 株式会社村田制作所 电感器装置、电感器阵列和多层基板以及电感器装置的制造方法
WO2015133361A1 (ja) * 2014-03-04 2015-09-11 株式会社村田製作所 コイル部品およびコイルモジュール、並びに、コイル部品の製造方法
JP5999278B1 (ja) * 2015-04-02 2016-09-28 Tdk株式会社 複合フェライト組成物および電子部品
US10395810B2 (en) * 2015-05-19 2019-08-27 Shinko Electric Industries Co., Ltd. Inductor
JP6668723B2 (ja) * 2015-12-09 2020-03-18 株式会社村田製作所 インダクタ部品
US20170169929A1 (en) * 2015-12-11 2017-06-15 Analog Devices Global Inductive component for use in an integrated circuit, a transformer and an inductor formed as part of an integrated circuit
JP6572791B2 (ja) * 2016-02-05 2019-09-11 株式会社村田製作所 コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法
CN107146680A (zh) * 2017-03-15 2017-09-08 广东风华高新科技股份有限公司 积层电感器

Also Published As

Publication number Publication date
WO2019058967A1 (ja) 2019-03-28
CN111149177A (zh) 2020-05-12
JP7140481B2 (ja) 2022-09-21
CN111149177B (zh) 2022-06-07
KR102512587B1 (ko) 2023-03-21
US11735355B2 (en) 2023-08-22
TWI802590B (zh) 2023-05-21
KR20200060377A (ko) 2020-05-29
JP2019062002A (ja) 2019-04-18
US20200265991A1 (en) 2020-08-20

Similar Documents

Publication Publication Date Title
US10354939B2 (en) Multilayer board and electronic device
JP6958525B2 (ja) インダクタ部品
US9859250B2 (en) Substrate and the method to fabricate thereof
US10014111B2 (en) Substrate terminal mounted electronic element
US10916496B2 (en) Circuit module
WO2019098316A1 (ja) 高周波モジュール
US9559056B2 (en) Electronic component
US9565761B2 (en) Wiring board
JP2016213308A (ja) プリント回路板及びプリント配線板
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
US20170229379A1 (en) Insulated busbar, insulated busbar fabrication method, and electronic apparatus
US9508677B2 (en) Chip package assembly and manufacturing method thereof
US7598608B2 (en) Mounting substrate
US8829648B2 (en) Package substrate and semiconductor package
TW201921393A (zh) 電感器及其製造方法
US20120261814A1 (en) Packaging an Electronic Device
US20220148991A1 (en) Semiconductor device
JP2012178391A (ja) 半導体装置
JP5855822B2 (ja) 多数個取り配線基板
US7277006B2 (en) Chip resistor
JP6806520B2 (ja) 半導体装置および配線基板の設計方法
US11832384B2 (en) Multilayer resin substrate and method of manufacturing multilayer resin substrate
US20230395469A1 (en) Thin semiconductor packaging unit
KR102170904B1 (ko) 수동 소자를 구비하는 인쇄회로기판 및 그 제조 방법
CN110634676A (zh) 多层电子组件及其制造方法