JP5994776B2 - 半導体パッケージ、半導体装置、半導体パッケージの製造方法 - Google Patents
半導体パッケージ、半導体装置、半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5994776B2 JP5994776B2 JP2013519378A JP2013519378A JP5994776B2 JP 5994776 B2 JP5994776 B2 JP 5994776B2 JP 2013519378 A JP2013519378 A JP 2013519378A JP 2013519378 A JP2013519378 A JP 2013519378A JP 5994776 B2 JP5994776 B2 JP 5994776B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive layer
- semiconductor package
- opening
- main body
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
さらに、本発明によれば、基板と、前記基板の一方の面側に設けられた第1導体パター ンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第 2導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側 に設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも1つ用意する第1の 工程と、少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした 状態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接 合する第2の工程と、前記配線基板に接合された前記板部材を所望の形状に加工すること により補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製 造方法であって、前記第1の工程では、前記第1導体パターンおよび前記第2導体パター ンのうち、少なくともいずれか一方を被覆し、被覆した導体パターンを露出させる開口部 が形成されたソルダーレジストを有する前記配線基板を用意し、前記第2の工程では、前 記ソルダーレジストの前記開口部内部を前記接着層で埋め込むように、前記接着層を前記 ソルダーレジストに圧着し、前記ソルダーレジスト上に前記接着層を介して前記本体を固 定することで、前記配線基板に前記板部材を接合し、前記第3の工程では、前記本体に開 口部を形成した後、前記ソルダーレジストの開口部内面を被覆するように前記ソルダーレ ジストの前記開口部の内部の前記接着層を残しつつ、前記ソルダーレジストの前記開口部 の内部の前記接着層を選択的に除去し、前記本体の開口部に連通する開口部を前記接着層 に形成し、前記板部材の前記接着層および前記本体を貫通する貫通孔を形成して、前記配 線基板の第1導体パターンまたは第2導体パターンを露出させる半導体パッケージの製造 方法を提供することができる。
さらに本発明によれば、基板と、前記基板の一方の面側に設けられた第1導体パターン と、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2 導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側に 設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも1つ用意する第1の工 程と、少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状 態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合 する第2の工程と、前記配線基板に接合された前記板部材を所望の形状に加工することに より補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製造 方法であって、前記第3の工程では、前記板部材の前記本体をウェットエッチングするこ とで開口部を形成し、前記板部材の前記本体の開口部を介して前記接着層にレーザーを照 射することにより、前記接着層の所望の位置に開口部を形成して、前記板部材の前記接着 層および前記本体を貫通する貫通孔を形成して、前記配線基板の第1導体パターンまたは 第2導体パターンを露出させる半導体パッケージの製造方法を提供することができる。
さらには、配線基板に板部材を接合した後、板部材を加工しているため、配線基板の導体パターン等の形状にあわせて板部材を加工することができる。
このような半導体パッケージは、上述した半導体パッケージの製造方法により製造できる。
さらには、熱による不具合の発生を防止が抑制された半導体パッケージを製造することができる製造方法、この製造方法により製造された半導体パッケージが提供される。
(半導体パッケージ)
まず、本発明の半導体パッケージを説明する。
[配線基板]
配線基板2は、半導体素子3を支持する基板であり、例えば、その搭載した半導体素子3と後述するようなマザーボード200との電気的接続を中継する中継基板(インターポーザ)である。また、配線基板2は、その平面視形状は、通常、正方形、長方形等の四角形とされる。
無機フィラー(無機充填材)としては、例えば、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム(軽質、重質)、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。
この導体ポスト232は、絶縁層212をその厚さ方向に貫通しており、導体ポスト232を介して導体パターン222と導体パターン223とが導通している。
本実施形態では、伝熱ポスト24は、伝熱ポスト部241、242、243で構成されている。伝熱ポスト部241は、絶縁層211を貫通する中実の柱状の部材である。伝熱ポスト部242は、絶縁層212を貫通する中空の第一部分と、この中空部分242Aに接続されて、絶縁層212の表裏面に位置する第二部分とを備える。そして、第二部分に伝熱ポスト部241が接続されている。また、他方の第二部分には、伝熱ポスト部243が接続されている。伝熱ポスト部243は、絶縁層213を貫通する中実の柱状の部材である。
そして、第1補強部材4の接着層42は、ソルダーレジスト25に形成された開口部に入り込み、この開口部から露出した伝熱ポスト24の一方の端部(伝熱ポスト部241)に直接接触している。また、第2補強部材5の接着層52は、ソルダーレジスト26に形成された開口部に入り込み、この開口部から露出した伝熱ポスト24の他方の端部(伝熱ポスト部243)に直接接触している。
半導体素子3は、例えば、集積回路素子(IC)であり、より具体的には、例えば、ロジックIC、メモリおよび受発光素子等である。
ただし、半導体素子3の側面と、第1補強部材4の貫通孔4bの内面との間に熱伝導性の部材(たとえば、銀ペースト)を配置し、半導体素子3の熱を第1補強部材4に伝熱してもよい。
第1補強部材(本発明の補強部材;スティフナー)4は、前述した配線基板2の基板21の上面(一方の面)の、半導体素子3が接合されていない部分に接合されている。
ここで、補強部材が基板21の面に接合されるとは、基板21の面に直接接触している場合のみならず、基板21の面上に形成された導体パターンやソルダーレジストを介して、間接的に基板21の面に接着している場合も含む。この第1補強部材4は、本体41と、本体41の下面(一方の面)に設けられ、本体41と配線基板2とを接合する接着層42とを有している。
ここで、熱膨張係数は、50℃〜150℃における面方向の平均線膨張係数を意味する。
また、本体41は、板状をなしている。これにより、第1補強部材4の構成を簡単かつ小型なものとすることができる。
また、本体41の表裏面は、平坦である。本体41の表裏面には、たとえば、配線が形成されることで形成されるような凹凸(たとえば、5μm以上の凹凸)が形成されておらず、平坦であるため、本体41の表裏面に、容易に均一な厚みの平坦な接着層42を形成することができる。そのため、接着層42と配線基板2表面とを確実に接着することができる。
なお、本体41および半導体素子3を封止樹脂でモールドしてもよい。
また、本体41は金属材料で構成されるため、その表面が導電性であり、かつ、熱伝導性を有している。
また、無機フィラーの平均粒径(d50)は、熱伝導性を高める観点および分散性の観点から、0.05〜100μmであることが好ましく、1〜50μmであることが更に好ましい。
さらには、接着層42における無機フィラーの含有量は、熱伝導性の観点から20wt%以上であることが好ましく、30wt%以上であることが更に好ましく、接着層42の成形性の観点から95wt%以下であることが好ましく、90wt%以下であることが更に好ましい。
このように接着層42が熱伝導性材料を含む場合、本体41も熱伝導性部材で構成され、本体41表面に、接着層42は直接接触する。
また、第1補強部材4には、導体パターン221の所定部位(接続用電極部)を露出させるための貫通孔4aが複数形成されている。貫通孔4aは、本体41および接着層42を貫通するものである。すなわち、貫通孔4aは、本体41を貫通する開口部411と、この開口部411に連通し、接着層42を貫通する開口部420とで構成されている。本実施形態では、本体41を貫通する前記開口部411の径と接着層42を貫通する開口部420の径とは等しい。複数の貫通孔4aは、第1補強部材4の内周部に沿って互いに間隔を隔てて並設されている。特に、複数の貫通孔4aは、第1補強部材4の内周部に沿って周方向に等間隔で並設されているのが好ましい。これにより、第1補強部材4の機械的強度を均一化することができる。本実施形態では、貫通孔4aは、貫通孔4bを取り囲むように配置されている。また、貫通孔4aには、後述する金属バンプ91が配置されるが、貫通孔4aの径は、金属バンプ91よりも大きく、金属バンプ91と貫通孔4aとの間に絶縁材82が充填される。より詳細に説明すると、開口部411の内面と金属バンプ91との間、および、開口部420内面と金属バンプ71との間に絶縁材82が充填されている。
絶縁材82は、金属バンプ91の導体パターン221側の基部側面を取り囲み、金属バンプ91に接触している。また、絶縁材82は、金属バンプ91の側面側から、導体パターン221側に向けて末広がりとなる形状となっている。すなわち、絶縁材82は、配線基板厚み方向から直交する方向からの側面視において、台形形状となっている。これにより、絶縁材82により、金属バンプ91が補強され、かつ、絶縁材82により、金属バンプ91と本体41との接触が防止される。なお、絶縁材82、81は半導体パッケージにおいて半硬化の状態であってもよく、完全硬化した状態であってもよい。
第2補強部材(本願発明の補強部材;スティフナー)5は、配線基板2の基板21の下面(他方の面)に接合されている。この第2補強部材5は、前述した第1補強部材4と同様に、本体51と、本体51の上面に設けられた熱伝導性の接着層52とを有している。
接着層52は、本体51の上面全域に設けられている。換言すると、第2補強部材には、導体パターン224を露出させるとともに、この導電パターン224に接続される金属バンプ71が配置される貫通孔5aが形成されている。この貫通孔5aは前述した開口部513と、接着層52に形成された開口部521とで構成される。接着層52に形成された開口部521は開口部513に連通する。なお、本実施形態では、開口部513の径と、開口部521の径とは等しい。
貫通孔5aは、金属バンプ71よりも径が大きく、貫通孔5aの内面と、金属バンプ71との間には隙間が形成され、金属バンプ71と貫通孔5aとの間に絶縁材81が充填されている。より詳細に説明すると、開口部513の内面と金属バンプ71との間、および、開口部521内面と金属バンプ71との間に絶縁材81が充填されている。
絶縁材81は、金属バンプ71の導体パターン224側の基部側面を取り囲み、金属バンプ71に接触している。また、絶縁材81は、金属バンプ71の側面側から、導体パターン224側に向けて末広がりとなる形状となっている。これにより、絶縁材81により、金属バンプ71が補強され、かつ、絶縁材82により、金属バンプ71と本体51との接触が防止される。
このような絶縁材81は、絶縁性を有し、樹脂材料を含んで構成されている。このような絶縁材81は、特に限定されないが、例えば、熱硬化性を有する半田接合用樹脂組成物により形成されるのが好ましい。
また、硬化性フラックスとしては、たとえば、熱硬化性樹脂と、フラックス活性化合物と、イミダゾール等の硬化促進剤とを含むものであってもよい。
熱硬化性樹脂としては、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂、シアネート樹脂などが挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂、シアネート樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐湿性の観点からエポキシ樹脂を使用することが好ましい。
また、フラックス活性化合物としては、フェノール性水酸基および/またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5−キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−tert−ブチルフェノール、カテコール、p−tert−アミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂などのフェノール性水酸基を含有する樹脂が挙げられる。
さらには、カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)などの安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸などのナフトエ酸誘導体;フェノールフタリン;ジフェノール酸などが挙げられる。中でも、フェノールフタリン、ゲンチジン酸、2,4−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸が特に好ましい。
さらに、本実施形態では、補強部材4,5は、熱伝導性の接着層42,52を有しており、この接着層42、52が、伝熱ポスト24に接続されている。半導体素子3で発生した熱を、接着層42、伝熱ポスト24を介して、接着層52、さらには、本体51に伝達して放熱させることができる。
また、配線基板2の熱を伝熱ポストを介して、補強部材4,5に伝達して放熱することもできる。
また、本実施形態では、絶縁材82が金属バンプ91と、第1補強部材4の貫通孔4aの内面との間に配置され、金属バンプ91と第1補強部材4の本体41との接触が抑制されている。本体41の表面は導電性であるが、絶縁材82により、第1補強部材4の本体41に金属バンプ91を介して電気が流れてしまうことを抑制でき、信頼性の高い半導体パッケージとすることができる。
同様に、絶縁材81が金属バンプ71と、第2補強部材の貫通孔5aの内面との間に配置され、金属バンプ71と第2補強部材5の本体51との接触が抑制されている。本体51の表面は導電性であるが、絶縁材81により、第2補強部材の本体51に金属バンプ71を介して電気が流れてしまうことを抑制でき、信頼性の高い半導体パッケージとすることができる。
さらには、絶縁材82(81)が金属バンプ91(71)を取り囲むように設けられているので、絶縁材82(81)により金属バンプ91(71)を補強することができる。
また、本実施形態では、補強部材4(5)の接着層42(52)は、ソルダーレジスト25(26)を被覆している。これにより、ソルダーレジストを接着層により保護することができる。
以上説明したような半導体パッケージ1は、例えば、以下のようにして製造することができる。
まず、図4(a)に示すように、絶縁層212Aの両面に金属層222A、223Aが設けられてなる積層体(例えば銅張り積層板)を用意する。
次に、図4(b)に示すように、絶縁層212Aおよび金属層222A、223Aからなる積層体に貫通孔(ビアホール、スルーホール)を形成する。これにより、絶縁層212が得られる。貫通孔の形成方法としては、特に限定されないが、例えば、レーザーを照射することにより形成することができる。
次に、図4(c)に示すように、所定の貫通孔内に導体ポスト232を形成する。また、所定の貫通孔内に伝熱ポスト部242を形成する。導体ポスト232および伝熱ポスト部242の形成方法としては、それぞれ、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。特に、導体ポスト232および伝熱ポスト部242をそれぞれ中空状に形成する場合には、電解めっきが好適に用いられる。
次に、図4(d)に示すように、金属層222A、223Aをそれぞれ選択的に除去して、パターンニングすることにより、導体パターン222、223を形成する。かかるパターンニングの方法としては、特に限定されないが、エッチングが好適に用いられる。
次に、図4(e)に示すように、導体パターン222上に、絶縁層211Aおよび金属層221Aからなる積層体を貼り付ける。このとき、導体パターン222に絶縁層211Aが接するように前記積層体を貼り付ける。同様に、導体パターン223上に、絶縁層213Aおよび金属層224Aからなる積層体を貼り付ける。このとき、絶縁層213Aが導体パターン223に接するように積層体を貼り付ける。
次に、絶縁層211Aおよび金属層224Aからなる積層体に、図4(f)に示すように、貫通孔(ビアホール)Hを形成する。これにより、絶縁層211が得られる。同様に、絶縁層213Aおよび金属層224Aからなる積層体に、貫通孔(ビアホール)Hを形成する。これにより、絶縁層213が得られる。貫通孔Hの形成方法としては、それぞれ、特に限定されないが、前述した工程[1−B]と同様の方法を用いることができる。
次に、貫通孔H内に、図5(a)に示すように、導体ポスト231、233を形成する。また、貫通孔H内に伝熱ポスト部241、243を形成する。導体ポスト231、233および伝熱ポスト部241、243の形成方法としては、それぞれ、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。
次に、図5(b)に示すように、金属層221A、224Aをそれぞれパターンニングすることにより、導体パターン221、224を形成する。かかるパターンニングの方法としては、前述した工程[1−D]と同様の方法を用いることができる。
次に、図5(c)に示すように、開口部を有するソルダーレジスト25、26を形成する。このソルダーレジスト25、26は、それぞれ、特に限定されないが、例えば、レジスト材料を塗布し露光・現像し、選択的に除去することにより形成することができる。
ソルダーレジスト25の開口部からは、導体パターン221が露出し、ソルダーレジスト26の開口部からは、導体パターン224が露出する。
以上より、配線基板2を得る。
前記工程[1]とは別に、第1補強部材4および第2補強部材5を用意する。第1補強部材4および第2補強部材5は、例えば、次のようにして製造することができ、予め用意しておくことができる。なお、第1、第2補強部材4、5の製造方法は、互いに同様であるため、以下では、第1補強部材4の製造方法について代表して説明し、第2補強部材5の製造方法については、その説明を省略する。
本体41Aは、前述した第1補強部材4の本体41を形成するためのものであり、例えば金属材料で構成されている。また、接着層42Aは、第1補強部材4の接着層42を形成するためのものであり、例えば樹脂材料と無機フィラーとを含んだ前述した樹脂組成物で構成されている。なお、図示していないが、接着層42Aの上面(図7(a)で見ると下面)には、接着層42Aの乾燥や埃の付着等による接着力の低下を防止するための保護シートを設けてよい。
本体41Aの一方の面上に接着層42Aを設ける方法としては、たとえば、本体41Aの一方の面上に、接着層42Aとなるワニスを塗布し、乾燥させる方法がある。また、フィルム状の接着層42Aを本体41A上に貼り付ける方法を採用してもよい。
次に、前記[2−A]の工程によって製造しておいた第1、第2補強部材4、5を用意し、図7(a)に示すように、第1補強部材4を、接着層42を配線基板2側にして配線基板2の上面のソルダーレジスト25に貼り付けるとともに、第2補強部材5を、接着層52を配線基板2側にして配線基板2の下面のソルダーレジスト26に貼り付ける。第1、第2補強部材4、5の貼り付けは、例えば、真空プレス、ラミネート等によって行うことができる。ソルダーレジスト25に形成された複数の開口部と、補強部材4に形成された貫通孔4a、4bとがそれぞれ連通するように、第1補強部材4を貼り付ける。
同様に、ソルダーレジスト26に形成された複数の開口部と、補強部材5に形成された貫通孔5aとがそれぞれ連通するように、第2補強部材5を貼り付ける。
次に、図7(b)に示すように、第1補強部材4内の貫通孔4b内であり、かつ、配線基板2の上面に、アンダーフィル材を塗布した後、半導体素子3を金属バンプ31を介して半田リフローにより接合する。なお、この場合、アンダーフィル材として前述した絶縁材81と同じようなフラックス活性のある樹脂を用いる。また、半導体素子3を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子3を配線基板2に接合させた後、通常のキャピラリーアンダーフィル材を配線基板2と半導体素子3との間に充填・硬化させることもできる。
次に、配線基板2の下面(第2補強部材の開口部513内)に、絶縁材81Aを塗布した後、金属ボール(半田ボール)71Aを半田リフローにより半田接合する。
具体的には、図13(a)に示すように、各貫通孔5aから露出する導体パターン224上に、それぞれ絶縁材81Aを塗布する。その後、金属バンプ71を絶縁材81A上に配置する。これにより、絶縁材81Aは金属パンプ71に押しつぶされて、第2導体パターン上に広がるとともに、金属バンプ71の周囲を取り囲む。その後、金属バンプ71を、例えば200〜280℃×10〜60秒間加熱することにより、金属バンプ71と第2導体パターンとを半田接合する(図7(c)参照)。
次に、貫通孔4a内に、絶縁材82Aを塗布した後、金属ボール(半田ボール)91Aを半田リフローにより半田接合する。
具体的には、図13(b)に示すように、各貫通孔4aから露出する導体パターン221上に、それぞれ絶縁材82Aを塗布する。その後、金属バンプ91を絶縁材82A上に配置する。これにより、絶縁材82Aは金属パンプ91に押しつぶされて、導体パターン221上に広がるとともに、金属バンプ91の周囲を取り囲む。その後、金属バンプ91を、例えば200〜280℃×10〜60秒間加熱することにより、金属バンプ91と第1導体パターンとを半田接合する(図7(d)参照)。これにより、図7(d)に示すように、金属バンプ91および絶縁材82が形成される。
絶縁材82Aは、前述した絶縁材82を形成するためのものであり、例えば、加熱により硬化するものである。絶縁材82を形成するに際しては、例えば、絶縁材82Aを配線基板2の下面に塗布し、前述した半田接合の後、加熱により絶縁材82Aを硬化させることにより、絶縁材82を得る。
以上のようにして、半導体パッケージ1が得られる。
このような本実施形態の製造方法では、貫通孔4a、4b(5a)があらかじめ形成された補強部材4(5)を配線基板2に取り付けている。配線基板2に取り付けた後は、補強部材に貫通孔を形成する加工を行なわないため、補強部材4(5)を加工する際に配線基板を損傷してしまうことを防止できる。
次に、半導体装置について好適な実施形態に基づいて説明する。
なお、トップパッケージ400は、必要に応じて省略してもよい。
(半導体パッケージ)
図9は、本発明の第2実施形態に係る半導体パッケージを模式的に示す断面図である。なお、以下の説明では、説明の便宜上、図9中の上側を「上」、下側を「下」と言う。
(半導体パッケージ)
図10は、本発明の第3実施形態に係る第1、第2補強部材の断面図、図11は、図10に示す第1、第2補強部材を用いて製造された半導体パッケージの断面図である。なお、以下の説明では、説明の便宜上、図10、図11中の上側を「上」、下側を「下」と言う。
突起43Bは、本体41から突出し、接着層42を貫通する。この突起43Bは、第1補強部材4Bを配線基板2の上面に接合したときに伝熱ポスト24と接続(接触)する位置に形成されている。
突起53Bは、本体51から突出し、接着層52を貫通する。この突起53Bは、第2補強部材5Bを配線基板2の下面に接合したときに伝熱ポスト24と接続する位置に形成されている。
なお、接着層42,52は、突起43B、53Bや本体41,51を介して間接的に伝熱ポスト24に接触することとなる。
また、本実施形態においては、突起43Bとともに、接着層42が伝熱ポストに直接接触してもよい。同様に、突起45Bとともに、接着層52が伝熱ポストに直接接触してもよい。
(半導体パッケージ)
図12は、本発明の第4実施形態に係る半導体パッケージの断面図である。なお、以下の説明では、説明の便宜上、図12中の上側を「上」、下側を「下」と言う。
図14〜図18を参照して、本実施形態について説明する。
本実施形態の半導体パッケージ1Dの配線基板2Aは、ソルダーレジスト25、26を有していない。他の点は前記第一実施形態と同様である。また、本実施形態の補強部材4D,5Dの接着層42D,52Dの形状が第一実施形態と異なっている。また、本実施形態の半導体パッケージの製造方法は、前記各実施形態とは異なる。その他の点については、第一実施形態と同様である。
以下に詳細に説明する。
図14に示すように、本実施形態の半導体パッケージ1Dは、ソルダーレジスト25、26を有しておらず、補強部材4D,5Dの接着層42D,52Dがソルダーレジストとしての機能を果たしている。
第1補強部材4Dは、第一実施形態と同様の本体41と、本体41の一方の面に設けられた接着層42Dを有している。接着層42Dには、本体41の開口部411に連通する開口部420が形成されており、本体41の開口部411とともに貫通孔4aを形成している。
また、接着層42Dには、本体41の開口部412に連通する複数の開口部423が形成されている。開口部423は接着層42Dを貫通するものであり、金属バンプ31に対応する箇所に設けられている。すなわち、本体41の開口部412の内側に、複数の開口部423が点在し、本体41の開口部412から接着層42Dの開口部423が露出した状態となる。開口部412の径は、開口部423よりも大きく、配線基板の一方の面側の側からの平面視において、開口部412の内側に開口部423の周縁が位置することとなる。そして、複数の開口部412と、開口部423とで、複数の貫通孔4bを形成することとなる。開口部412の内側に開口部423の周縁が位置することで、本体41が半田バンプに接触してしまうことを防止できる。
その他の点においては、接着層42Dは、第一実施形態の接着層42と同様である。
ただし、接着層52Dに形成された開口部521の径は、本体51の開口部513の径よりも小さく、本体51の開口部513から接着層52の開口部521の周縁部が露出することとなる。開口部513の内側に開口部521の周縁が位置することで、本体51が半田バンプに接触してしまうことを防止できる。
その他の点においては、接着層52Dは、第一実施形態の接着層52と同様である。
まず、第一実施形態と同様に、配線基板2Aを製造する。配線基板2Aの製造工程は、第一実施形態の図4、図5(a)、(b)の工程と同様である。なお、本実施形態では、ソルダーレジスト25,26は不要であるため、図5(c)の工程は実施しない。
次に、以下の工程を実施する。
図15(a)に示す第1板部材4Aは、第1補強部材4Dとなる部材である。
第2板部材5Aは、第2補強部材5Dとなる部材である。
図15(c)に示すように、第1板部材4Aを、接着層42Aを配線基板2A側にして配線基板2の上面に貼り付ける(接合する)とともに、第2板部材5Aを、接着層52Aを配線基板2側にして配線基板2Aの下面に貼り付ける(接合する)。第1、第2板部材4A、5Aの配線基板2への貼り付けは、例えば、真空プレス、ラミネート等によって行うことができる。
まず、図16(a)に示すように、第1板部材4Aの本体41Aを所望の形状(平面視形状)に加工するとともに、第2板部材5Aの本体51Aを所望の形状に加工する。具体的には、本体41Aを貫通する開口部411,412、本体51Aを貫通する開口部513を形成する。
加工方法としては、特に限定されず、例えば、ウェットエッチング、ドライエッチング等の各種エッチング方法や、レーザーを照射する方法が挙げられるが、ウェットエッチングを用いることが好ましい。これにより、本体41A、51Aに対して精度の高い加工を行うことができる。なお、本体41A、51Aの加工は、同時に(同じ工程内にて)行ってもよいし、いずれか一方の加工を行った後に、他方の加工を行ってもよい。
すなわち、本体41A、本体51Aに開口部を形成する際には、ウェットエッチングを実施し、接着層42A,52Aに開口部を形成する際には、レーザを使用することが好ましい。
本体41A、本体51Aに開口部を形成する際にウェットエッチングすることで、接着層42A,52Aをエッチングし、除去してしまうことなく、金属製の本体41A,51Aに容易に開口部411,412、513を形成することができる。その後、接着層42A,52Aに開口部を形成する際に、レーザを使用することで、接着層42A,52Aに比較的径の小さい開口部を形成することができる。
[4−A]
次に、図16(b)に示すように、配線基板2Aの上面に、アンダーフィル材を塗布した後、半導体素子3を金属バンプ31を介して半田リフローにより接合する。各金属バンプ31は、各開口部423内に配置される。なお、この場合、アンダーフィル材として前述した絶縁材81と同じようなフラックス活性のある樹脂を用いる。また、半導体素子3を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子3を配線基板2Aに接合させた後、通常のキャピラリーアンダーフィル材を配線基板2Aと半導体素子3との間に充填・硬化させることもできる。
次に、図16(c)に示すように、第一実施形態と同様の方法で、配線基板2Aの下面、すなわち、第2補強部材5の貫通孔5a内に、絶縁材81Aを塗布した後、金属ボール(半田ボール)71Aを半田リフローにより半田接合する。金属ボールは、開口部521および開口部513の内側に配置される。金属ボールを搭載する際に、第2補強部材5がボール搭載用のマスクとして機能するためマスクを準備する必要がなく、製造コストを低減することができる。その後、加熱により絶縁材81Aを硬化させることにより、金属バンプ71および絶縁材81が形成される。かかる半田接合は、特に限定されないが、配線基板2Aの下面に各金属バンプ71が当接するように配置し、その状態で、例えば200〜280℃×10〜60秒間加熱することにより行うことができる。
絶縁材81は、開口部513と金属バンプ71との間に充填されるが、開口部521と金属バンプ71との間に充填されてもよい。絶縁材81の形状は前記実施形態と同様である。
次に、第一実施形態と同様の方法で、配線基板2Aの上面、すなわち、第1補強部材4の貫通孔4a内に、絶縁材82Aを塗布した後、金属ボール(半田ボール)91Aを半田リフローにより配線基板2Aに対して半田接合する。金属ボールは、開口部411および開口部420の内側に配置される。これにより、図7(d)に示すように、金属バンプ91および絶縁材82が形成される。かかる半田接合は、前述した金属バンプ71のときと同様に行うことができる。
絶縁材82は、開口部411と金属バンプ71との間に、開口部420と金属バンプ71との間に充填される。絶縁材82の形状は前記実施形態と同様である。
以上のようにして、半導体パッケージ1が得られる。
また、本実施形態では、第1板部材4A(あるいは第2板部材5A)を配線基板2Aに取り付けた後、本体41A(51A)に開口部を形成し、接着層42A(52A)に開口部を形成している。
このようにすることで、配線基板2Aの導体パターンに合わせて、所望の位置に各開口部を形成することができる。あらかじめ、補強部材を作成し、配線基板2Aに貼り付ける場合には、配線基板と補強部材との位置あわせを正確に実施する必要があるが、本実施形態では、配線基板2Aに板部材を貼り付けた後、加工して補強部材を作製するため、配線基板2の導体パターンと、板部材との位置あわせに手間を要しない。
また、本実施形態では、本体41の開口部412よりも、接着層42Dの開口部423の径が小さくなっている。開口部423内に半田バンプ31が配置されるが、開口部423の径が、開口部412よりも小さいため、開口部423の径を開口部412と同じとする場合に比べ、半田バンプ31が開口部423により位置決めされやすくなり、半田バンプ31を所定の位置に配置することができる。
さらに、開口部412の径は、開口部423よりも大きいので、半田バンプ31を配置する際に、本体41がじゃまにならない。
第2補強部材においても、開口部521の径が開口部513よりも小さくなっているため、同様の効果を奏することができる。
次に、半導体装置について好適な実施形態に基づいて説明する。
図17は、図14に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。
なお、トップパッケージ400は、必要に応じて省略してもよい。
さらには、第4実施形態と同様、本体41(51)に位置あわせマークを形成してもよい。
図19に示す本実施形態の半導体パッケージ1Eは、第5実施形態の半導体パッケージにソルダーレジスト25、26を設けた構造となっている。
第5実施形態と同様の補強部材4Dを有しているが、接着層42Dは、ソルダーレジスト25を覆うように形成されている。これにより、ソルダーレジスト25の耐久性が向上し、より長期にわたって導体パターン221を保護することができる。その結果、半導体パッケージ1の信頼性が向上する。
このような接着層42Dには、複数の開口部423が形成されている。複数の開口部423は、ソルダーレジスト25に形成された開口部に対応して設けられており、この開口部423から、導体パターン221の所定部位(接続用電極部)が露出している。
ソルダーレジスト25の開口部からは、導体パターン221が露出しているため、接着層42の開口部423からも導体パターン221が露出する。接着層42Dの開口部423は、ソルダーレジストの開口部の内側に位置している。
また、接着層42Dは、ソルダーレジスト25の導体パターン221と反対側の表面およびソルダーレジスト25の開口部の内面を一体的に被覆している。
また、接着層42Dの開口部423の内側および本体41の開口部412の内側には半田バンプが配置され、この半田バンプ31は、導体パターン221に接続されている。他の点は、第五実施形態の補強部材4Dと同様である。
一方で、半導体パッケージ1Eは、第五実施形態と同様の補強部材5Dを有している。
接着層52Dは、本体51の上面に設けられており、所定箇所に複数の開口部521が形成されている。各開口部521は、本体51の開口部513に対応して設けられている。また、各開口部521は、開口部513と同心的に設けられ、開口部513よりも小さい径を有する略円形をなしている。また、接着層52は、ソルダーレジスト26を覆うように形成されている。これら各開口部521から導体パターン224の接続用電極部が露出しており、この部位に金属バンプ71が接合されている。すなわち、接着層52Dの開口部の内側および本体の開口部の内側には半田バンプ71が配置され、この半田バンプ71は、導体パターン224に接続されている。
ソルダーレジスト26の開口部からは、導体パターン224が露出しているため、接着層52Dの開口部521からも導体パターン224が露出する。接着層52Dの開口部521は、ソルダーレジスト26の開口部の内側に位置している。
また、接着層52Dは、ソルダーレジスト26の導体パターン224と反対側の表面およびソルダーレジスト26の開口部の内面を一体的に被覆している。
その他の点は、本実施形態の半導体パッケージは、第五実施形態の半導体パッケージと同様である。
まず、第一実施形態と同様に、配線基板2を製造する。配線基板2の製造工程は、第一実施形態の図4、図5(a)、(b)(c)の工程と同様である。
次に、以下の工程を実施する。
(第1板部材4Aの製造)
第1板部材4Aは、第1補強部材4Dとなる部材である。
第2板部材5Aは、第2補強部材5Dとなる部材である。
図20(c)に示すように、第1板部材4Aを、接着層42Aを配線基板2側にして配線基板2の上面に貼り付ける(接合する)とともに、第2板部材5Aを、接着層52Aを配線基板2側にして配線基板2の下面に貼り付ける(接合する)。第1、第2板部材4A、5Aの配線基板2への貼り付けは、例えば、真空プレス、ラミネート等によって行うことができる。
このとき、接着層42Aにソルダーレジスト25が食い込み、ソルダーレジスト25表面が接着層42Aで被覆されることとなる。また、ソルダーレジスト25の開口部内に接着層42Aが充填される。
同様に、接着層52Aにソルダーレジスト26が食い込み、ソルダーレジスト26表面が接着層52Aで被覆されることとなる。また、ソルダーレジスト26の開口部内に接着層52Aが充填される。
まず、図21(a)に示すように、第1板部材4Aの本体41Aを所望の形状(平面視形状)に加工するとともに、第2板部材5Aの本体51Aを所望の形状に加工する(本体51Aを貫通する開口部を形成する)。加工方法としては、特に限定されず、例えば、ウェットエッチング、ドライエッチング等の各種エッチング方法や、レーザーを照射する方法が挙げられるが、ウェットエッチングを用いることが好ましい。これにより、本体41A、51Aに対して精度の高い加工を行うことができる。なお、本体41A、51Aの加工は、同時に(同じ工程内にて)行ってもよいし、いずれか一方の加工を行った後に、他方の加工を行ってもよい。
すなわち、本体41A、本体51Aに開口部を形成する際には、ウェットエッチングを実施し、接着層に開口部を形成する際には、レーザーを使用することが好ましい。
この工程では、ソルダーレジスト25の開口部の内側に充填された接着層42Aを選択的に除去し、ソルダーレジスト25の開口部の内側に、接着層42の開口部423を形成することとなる。このとき、ソルダーレジスト25の開口部の内側に充填された接着層42Aがソルダーレジスト25の開口部内面(側面)に沿って膜状に残るように、接着層42Aを選択的に除去する。
同様に、ソルダーレジスト26の開口部の内側に充填された接着層52Aを選択的に除去し、ソルダーレジスト26の開口部の内側に、接着層52の開口部521を形成することとなる。このとき、ソルダーレジスト26の開口部の内側に充填された接着層52Aがソルダーレジスト26の開口部内面(側面)に沿って膜状に残るように、接着層52Aを選択的に除去する。
以上の工程により、各接着層42、52に開口部が形成されるとともに、ソルダーレジスト25,26の導体パターンと反対側の表面および、ソルダーレジスト25、26の開口部内面が接着層42,52により被覆されることとなる。
[4−A]
次に、図21(b)に示すように、配線基板2の上面に、アンダーフィル材を塗布した後、半導体素子3を金属バンプ31を介して半田リフローにより接合する。各金属バンプ31は、各開口部423内に配置される。なお、この場合、アンダーフィル材として前述した絶縁材81と同じようなフラックス活性のある樹脂を用いる。また、半導体素子3を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子3を配線基板2に接合させた後、通常のキャピラリーアンダーフィル材を配線基板2と半導体素子3との間に充填・硬化させることもできる。
次に、図21(c)に示すように、第一実施形態と同様の方法で、配線基板2の下面、すなわち、第2補強部材5の開口部513内に、絶縁材81Aを塗布した後、金属ボール(半田ボール)71Aを半田リフローにより半田接合する。金属ボールは、開口部521および開口部513の内側に配置される。金属ボールを搭載する際に、第2補強部材5がボール搭載用のマスクとして機能するためマスクを準備する必要がなく、製造コストを低減することができる。その後、加熱により絶縁材81Aを硬化させることにより、金属バンプ71および絶縁材81が形成される。かかる半田接合は、特に限定されないが、配線基板2の下面に各金属バンプ71が当接するように配置し、その状態で、例えば200〜280℃×10〜60秒間加熱することにより行うことができる。
絶縁材81は、開口部513と金属バンプ71との間に充填されるが、開口部521と金属バンプ71との間に充填されてもよい。絶縁材81の形状は前記実施形態と同様である。
次に、第一実施形態と同様の方法で、配線基板2の上面、すなわち、第1補強部材4の貫通孔4a内に、絶縁材82Aを塗布した後、金属ボール(半田ボール)91Aを半田リフローにより配線基板2に対して半田接合する。金属ボールは、開口部411および開口部420の内側に配置される。これにより、図21(d)に示すように、金属バンプ91および絶縁材82が形成される。かかる半田接合は、前述した金属バンプ71のときと同様に行うことができる。
絶縁材82は、開口部411と金属バンプ71との間に、開口部420と金属バンプ71との間に充填される。絶縁材82の形状は前記実施形態と同様である。
以上のようにして、半導体パッケージ1が得られる。
次に、半導体装置について好適な実施形態に基づいて説明する。
さらには、第四実施形態と同様、本体41(51)に位置あわせマークを形成してもよい。
(1)基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合される補強部材であって、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられ、前記本体と前記配線基板とを接合する接着層とを有することを特徴とする補強部材。
(2)前記接着層には、前記配線基板の熱を前記本体に伝達する熱伝導材料が含まれている(1)に記載の補強部材。
(3)前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている(2)に記載の補強部材。
(4)前記接着層は、絶縁性を有している(1)ないし(3)のいずれかに記載の補強部材。
(5)前記配線基板の前記一方の面に接合した状態で、前記第1導体パターンの所定部位を露出させる貫通孔が形成されている(1)ないし(4)のいずれかに記載の補強部材。(6)前記本体は、金属材料で構成されている(1)ないし(5)のいずれかに記載の補強部材。
(7)基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板と、前記基板の前記一方の面に接合され、前記第1導体パターンに電気的に接続される半導体素子と、前記一方の面および前記他方の面の少なくとも一方の面に接合された(1)ないし(6)のいずれかに記載の補強部材とを有することを特徴とする半導体パッケージ。
(8)(7)に記載の半導体パッケージを備えることを特徴とする半導体装置。
(9)基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板を用意するとともに、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられた絶縁性を有する接着層とを有する板部材を少なくとも1つ用意する第1の工程と、少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合する第2の工程と、前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製造方法。
(10)前記接着層は、前記第1導体パターンおよび前記第2導体パターンのうちの少なくとも一方を保護するソルダーレジストとしても機能する(9)に記載の半導体パッケージの製造方法。
(11)前記第1の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第1板部材と、前記配線基板の前記他方の面に接合する第2板部材とを用意し、前記第2の工程では、前記第1板部材を前記配線基板の前記一方の面に接合するとともに、前記第2板部材を前記配線基板の前記他方の面に接合する(9)または(10)に記載の半導体パッケージの製造方法。
(12)前記第3の工程では、前記板部材の前記本体をウェットエッチングにより所望の形状に加工するとともに、前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口を形成する(9)ないし(11)のいずれかに記載の半導体パッケージの製造方法。
(13)前記接着層には、前記配線基板の熱を前記本体に伝達する熱伝導材料が含まれている(9)ないし(12)のいずれかに記載の半導体パッケージの製造方法。
(14)前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている(13)に記載の半導体パッケージの製造方法。
(15)前記補強部材の前記本体は、金属材料で構成されている(9)ないし(14)のいずれかに記載の半導体パッケージの製造方法。
(16)前記配線基板に半導体素子を搭載する第4の工程を有している(9)ないし(15)のいずれかに記載の半導体パッケージの製造方法。
(17)(9)ないし(16)のいずれかに記載の製造方法によって製造されたことを特徴とする半導体パッケージ。
(18)(17)に記載の半導体パッケージを備えることを特徴とする半導体装置。
(19)基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンと、前記基板の前記一方の面側に前記第1導体パターンを覆うように設けられ、前記第1導体パターンの所定部位を露出させる開口を有する膜状の第1ソルダーレジストと、前記基板の前記他方の面側に前記第2導体パターンを覆うように設けられ、前記第2導体パターンの所定部位を露出させる開口を有する膜状の第2ソルダーレジストとを備える配線基板を用意するとともに、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられた接着層とを有する少なくとも1つの板部材とを用意する第1の工程と、少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合する第2の工程と、前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製造方法。
(20)前記第1の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第1板部材と、前記配線基板の前記他方の面に接合する第2板部材とを用意し、前記第2の工程では、前記第1板部材を前記配線基板の前記一方の面に接合するとともに、前記第2板部材を前記配線基板の前記他方の面に接合する(19)に記載の半導体パッケージの製造方法。
(21)前記第3の工程では、前記板部材の前記本体をウェットエッチング処理により所望の形状に加工するとともに、前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口を形成する(19)または(20)に記載の半導体パッケージの製造方法。
(22)前記配線基板に半導体素子を搭載する第4の工程を有している(19)ないし(21)のいずれかに記載の半導体パッケージの製造方法。
(25)基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンと、前記基板の前記一方の面側に前記第1導体パターンを覆うように設けられ、前記第1導体パターンの所定部位を露出させる開口を有する膜状の第1ソルダーレジストと、前記基板の前記他方の面側に前記第2導体パターンを覆うように設けられ、前記第2導体パターンの所定部位を露出させる開口を有する膜状の第2ソルダーレジストとを備える配線基板を用意するとともに、前記基板よりも熱膨張係数の小さい板状の本体と、前記本体の一方の面側に設けられた接着層とを有する板部材を所望形状に加工してなる少なくとも1つの補強部材を用意する第1の工程と、少なくとも1つの前記補強部材を、該補強部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面の少なくとも一方の面に接合する第2の工程とを有していることを特徴とする半導体パッケージの製造方法。
(26)前記配線基板に半導体素子を搭載する第3の工程を有している(25)に記載の半導体パッケージの製造方法。
(27)前記接着層には、前記配線基板の熱を前記本体に伝達する熱伝導材料が含まれている(19)ないし(26)のいずれかに記載の半導体パッケージの製造方法。
(28)前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている(27)に記載の半導体パッケージの製造方法。
(29)前記接着層は、絶縁性を有している(19)ないし(28)のいずれかに記載の半導体パッケージの製造方法。
(30)前記本体は、金属材料で構成されている(19)ないし(29)のいずれかに記載の半導体パッケージの製造方法。
(31)(19)ないし(30)のいずれかに記載の製造方法によって製造されたことを特徴とする半導体パッケージ。
(32)(31)に記載の半導体パッケージを備えることを特徴とする半導体装置。
さらに以下に、本発明の参考形態の例を付記する。
1.基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の 面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備え る配線基板の前記一方の面および前記他方の面のうちの、少なくとも1つの面に接合され る補強部材であって、
板状の本体と、
前記本体の一方の面側に設けられ、前記本体と前記配線基板とを接合するための接着層と を有し、
前記接着層は、熱伝導材料を含む補強部材。
2.前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成 物で構成されている1に記載の補強部材。
3.2に記載の補強部材において、前記無機フィラーの平均粒径は、0.05μm以上、 100μm以下である補強部材。
4.前記接着層は、絶縁性を有している1ないし3のいずれかに記載の補強部材。
5.前記配線基板の前記一方の面に接合した際に、前記第1導体パターンの所定部位を露 出させるための複数の貫通孔が形成されている1ないし4のいずれかに記載の補強部材。 6.1ないし5のいずれかに記載の補強部材において、前記本体は熱伝導性材料で構成さ れており、前記本体に接続されるとともに、前記接着層を貫通する熱伝導性の突起が形成 されている補強部材。
7.前記本体は、金属材料で構成されている1ないし6のいずれかに記載の補強部材。
8.基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の 面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備え る配線基板と、
前記第1導体パターンに電気的に接続される半導体素子と、
前記一方の面および前記他方の面のうちの、少なくとも1つの面に、前記接着層が接合さ れた1ないし7のいずれかに記載の補強部材とを有することを特徴とする半導体パッケー ジ。
9.8に記載の半導体パッケージにおいて、
前記補強部材の接着層は、前記第1導体パターンおよび前記第2導体パターンのうちのい ずれか一方の導体パターンを被覆し、
前記補強部材には、前記接着層および前記本体を貫通する貫通孔が形成され、
この貫通孔からは、前記一方の導体パターンが露出し、
当該半導体パッケージは、前記貫通孔から露出した前記導体パターンに接合された半田バ ンプを有し、
前記補強部材の前記貫通孔を構成する前記接着層の内面と前記半田バンプとの間、および 前記貫通孔を構成する前記本体の内面と前記半田バンプとの間に絶縁材が配置されている 半導体パッケージ。
10.9に記載の半導体パッケージにおいて、
前記絶縁材は、前記半田バンプの周囲を取り囲むとともに、前記半田バンプの側面から前 記一方の導体パターン側に向けて末広がりとなるように前記貫通孔に充填されている半導 体パッケージ。
11.9または10に記載の半導体パッケージにおいて、
前記絶縁材は、フラックス活性化合物および熱硬化性樹脂を含む半導体パッケージ。
12.8ないし11のいずれかに記載の半導体パッケージにおいて、
前記補強部材は、熱伝導性の前記本体と、熱伝導材料を含む前記接着層とを有し、
前記基板には、前記基板を貫通する伝熱部が設けられ、
前記基板の一方の面および他方の面側には、それぞれ前記補強部材が設けられ、
前記伝熱部には各補強部材の前記接着層が接続され、前記伝熱部を介して一対の前記補強 部材が接続されている半導体パッケージ。
13.8ないし12のいずれかに記載の半導体パッケージを備えることを特徴とする半導 体装置。
14.基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方 の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備 える配線基板を用意するとともに、本体と、前記本体の一方の面側に設けられ、熱伝導材 料を含む接着層とを有する板部材を少なくとも1つ用意する第1の工程と、
少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前 記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合する第 2の工程と、
前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る 第3の工程とを有していることを特徴とする半導体パッケージの製造方法。
15.14に記載の半導体パッケージの製造方法において、
前記第3の工程では、前記板部材の前記接着層および前記本体を貫通する貫通孔を形成し て、前記配線基板の第1導体パターンまたは第2導体パターンを露出させる半導体パッケ ージの製造方法。
16.15に記載の半導体パッケージの製造方法において、
前記第2の工程では、前記配線基板の第1導体パターンまたは、第2導体パターンに、前 記接着層を直接接触させて、前記配線基板に前記板部材を接合し、
前記第3の工程で、前記貫通孔を形成するとともに、前記第1導体パターンまたは、第2 導体パターンをソルダーレジストとしての前記接着層で保護し、
前記貫通孔内に半田バンプを配置する工程を含む半導体パッケージの製造方法。
17.16に記載の半導体パッケージの製造方法において、
前記第3の工程では、前記本体に開口部を形成した後、前記本体の開口部に連通するとと もに、前記開口部よりも径が小さく、周縁部が前記本体の開口部の周縁部よりも内側に位 置する開口部を前記接着層に形成して、前記貫通孔を形成し、
前記貫通孔内に半田バンプを配置する前記工程では、前記接着層の前記開口部内に前記半 田バンプを配置する半導体パッケージの製造方法。
18.15に記載の半導体パッケージの製造方法において、
前記第1の工程では、前記第1導体パターンおよび前記第2導体パターンのうち、少なく ともいずれか一方を被覆し、被覆した導体パターンを露出させる開口部が形成されたソル ダーレジストを有する前記配線基板を用意し、
前記第2の工程では、前記ソルダーレジスト上に前記接着層を介して前記本体を固定する ことで、前記配線基板に前記板部材を接合する半導体パッケージの製造方法。
19.18に記載の半導体パッケージの製造方法において、
前記第2の工程では、前記ソルダーレジストの前記開口部内部を前記接着層で埋め込むよ うに、前記接着層を前記ソルダーレジストに圧着し、
前記第3の工程では、前記本体に開口部を形成した後、
前記ソルダーレジストの開口部内面を被覆するように前記ソルダーレジストの前記開口部 の内部の前記接着層を残しつつ、前記ソルダーレジストの前記開口部の内部の前記接着層 を選択的に除去し、前記本体の開口部に連通する開口部を前記接着層に形成することで、 前記貫通孔を形成する半導体パッケージの製造方法。
20.前記第1の工程では、前記板部材として、前記配線基板の前記一方の面に接合する 第1板部材と、前記配線基板の前記他方の面に接合する第2板部材とを用意し、
前記第2の工程では、前記第1板部材を前記配線基板の前記一方の面に接合するとともに 、前記第2板部材を前記配線基板の前記他方の面に接合する15ないし19のいずれかに 記載の半導体パッケージの製造方法。
21.前記第3の工程では、前記板部材の前記本体をウェットエッチングすることで開口 部を形成し、前記板部材の前記本体の開口部を介して前記接着層にレーザーを照射するこ とにより、前記接着層の所望の位置に開口部を形成して、前記貫通孔を形成する15ない し20のいずれかに記載の半導体パッケージの製造方法。
22.前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組 成物で構成されている15ないし21のいずれかに記載の半導体パッケージの製造方法。 23.前記補強部材の前記本体は、金属材料で構成されている15ないし22のいずれか に記載の半導体パッケージの製造方法。
24.前記配線基板に半導体素子を搭載する第4の工程を有している15ないし23のい ずれかに記載の半導体パッケージの製造方法。
25.基板、前記基板の一方の面側に設けられた第1導体パターン、前記基板の他方の面 側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターン、を有する 配線基板と、
前記配線基板の前記第1導体パターンまたは第2導体パターンに電気的に接続された半導 体素子と、
前記配線基板の前記一方の面に接合された補強部材とを備える半導体パッケージであって 、
前記補強部材は、前記配線基板に接着し、熱伝導性材料を含む接着層と、この接着層に設 けられた本体とを備え、
前記本体には、本体を貫通する開口部が形成され、
前記接着層には、前記本体の開口部に連通するとともに、前記第1導体パターンを露出す る開口部が形成され、
前記配線基板の前記一方の面側からの平面視において、前記接着層の前記開口部の周縁部 は、前記本体の前記開口部の内側に位置し、
前記接着層の開口部内に、前記第1導体パターンに接続される半田バンプが配置された半 導体パッケージ。
26.25に記載の半導体パッケージにおいて、
前記配線基板は、前記第1導体パターンを被覆し、被覆した前記第1導体パターンを露出 させる開口部を有するソルダーレジストを有し、
前記ソルダーレジストの前記第1導体パターンと反対側の表面および、前記ソルダーレジ ストの前記開口部内面が前記接着層で被覆され、
前記接着層のうち、前記ソルダーレジストの前記開口部内面を被覆する部分が前記接着層 の前記開口部の内面を構成する半導体パッケージ。
27.基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方 の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンと、前 記基板の前記一方の面側に前記第1導体パターンを覆うように設けられ、前記第1導体パ ターンの所定部位を露出させる開口部を有する膜状のソルダーレジストとを備える配線基 板を用意するとともに、板状の本体と、前記本体の一方の面側に設けられ、熱伝導性材料 を含む接着層とを有し、前記本体および前記接着層を貫通する貫通孔が形成された補強部 材を用意する第1の工程と、
前記補強部材の前記接着層を前記ソルダーレジストに接着し、前記貫通孔と前記ソルダー レジストの前記開口部を連通させる第2の工程とを含む半導体パッケージの製造方法。
この出願は、2011年6月6日に出願された日本特許出願2011−126242、2011−126243、2011−126244を基礎とする優先権を主張し、その開示をすべてここに取り込む。
Claims (32)
- 基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板と、
前記第1導体パターンに電気的に接続される半導体素子と、
前記一方の面および前記他方の面のうちの、少なくとも1つの面に接合される補強部材とを有することを特徴とする半導体パッケージであって、
前記補強部材は、
板状の熱伝導性の本体と、
前記本体の一方の面側に設けられ、前記本体と前記配線基板とを接合する接着層とを 有し、
前記接着層は、熱伝導材料を含み、
前記基板には、前記基板を貫通する伝熱部が設けられ、
前記基板の一方の面および他方の面側には、それぞれ前記補強部材が設けられ、
前記伝熱部には各補強部材の前記接着層が接続され、前記伝熱部を介して一対の前記補 強部材が接続されている半導体パッケージ。 - 請求項1に記載の半導体パッケージにおいて、
前記補強部材の接着層は、前記第1導体パターンおよび前記第2導体パターンのうちのいずれか一方の導体パターンを被覆し、
前記補強部材には、前記接着層および前記本体を貫通する貫通孔が形成され、
この貫通孔からは、前記一方の導体パターンが露出し、
当該半導体パッケージは、前記貫通孔から露出した前記導体パターンに接合された半田バンプを有し、
前記補強部材の前記貫通孔を構成する前記接着層の内面と前記半田バンプとの間、および前記貫通孔を構成する前記本体の内面と前記半田バンプとの間に絶縁材が配置されている半導体パッケージ。 - 請求項2に記載の半導体パッケージにおいて、
前記絶縁材は、前記半田バンプの周囲を取り囲むとともに、前記半田バンプの側面から前記一方の導体パターン側に向けて末広がりとなるように前記貫通孔に充填されている半導体パッケージ。 - 請求項2または3に記載の半導体パッケージにおいて、
前記絶縁材は、フラックス活性化合物および熱硬化性樹脂を含む半導体パッケージ。 - 前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている請求項1ないし4のいずれかに記載の半導体パッケージ。
- 請求項5に記載の補強部材において、
前記無機フィラーの平均粒径は、0.05μm以上、100μm以下である半導体パッ ケージ。 - 前記接着層は、絶縁性を有している請求項1ないし6のいずれかに記載の半導体パッケ ージ。
- 請求項1ないし7のいずれかに記載の半導体パッケージにおいて、
前記補強部材の前記本体は熱伝導性材料で構成されており、
前記補強部材には、前記本体に接続されるとともに、前記接着層を貫通する熱伝導性の突起が形成されている、半導体パッケージ。 - 前記補強部材の前記本体は、金属材料で構成されている請求項1ないし8のいずれかに記載の半導体パッケージ。
- 請求項1ないし9のいずれかに記載の半導体パッケージを備えることを特徴とする半導体装置。
- 基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側に設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも1つ用意する第1の工程と、
少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合する第2の工程と、
前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製造方法であって、
前記第2の工程では、前記配線基板の第1導体パターンまたは、第2導体パターンに、 前記接着層を直接接触させて、前記配線基板に前記板部材を接合し、
前記第3の工程では、前記本体に開口部を形成した後、前記本体の開口部に連通すると ともに、前記開口部よりも径が小さく、周縁部が前記本体の開口部の周縁部よりも内側に 位置する開口部を前記接着層に形成し、前記板部材の前記接着層および前記本体を貫通す る貫通孔を形成して、前記配線基板の第1導体パターンまたは第2導体パターンを露出さ せ、
前記第1導体パターンまたは、第2導体パターンをソルダーレジストとしての前記接着 層で保護し、
前記貫通孔内に半田バンプを配置する工程を含み、
前記貫通孔内に半田バンプを配置する前記工程では、前記接着層の前記開口部内に前記 半田バンプを配置する、半導体パッケージの製造方法。 - 前記第1の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第1板部材と、前記配線基板の前記他方の面に接合する第2板部材とを用意し、
前記第2の工程では、前記第1板部材を前記配線基板の前記一方の面に接合するとともに、前記第2板部材を前記配線基板の前記他方の面に接合する請求項11に記載の半導体パッケージの製造方法。 - 前記第3の工程では、前記板部材の前記本体をウェットエッチングすることで開口部を形成し、前記板部材の前記本体の開口部を介して前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口部を形成して、前記貫通孔を形成する請求項11ま たは12に記載の半導体パッケージの製造方法。
- 前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている請求項11ないし13のいずれかに記載の半導体パッケージの製造方法。
- 前記補強部材の前記本体は、金属材料で構成されている請求項11ないし14のいずれかに記載の半導体パッケージの製造方法。
- 前記配線基板に半導体素子を搭載する第4の工程を有している請求項11ないし15のいずれかに記載の半導体パッケージの製造方法。
- 基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側に設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも1つ用意する第1の工程と、
少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合する第2の工程と、
前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製造方法であって、
前記第1の工程では、前記第1導体パターンおよび前記第2導体パターンのうち、少な くともいずれか一方を被覆し、被覆した導体パターンを露出させる開口部が形成されたソ ルダーレジストを有する前記配線基板を用意し、
前記第2の工程では、前記ソルダーレジストの前記開口部内部を前記接着層で埋め込む ように、前記接着層を前記ソルダーレジストに圧着し、前記ソルダーレジスト上に前記接 着層を介して前記本体を固定することで、前記配線基板に前記板部材を接合し、
前記第3の工程では、前記本体に開口部を形成した後、
前記ソルダーレジストの開口部内面を被覆するように前記ソルダーレジストの前記開口 部の内部の前記接着層を残しつつ、前記ソルダーレジストの前記開口部の内部の前記接着 層を選択的に除去し、前記本体の開口部に連通する開口部を前記接着層に形成し、前記板 部材の前記接着層および前記本体を貫通する貫通孔を形成して、前記配線基板の第1導体 パターンまたは第2導体パターンを露出させる半導体パッケージの製造方法。 - 前記第1の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第1板部材と、前記配線基板の前記他方の面に接合する第2板部材とを用意し、
前記第2の工程では、前記第1板部材を前記配線基板の前記一方の面に接合するとともに、前記第2板部材を前記配線基板の前記他方の面に接合する請求項17に記載の半導体パッケージの製造方法。 - 前記第3の工程では、前記板部材の前記本体をウェットエッチングすることで開口部を形成し、前記板部材の前記本体の開口部を介して前記接着層にレーザーを照射することにより、前記接着層の所望の位置に開口部を形成して、前記貫通孔を形成する請求項17ま たは18に記載の半導体パッケージの製造方法。
- 前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている請求項17ないし19のいずれかに記載の半導体パッケージの製造方法。
- 前記補強部材の前記本体は、金属材料で構成されている請求項17ないし20のいずれかに記載の半導体パッケージの製造方法。
- 前記配線基板に半導体素子を搭載する第4の工程を有している請求項17ないし21のいずれかに記載の半導体パッケージの製造方法。
- 基板と、前記基板の一方の面側に設けられた第1導体パターンと、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンとを備える配線基板を用意するとともに、本体と、前記本体の一方の面側に設けられ、熱伝導材料を含む接着層とを有する板部材を少なくとも1つ用意する第1の工程と、
少なくとも1つの前記板部材を、該板部材の前記接着層を前記配線基板側にした状態で前記配線基板の前記一方の面および前記他方の面のうちの少なくとも一つの面に接合する第2の工程と、
前記配線基板に接合された前記板部材を所望の形状に加工することにより補強部材を得る第3の工程とを有していることを特徴とする半導体パッケージの製造方法であって、
前記第3の工程では、前記板部材の前記本体をウェットエッチングすることで開口部を 形成し、前記板部材の前記本体の開口部を介して前記接着層にレーザーを照射することに より、前記接着層の所望の位置に開口部を形成して、前記板部材の前記接着層および前記 本体を貫通する貫通孔を形成して、前記配線基板の第1導体パターンまたは第2導体パタ ーンを露出させる半導体パッケージの製造方法。 - 請求項23に記載の半導体パッケージの製造方法において、
前記第2の工程では、前記配線基板の第1導体パターンまたは、第2導体パターンに、前記接着層を直接接触させて、前記配線基板に前記板部材を接合し、
前記第3の工程で、前記貫通孔を形成するとともに、前記第1導体パターンまたは、第2導体パターンをソルダーレジストとしての前記接着層で保護し、
前記貫通孔内に半田バンプを配置する工程を含む半導体パッケージの製造方法。 - 請求項24に記載の半導体パッケージの製造方法において、
前記第3の工程では、前記本体に開口部を形成した後、前記本体の開口部に連通するとともに、前記開口部よりも径が小さく、周縁部が前記本体の開口部の周縁部よりも内側に位置する開口部を前記接着層に形成して、前記貫通孔を形成し、
前記貫通孔内に半田バンプを配置する前記工程では、前記接着層の前記開口部内に前記半田バンプを配置する半導体パッケージの製造方法。 - 請求項23に記載の半導体パッケージの製造方法において、
前記第1の工程では、前記第1導体パターンおよび前記第2導体パターンのうち、少なくともいずれか一方を被覆し、被覆した導体パターンを露出させる開口部が形成されたソルダーレジストを有する前記配線基板を用意し、
前記第2の工程では、前記ソルダーレジスト上に前記接着層を介して前記本体を固定することで、前記配線基板に前記板部材を接合する半導体パッケージの製造方法。 - 請求項26に記載の半導体パッケージの製造方法において、
前記第2の工程では、前記ソルダーレジストの前記開口部内部を前記接着層で埋め込むように、前記接着層を前記ソルダーレジストに圧着し、
前記第3の工程では、前記本体に開口部を形成した後、
前記ソルダーレジストの開口部内面を被覆するように前記ソルダーレジストの前記開口部の内部の前記接着層を残しつつ、前記ソルダーレジストの前記開口部の内部の前記接着層を選択的に除去し、前記本体の開口部に連通する開口部を前記接着層に形成することで、前記貫通孔を形成する半導体パッケージの製造方法。 - 前記第1の工程では、前記板部材として、前記配線基板の前記一方の面に接合する第1板部材と、前記配線基板の前記他方の面に接合する第2板部材とを用意し、
前記第2の工程では、前記第1板部材を前記配線基板の前記一方の面に接合するとともに、前記第2板部材を前記配線基板の前記他方の面に接合する請求項23ないし27のいずれかに記載の半導体パッケージの製造方法。 - 前記接着層は、樹脂材料と、前記熱伝導材料としての無機フィラーとを含む樹脂組成物で構成されている請求項23ないし28のいずれかに記載の半導体パッケージの製造方法。
- 前記補強部材の前記本体は、金属材料で構成されている請求項23ないし29のいずれかに記載の半導体パッケージの製造方法。
- 前記配線基板に半導体素子を搭載する第4の工程を有している請求項23ないし30のいずれかに記載の半導体パッケージの製造方法。
- 基板、前記基板の一方の面側に設けられた第1導体パターン、前記基板の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターン、を有する配線基板と、
前記配線基板の前記第1導体パターンまたは第2導体パターンに電気的に接続された半導体素子と、
前記配線基板の前記一方の面に接合された補強部材とを備える半導体パッケージであって、
前記補強部材は、前記配線基板に接着し、熱伝導性材料を含む接着層と、この接着層に設けられた本体とを備え、
前記本体には、本体を貫通する開口部が形成され、
前記接着層には、前記本体の開口部に連通するとともに、前記第1導体パターンを露出する開口部が形成され、
前記配線基板の前記一方の面側からの平面視において、前記接着層の前記開口部の周縁部は、前記本体の前記開口部の内側に位置し、
前記接着層の開口部内に、前記第1導体パターンに接続される半田バンプが配置され、
前記配線基板は、前記第1導体パターンを被覆し、被覆した前記第1導体パターンを露 出させる開口部を有するソルダーレジストを有し、
前記ソルダーレジストの前記第1導体パターンと反対側の表面および、前記ソルダーレ ジストの前記開口部内面が前記接着層で被覆され、
前記接着層のうち、前記ソルダーレジストの前記開口部内面を被覆する部分が前記接着 層の前記開口部の内面を構成する半導体パッケージ。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011126243 | 2011-06-06 | ||
JP2011126244 | 2011-06-06 | ||
JP2011126242 | 2011-06-06 | ||
JP2011126244 | 2011-06-06 | ||
JP2011126243 | 2011-06-06 | ||
JP2011126242 | 2011-06-06 | ||
PCT/JP2012/003627 WO2012169162A1 (ja) | 2011-06-06 | 2012-06-01 | 補強部材、半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012169162A1 JPWO2012169162A1 (ja) | 2015-02-23 |
JP5994776B2 true JP5994776B2 (ja) | 2016-09-21 |
Family
ID=47295747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013519378A Expired - Fee Related JP5994776B2 (ja) | 2011-06-06 | 2012-06-01 | 半導体パッケージ、半導体装置、半導体パッケージの製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5994776B2 (ja) |
TW (1) | TW201304084A (ja) |
WO (1) | WO2012169162A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9355997B2 (en) | 2014-03-12 | 2016-05-31 | Invensas Corporation | Integrated circuit assemblies with reinforcement frames, and methods of manufacture |
US20150262902A1 (en) | 2014-03-12 | 2015-09-17 | Invensas Corporation | Integrated circuits protected by substrates with cavities, and methods of manufacture |
US9165793B1 (en) | 2014-05-02 | 2015-10-20 | Invensas Corporation | Making electrical components in handle wafers of integrated circuit packages |
US9741649B2 (en) | 2014-06-04 | 2017-08-22 | Invensas Corporation | Integrated interposer solutions for 2D and 3D IC packaging |
US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
US9252127B1 (en) | 2014-07-10 | 2016-02-02 | Invensas Corporation | Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture |
TWI555145B (zh) * | 2014-12-31 | 2016-10-21 | 矽品精密工業股份有限公司 | 基板結構 |
US9478504B1 (en) | 2015-06-19 | 2016-10-25 | Invensas Corporation | Microelectronic assemblies with cavities, and methods of fabrication |
JP7140481B2 (ja) * | 2017-09-25 | 2022-09-21 | 日東電工株式会社 | インダクタおよびその製造方法 |
KR102570270B1 (ko) * | 2018-10-30 | 2023-08-24 | 삼성전자주식회사 | 반도체 패키지 |
CN111755409A (zh) * | 2019-03-27 | 2020-10-09 | 恒劲科技股份有限公司 | 半导体封装基板及其制法与电子封装件及其制法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5397921A (en) * | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
JPH07221125A (ja) * | 1994-01-27 | 1995-08-18 | Toyota Autom Loom Works Ltd | 半導体部品の実装構造及び絶縁性接着剤 |
JP2751913B2 (ja) * | 1996-03-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置用パッケージ |
JP3320998B2 (ja) * | 1996-12-06 | 2002-09-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2003204011A (ja) * | 2002-01-08 | 2003-07-18 | Sumitomo Bakelite Co Ltd | 多層配線板および多層配線板の製造方法 |
JP3870876B2 (ja) * | 2002-08-27 | 2007-01-24 | 松下電工株式会社 | 半導体装置の製造方法 |
JP2008288463A (ja) * | 2007-05-18 | 2008-11-27 | Toppan Printing Co Ltd | 多層配線基板 |
JP5356876B2 (ja) * | 2008-03-28 | 2013-12-04 | 日本特殊陶業株式会社 | 多層配線基板及びその製造方法 |
-
2012
- 2012-06-01 JP JP2013519378A patent/JP5994776B2/ja not_active Expired - Fee Related
- 2012-06-01 WO PCT/JP2012/003627 patent/WO2012169162A1/ja active Application Filing
- 2012-06-06 TW TW101120232A patent/TW201304084A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
JPWO2012169162A1 (ja) | 2015-02-23 |
TW201304084A (zh) | 2013-01-16 |
WO2012169162A1 (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5994776B2 (ja) | 半導体パッケージ、半導体装置、半導体パッケージの製造方法 | |
JP6048050B2 (ja) | 半導体パッケージおよび半導体装置 | |
JP5304940B2 (ja) | 半導体パッケージの製造方法 | |
US8035035B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
US8110754B2 (en) | Multi-layer wiring board and method of manufacturing the same | |
JP5712615B2 (ja) | 電子部品パッケージおよび電子部品パッケージの製造方法 | |
JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
CN104576547B (zh) | 印刷电路板、其制造方法及其半导体封装 | |
JP2010245280A (ja) | 配線基板の製造方法及び配線基板 | |
US9305895B2 (en) | Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same | |
WO2012029549A1 (ja) | 半導体パッケージおよび半導体装置 | |
JP2009182200A (ja) | 半導体装置およびその製造方法 | |
WO2012035972A1 (ja) | 半導体パッケージおよび半導体装置 | |
JP2013084861A (ja) | 半導体パッケージおよび半導体装置 | |
JP2013080806A (ja) | 補強部材の製造方法 | |
JP2013080805A (ja) | 補強部材の製造方法 | |
JP2013080802A (ja) | 補強部材の製造方法 | |
WO2012029526A1 (ja) | 半導体パッケージおよび半導体装置 | |
JP2013080804A (ja) | 補強部材の製造方法 | |
WO2012029579A1 (ja) | 半導体パッケージおよび半導体装置 | |
WO2011118146A1 (ja) | 回路基板、半導体装置、回路基板の製造方法および半導体装置の製造方法 | |
JP2013080803A (ja) | 補強部材の製造方法 | |
JP2013055291A (ja) | 半導体パッケージの製造方法 | |
JP2013055290A (ja) | 半導体パッケージおよび半導体装置 | |
JP2014036183A (ja) | 電子部品実装基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160322 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160726 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160808 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5994776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |