JP5304940B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5304940B2
JP5304940B2 JP2012238564A JP2012238564A JP5304940B2 JP 5304940 B2 JP5304940 B2 JP 5304940B2 JP 2012238564 A JP2012238564 A JP 2012238564A JP 2012238564 A JP2012238564 A JP 2012238564A JP 5304940 B2 JP5304940 B2 JP 5304940B2
Authority
JP
Japan
Prior art keywords
reinforcing member
conductor pattern
semiconductor package
insulating layer
step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012238564A
Other languages
English (en)
Other versions
JP2013118364A (ja
Inventor
亮一 岡田
賢也 橘
偉師 小野塚
猛 八月朔日
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011240434 priority Critical
Priority to JP2011240434 priority
Priority to JP2011240433 priority
Priority to JP2011240433 priority
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to JP2012238564A priority patent/JP5304940B2/ja
Publication of JP2013118364A publication Critical patent/JP2013118364A/ja
Application granted granted Critical
Publication of JP5304940B2 publication Critical patent/JP5304940B2/ja
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145Organic substrates, e.g. plastic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293Organic, e.g. plastic
    • H01L23/295Organic, e.g. plastic containing a filler
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018Presence of a frame in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate

Description

本発明は、半導体パッケージの製造方法に関する。

近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して益々小型化かつ多ピン化が進んできている。

半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージでは、小型化に限界がきているため、最近では回路基板上にチップを実装したものとして、BGA(Ball Grid Array)や、CSP(Chip Scale Package)と言った、エリア実装型の新しいパッケージ方式が提案されている。

BGAやCSP等の新しいパッケージに用いられるインターポーザは、一般に、繊維基材に樹脂組成物を含浸してなる基板に導体パターンや導体ポストが形成されてなる。

特開2003−142617号公報 特開2004−311598号公報 特開平9−266231号公報 米国特許第5397921A号明細書

このようなインターポーザは、チップとの熱膨張係数差が大きい。また、インターポーザは、通常、チップよりも大面積となるため、チップと接触していない部分の面積が大きい。このようなチップと接触していない部分は、剛性が極めて低く、前述したようなチップとインターポーザの熱膨張差に起因して、チップ側に反りやすく、電気的接続の信頼を低下させるという問題があった。
そこで、特許文献1,2においては、基板の表面側、裏面側にそれぞれ補強材を設けている。
しかしながら、このような特許文献1,2に開示された技術においても、基板の反りを低減させるには限界があった。

本発明によれば、
少なくとも、
板状の第1補強部材と、
この板状の第1補強部材上に設けられた第1導体パターンと、
この第1導体パターン上に設けられた熱硬化性の絶縁層と、
前記絶縁層上に設けられた第2導体パターンと、
前記第2導体パターン上に配置された板状の第2補強部材とを有する積層体を用意する工程と、
前記積層体を加熱して、前記絶縁層を熱硬化する工程と、
熱硬化した前記積層体の前記第1補強部材の一部を選択的に除去して、前記第1導体パターンを露出させるための開口部を形成する工程と、
前記第2補強部材の一部を選択的に除去して前記第2導体パターンを露出させるための開口部を形成する工程と、
前記第1補強部材の前記開口部を介して露出する前記第1導体パターン、あるいは、前記第2補強部材の前記開口部から露出する第2導体パターンに、半導体素子を接続する工程とを含み、前記第1補強部材の50〜150℃の面内方向の平均線膨張係数および前記第2補強部材の50〜150℃の面内方向の平均線膨張係数が、0.5〜10ppm/℃である半導体パッケージの製造方法が提供される。

この構成の発明によれば、絶縁層を熱硬化する際、この絶縁層を板状の第1補強部材および第2補強部材で挟んだ状態となる。そのため、熱硬化の際に絶縁層に反りが生じにくくなり、積層体の反りの発生を抑制できる。
特に、板状の第1補強部材や、第2補強部材に開口部を形成する前に、積層体を熱硬化しているので、開口部が形成された補強部材に比べ、剛性の高い補強部材で絶縁層を挟むことができる。そして、剛性の高い補強部材で挟まれた絶縁層を熱硬化させることとなる。そのため、確実に積層体の反りの発生を抑制できる。

本発明によれば、反りが低減された半導体パッケージを製造できる半導体パッケージの製造方法が提供される。

上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。

本発明の第1実施形態に係る半導体パッケージの製造方法によって製造された半導体パッケージを模式的に示す断面図である。 図1に示す半導体パッケージの上面図である。 図1に示す半導体パッケージの下面図である。 図1に示す半導体パッケージの製造方法(本発明の半導体パッケージの製造方法)の一例を示す図である。 図1に示す半導体パッケージの製造方法(本発明の半導体パッケージの製造方法)の一例を示す図である。 図1に示す半導体パッケージの製造方法(本発明の半導体パッケージの製造方法)の一例を示す図である。 図1に示す半導体パッケージの製造方法(本発明の半導体パッケージの製造方法)の一例を示す図である。 図1に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。 本発明の第2実施形態に係る半導体パッケージの製造方法を示す図である。 本発明の第3実施形態に係る半導体パッケージの製造方法を示す図である。 本発明の第4実施形態に係る半導体パッケージの製造方法を示す図である。 本発明の第5実施形態に係る半導体パッケージの製造方法を示す図である。 本発明の第5実施形態に係る半導体パッケージの製造方法を示す図である。 半導体パッケージの製造工程を示す断面図である。

以下、本発明の実施形態を図面に基づいて説明する。以下、添付図面に基づき、本発明の半導体パッケージの製造方法の好適な実施形態について説明する。なお、すべての図面において、同様な構成要素には同一符号を付し、その詳細な説明は重複しないように適宜省略される。

<第1実施形態>
(半導体パッケージ)
まず、本発明の半導体パッケージの製造方法によって製造された半導体パッケージについて説明する。

図1は、本発明の第1実施形態に係る半導体パッケージの製造方法によって製造された半導体パッケージを模式的に示す断面図、図2は、図1に示す半導体パッケージの上面図、図3は、図1に示す半導体パッケージの下面図、図4〜図7は、それぞれ、図1に示す半導体パッケージの製造方法(本発明の半導体パッケージの製造方法)の一例を示す図である。なお、以下では、説明の便宜上、図1〜図7中の上側を「上」、下側を「下」と言う。また、図1〜図7では、説明の便宜上、半導体パッケージの各部が誇張して描かれている。

図1に示すように、半導体パッケージ1は、配線基板2と、この配線基板2上に搭載された半導体素子3と、第1補強部材5と、第2補強部材4とを有する。
ここでは、補強部材5を第1補強部材とし、補強部材4を第2補強部材としているが、補強部材4を第1補強部材とし、補強部材5を第2補強部材としてもよい。この場合、補強部材4Aが第1補強部材となり、補強部材5Aが第2補強部材となる。また、この場合には、後述する導体パターン224は、第2導体パターンを構成し、導体パターン221が第1導体パターンを構成することとなる。

このような半導体パッケージ1によれば、半導体素子3と接合された部分以外の部分においても、配線基板2の両面が第1補強部材5および第2補強部材4により補強されるため、半導体パッケージ1全体の剛性が増す。特に、第1補強部材5および第2補強部材4の熱膨張係数が配線基板2(具体的には後述する基板21)よりも小さいため、配線基板2と半導体素子3との熱膨張係数差に起因する配線基板2の反りを抑制または防止することができる。

また、配線基板2自体の剛性を高める必要がなく、配線基板2の厚さを薄くすることができるので、配線基板2の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ1は、半導体素子3からの熱を配線基板2を介して逃すことができる。したがって、半導体パッケージ1は、優れた放熱性を発揮することができる。また、第1補強部材5および第2補強部材4の構成材料を適宜選択することにより、半導体パッケージ1の放熱性を高めることもできる。

このようなことから、半導体素子3および配線基板2の昇温を抑えることができるので、この点でも、配線基板2と半導体素子3との熱膨張係数差に起因する配線基板2の反りを抑制または防止することができる。

以下、半導体パッケージ1の各部を順次詳細に説明する。
[配線基板]
配線基板2は、半導体素子3を支持する基板であり、例えば、その搭載した半導体素子3と後述するようなマザーボード200との電気的接続を中継する中継基板(インターポーザ)である。また、配線基板2は、その平面視形状は、通常、正方形、長方形等の四角形とされる。

配線基板2は、基板21と、導体パターン221、222、223、224と、導体ポスト231、232、233と、伝熱ポスト24と、ソルダーレジスト25、26とを有している。

なお、本実施形態では、導体パターン224は、基板21の一方の面側に設けられた第1導体パターンを構成し、導体パターン221は、基板21の他方の面側に設けられ、前記第1導体パターンと電気的に接続された第2導体パターンを構成する。
この配線基板2は、コアレスの配線基板であり、コア層となる両面回路基板を用いずにビルドアップ方式により形成される。絶縁層211,212,213、導体パターン221、222、223、224、導体ポスト231、232、233を含んで構成されるビルドアップ層で構成されている。
なお、絶縁層211,212,213の厚みは、たとえば、10μm以上、100μm以下である。

基板21は、複数(本実施形態では3層)の絶縁層211、212、213で構成されている。より具体的には、基板21は、絶縁層211、絶縁層212、絶縁層213がこの順で積層されて構成されている。なお、基板21を構成する絶縁層の数は、これに限定されず、2層であってもよいし、4層以上であってもよい。

各絶縁層211、212、213は、絶縁性を有する材料で構成されている。具体的には、各絶縁層211、212、213は、基材(繊維基材)と、その基材に含浸された樹脂組成物とで構成されている。

基材は、各絶縁層211、212、213の芯材として用いられるものである。このような基材を有することにより、基板21の剛性を高めることができる。

基材としては、例えば、ガラス織布あるいはガラス不織布等のガラス繊維で構成されたガラス繊維基材、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維等のポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維等のポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維等のいずれかを主成分とする織布または不織布で構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙のいずれかを主成分とする紙基材等のいずれかが挙げられる。これらの中でも、かかる基材としては、ガラス繊維基材が好ましい。これにより、基板21の剛性を高めるとともに、基板21の薄型化を図ることができる。さらに、基板21の熱膨張係数も小さくすることができる。

このようなガラス繊維基材を構成するガラスとしては、例えば、Eガラス、Cガラス、Aガラス、Sガラス、Dガラス、NEガラス、Tガラス、Hガラス、Qガラス等のいずれかが挙げられる。これらの中でもTガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによって基板21の熱膨張係数を小さくすることができる。

また、絶縁層211、212、213が基材を含む場合、絶縁層211、212、213における基材の含有率は、それぞれ、30〜70wt%であることが好ましく、40〜60wt%であることがより好ましい。これにより、これらの絶縁層のひび割れ等の破損を確実に防ぎつつ、各絶縁層の電気絶縁性および熱膨張係数を十分に低いものとすることができる。なお、絶縁層211、212、213のうちの少なくとも1層は、基材を含まずに樹脂組成物のみで構成されていてもよい。

このような基材に含浸される樹脂組成物は、熱硬化性であり、熱硬化性樹脂を含んで構成されている。

前記熱硬化性樹脂としては、例えば、フェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂等のノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油等で変性した油変性レゾールフェノー
ル樹脂等のレゾール型フェノール樹脂等のフェノール樹脂、ビスフェノールAエポキシ樹脂、ビスフェノールFエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂等のエポキシ樹脂、シアネート樹脂、ユリア(尿素)樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂等が挙げられる。
これらのうち、いずれか1種以上を熱硬化性樹脂として使用できる。

これらの中でも、特に、シアネート樹脂が好ましい。これにより、基板21の熱膨張係数を十分に小さくすることができる。さらに、基板21の電気特性(低誘電率、低誘電正接等)を優れたものとすることができる。

また、前記樹脂組成物は、フィラーを含むのが好ましい。すなわち、絶縁層211、212、213は、それぞれ、フィラーを含むことが好ましい。これにより、絶縁層211、212、213の熱膨張係数を低くすることができる。

前記フィラーとしては、各種無機フィラーまたは有機フィラーが挙げられる。
無機フィラー(無機充填材)としては、例えば、シリカ、アルミナ、ケイ藻土、酸化チタン、酸化鉄、酸化亜鉛、酸化マグネシウム、金属フェライト等の酸化物、水酸化アルミニウム、水酸化マグネシウム等の水酸化物、炭酸カルシウム(軽質、重質)、炭酸マグネシウム、ドロマイト、ドーソナイト等の炭酸塩、硫酸カルシウム、硫酸バリウム、硫酸アンモニウム、亜硫酸カルシウム等の硫酸塩または亜硫酸塩、タルク、マイカ、クレー、ガラス繊維、ケイ酸カルシウム、モンモリロナイト、ベントナイト等のケイ酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウム等のホウ酸塩、カーボンブラック、グラファイト、炭素繊維等の炭素、その他鉄粉、銅粉、アルミニウム粉、亜鉛華、硫化モリブデン、ボロン繊維、チタン酸カリウム、チタン酸ジルコン酸鉛が挙げられる。これらのうち、いずれか1種以上を使用できる。

また、有機フィラーとしては、合成樹脂粉末が挙げられる。この合成樹脂粉末としては、例えば、アルキド樹脂、エポキシ樹脂、シリコーン樹脂、フェノール樹脂、ポリエステル、アクリル樹脂、アセタール樹脂、ポリエチレン、ポリエーテル、ポリカーボネート、ポリアミド、ポリスルホン、ポリスチレン、ポリ塩化ビニル、フッ素樹脂、ポリプロピレン、エチレン−酢酸ビニル共重合体等の各種熱硬化性樹脂または熱可塑性樹脂の粉末、またはこれらの樹脂の共重合体の粉末が挙げられる。また、有機フィラーの他の例としては、芳香族または脂肪族ポリアミド繊維、ポリプロピレン繊維、ポリエステル繊維、アラミド繊維等が挙げられる。そして、これらのうち、いずれか1種以上を使用できる。

前述したようなフィラーの中でも、無機フィラーを用いるのが好ましい。これにより、絶縁層211、212、213の熱膨張係数を効果的に低めることができる。また、絶縁層211、212、213の伝熱性を高めることもできる。

特に、無機フィラーの中でも、シリカが好ましく、溶融シリカ(特に球状溶融シリカ)が低熱膨張性に優れる点で好ましい。

無機フィラーの平均粒子径は、特に限定されないが、0.05〜2.0μmが好ましく、特に0.1〜1.0μmが好ましい。これにより、絶縁層211、212、213中で、無機フィラーは、より均一に分散することができ、絶縁層211、212、213の物理的強度および絶縁性を特に優れたものとすることができる。

なお、上記無機フィラーの平均粒子径は、例えば、粒度分布計(HORIBA製、LA−500)により測定することができる。また、本明細書において、平均粒子径とは、体積基準での平均粒子径を指す。

絶縁層211、212、213における無機充填材の含有量は、それぞれ、特に限定されないが、基材を除く樹脂組成物を100wt%としたときに、30〜80wt%が好ましく、特に45〜75wt%が好ましい。含有量が前記範囲内であると、絶縁層211、212、213は、熱膨張係数が十分に低く、吸湿性が特に低いものとなる。

また、前記樹脂組成物は、前述した熱硬化性樹脂の他、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂等の熱可塑性樹脂含んでいてもよい。
熱可塑性樹脂としては、これらのうち、いずれか1種以上を使用できる。

また、前記樹脂組成物は、必要に応じて、顔料、酸化防止剤等の上記成分以外の添加物を含んでいてもよい。

また、絶縁層211、212、213は、互いに同じ材料で構成されていてもよいし、互いに異なる材料で構成されていてもよい。

上述したような複数の層で構成された基板21の平均厚さは、特に限定されないが、30μm以上800μm以下であることが好ましく、30μm以上400μm以下であることがより好ましい。

このような基板21の絶縁層211の上面には、導体パターン221が形成されている。 また、絶縁層211と絶縁層212との間には、導体パターン222が介挿されている。また、絶縁層212と絶縁層213との間には、導体パターン223が介挿されている。また、絶縁層213の下面には、導体パターン224が形成されている。

この導体パターン221、222、223、224は、それぞれ、複数の配線を有する回路として機能するものである。

導体パターン221、222、223、224の構成材料としては、導電性を有するものであれば、特に限定されず、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。これらのうち、いずれか1種以上を使用できる。中でも、かかる構成材料としては、銅あるいは銅系合金を用いるのが好ましい。銅および銅系合金は、電気伝導率が比較的高いものである。そのため、配線基板2の電気的特性を良好なものとすることができる。また、銅および銅系合金は熱伝導性にも優れるので、配線基板2の放熱性を向上させることもできる。

また、導体パターン221、222、223、224の平均厚さは、特に限定されないが、5μm以上30μm以下であることが好ましい。

また、絶縁層211には、その厚さ方向に貫通するビアホールが形成され、そのビアホール内に導体ポスト(ビアポスト)231が設けられている。この導体ポスト231は、絶縁層211をその厚さ方向に貫通しており、導体ポスト231を介して導体パターン221と導体パターン222とが導通している。

同様に、絶縁層212には、その厚さ方向に貫通する導体ポスト(ビアポスト)232が設けられている。この導体ポスト232は、絶縁層212をその厚さ方向に貫通しており、導体ポスト232を介して導体パターン222と導体パターン223とが導通している。

また、絶縁層213には、その厚さ方向に貫通する導体ポスト(ビアポスト)233が設けられている。この導体ポスト233は、絶縁層213をその厚さ方向に貫通しており、導体ポスト233を介して導体パターン223と導体パターン224とが導通している。
各絶縁層211、212、213に形成されたビアホールは、本実施形態では、第2補強部材4側から第1補強部材5側に向けて一方側からレーザで形成されたものである。

また、絶縁層211の上面には、所定部位に貫通孔251を有するソルダーレジスト25が形成されており、前記貫通孔251から導体パターン221の接続用電極部が露出している。貫通孔251から露出した導体パターン221には、金属バンプ31が接合されており、この金属バンプ31を介して半導体素子3と導体パターン221とが導通している。

ソルダーレジスト(絶縁性樹脂層)25は、絶縁性を有しており、導体パターン221の不要部への半田の付着を防止したり、埃、熱、湿気などから導体パターン221を保護したり、導体パターン221間の電気絶縁性を維持したりする目的で形成されている。このようなソルダーレジスト25の構成材料としては、絶縁性を有していれば、特に限定されず、熱硬化性の材料を使用でき、例えば、エポキシ樹脂を主材料とする熱硬化性レジスト等を用いることができる。また、例えば、PSR4000/AUS308(太陽インキ製造製)の商品名で市販されているものを用いることもできる。
より詳細に説明すると、ソルダーレジスト25の主成分として使用される熱硬化性樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、ポリエステル(不飽和ポリエステル)樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂等が挙げられ、これらのうちの1種または2種以上を混合して用いることができる。
また、ソルダーレジスト25は、熱可塑性樹脂を含んでいてもよく、例えば、ポリエチレン、ポリプロピレン、エチレン−酢酸ビニル共重合体等のポリオレフィン、変性ポリオレフィン、ポリアミド(例:ナイロン6、ナイロン46、ナイロン66、ナイロン610、ナイロン612、ナイロン11、ナイロン12、ナイロン6−12、ナイロン6−66)、熱可塑性ポリイミド、芳香族ポリエステル等の液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンサルファイド、ポリカーボネート、ポリメチルメタクリレート、ポリエーテル、ポリエーテルエーテルケトン、ポリエーテルイミド、ポリアセタール、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、ポリエステル系、ポリアミド系、ポリブタジエン系、トランスポリイソプレン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうちの1種または2種以上を混合して用いることができる。

ソルダーレジスト25の形成方法は、特に限定されず、例えば、熱硬化性レジストを、後述する補強部材4Aや、絶縁層211Aに塗布して硬化させたのち、レーザを照射することによって貫通孔251を形成することが好ましい。ただし、ソルダーレジスト25となる感光性液状レジストを後述する補強部材4Aに塗布し(たとえば、スクリーン印刷し)、露光、現像して貫通孔251を形成してもよい。たとえば、露光部が硬化し、未露光部が現像により除去されて貫通孔251が形成される。
また、ソルダーレジスト25を接着層(絶縁性樹脂層)を介して補強部材4Aに固着してもよい。

また、絶縁層213の下面には、所定部位に複数の貫通孔261を有するソルダーレジスト26が形成されており、前記貫通孔261から導体パターン224の接続用電極部が露出している。この露出した部分には、金属バンプ71が接合されている。この金属バンプ71は、半導体パッケージ1を例えば後述するようなマザーボードに対して電気的に接続するためのものである。ソルダーレジスト26は、ソルダーレジスト25と同様のものを使用することができ、同様の方法で後述する補強部材5Aに形成することができる。

本実施形態では、金属バンプ71は、略球状をなしている。なお、金属バンプ71の形状は、これに限定されない。

金属バンプ71の構成材料としては、特に限定されないが、例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系、錫−銀−銅系等のうち、いずれかのろう材(半田)を用いることができる。

また、基板21には、その厚さ方向に貫通するとともに、ソルダーレジスト25、26を貫通する複数のビアホール(スルーホール)214が形成され、その各ビアホール214に伝熱ポスト24が設けられている。このビアホール214は、配線基板2を基板面側から平面視した際に、すべての導体パターン221〜224と重ならない位置に形成されている。

この各伝熱ポスト24は、基板21全体をその厚さ方向に貫通しており、上端がソルダーレジスト25の上面から露出するとともに、下端がソルダーレジスト26の下面から露出している。そして、伝熱ポスト24は、その上端が補強部材4に接触し、下端が補強部材5に接触している。

この各伝熱ポスト(熱伝導部)24は、前述した基板21(絶縁層)よりも高い伝熱性を有する。これにより、補強部材4から伝熱ポスト24を介して補強部材5へ熱を効率的に伝達することができる。その結果、半導体パッケージ1の放熱性を向上させることができる。

また、この各伝熱ポスト24は、基板21をその厚さ方向に貫通するものであるため、簡単かつ高精度に形成することができる。

また、各伝熱ポスト24は、中空であってもよいし、中実であってもよい。また、各伝熱ポスト24の横断面形状としては、特に限定されず、例えば、円形、楕円形、多角形等が挙げられる。また、伝熱ポスト24の数は、特に限定されず、任意であるが、配線基板2の機械的強度を損ねない程度に、できるだけ多くするのが好ましい。

各伝熱ポスト24は、電気信号の伝送に寄与しないものである。これにより、補強部材4から伝熱ポスト24を介して補強部材5へ熱をより効率的に伝達することができる。

本実施形態では、複数の伝熱ポスト24は、配線基板2を平面視したときに、配線基板2の外周部に沿って互いに間隔を隔てて並設されている。特に、複数の伝熱ポスト24は、配線基板2を平面視したときに、配線基板2の外周部に沿って周方向に等間隔で並設されているのが好ましい。これにより、配線基板2の温度分布をより均一化することができる。

また、複数の伝熱ポスト24は、配線基板2を平面視したときに、前述した導体パターン221、222、223に重ならないように設けられている。これにより、伝熱ポスト24の形成が簡単となるとともに、伝熱ポスト24と導体パターン221、222、223との短絡を防止することができる。

このような各伝熱ポスト24の構成材料としては、前述した基板21(絶縁層)よりも高い伝熱性を有するものであれば、特に限定されないが、金属材料を用いるのが好ましい。

かかる金属材料としては、例えば、銅、銅系合金、アルミ、アルミ系合金等の各種金属および各種合金が挙げられる。これらのうち、1種以上を使用できる。中でも、かかる金属材料としては、伝熱性に優れる観点から銅、銅系合金、アルミ、または、アルミ系合金を用いるのが好ましい。これにより、配線基板2の放熱性を向上させることもできる。

また、伝熱ポスト24の構成材料は、前述した導体ポスト231〜233の構成材料と異なっていてもよいが、導体ポスト231〜233の構成材料と同じであるのが好ましい。

[半導体素子]
半導体素子3は、例えば、集積回路素子(IC)であり、より具体的には、例えば、ロジックIC、メモリおよび受発光素子等である。

この半導体素子3は、前述した配線基板2の基板21の上面(一方の面)に接合され、導体パターン221に電気的に接続されている。

具体的には、半導体素子3は、その下面に、図示しない複数の端子が設けられており、その各端子が金属バンプ31を介して、配線基板2の導体パターン221の前記接続用電極部(端子)に電気的に接続されている。これにより、半導体素子3と配線基板2の導体パターン221とが電気的に接続されている。

金属バンプ31の構成材料としては、特に限定されないが、前述した金属バンプ71と同様、例えば、錫−鉛系、錫−銀系、錫−亜鉛系、錫−ビスマス系、錫−アンチモン系、錫−銀−ビスマス系、錫−銅系、錫−銀−銅系等のいずれかのろう材(半田)を用いることができる。

また、半導体素子3は、接着層32を介して、配線基板2の上面に接着(接合)されている。この接着層32は、接着性および絶縁性を有する材料で構成され、例えば、アンダーフィル材の硬化物で構成されている。アンダーフィル材としては、特に限定されず、公知のアンダーフィル材を用いることができるが、後述する絶縁材81を形成するための半田接合用レジストと同様のものを用いることもできる。

[第2補強部材]
第2補強部材(スティフナー)4は、前述した配線基板2の基板21の上面の、半導体素子3が接合されていない部分に接合されている。このような第2補強部材4は、基板21よりも熱膨張係数が小さい。これにより、基板21の熱膨張を抑えることができる。また、第2補強部材4は、板状をなしている。これにより、第2補強部材4の構成を簡単かつ小型なものとすることができる。

第2補強部材4の基板21と反対側の面(上面)は、半導体素子3の基板21と反対側の面(すなわち上面)と同一面上またはそれよりも基板21側(下側)に位置しているのが好ましい。これにより、半導体パッケージ1の製造に際し、第2補強部材4の設置後に半導体素子3を設置する場合、半導体素子3の設置が容易となる。

本実施形態では、第2補強部材4の上面と、半導体素子3の上面とが同一面上に位置している。これにより、半導体パッケージ1を薄型化しつつ、配線基板2の反りを効果的に抑制または防止することができる。また、第2補強部材4の上面上に他の構造体(例えば、基板、半導体素子、ヒートシンク等)を設ける場合、その構造体の設置を安定的に行うことができる。
なお、第2補強部材4および半導体素子3を封止樹脂でモールドしてもよい。

また、図2に示すように、第2補強部材4は、半導体素子3の周囲を囲むように設けられている。本実施形態では、第2補強部材4には、第2補強部材4を貫通する開口部41が形成されており、この開口部41の内側に半導体素子3が配置されている。すなわち、第2補強部材4は、半導体素子3を囲むように環状(より具体的には四角環状)をなしている。これにより、第2補強部材4による配線基板2の剛性を高める効果を優れたものとすることができる。
開口部41の底面には、ソルダーレジスト25が露出しており、開口部41の周縁の内側には、ソルダーレジスト25の貫通孔251が位置する。

また、第2補強部材4は、半導体素子3との間の距離(開口部41の内周面と半導体素子3の外周面33との間の距離)が半導体素子3の全周に亘って一定となるように形成されている。これにより、第2補強部材4および半導体素子3の一体性が増し、これらによる配線基板2の補強効果が好適に発揮される。

また、第2補強部材4は、半導体素子3との熱膨張係数差が7ppm/℃以下であることが好ましい。これにより、半導体素子3および第2補強部材4が一体的に配線基板2を補強し、半導体パッケージ1全体の熱膨張を抑えることができる。

また、第2補強部材4の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第2補強部材4が金属材料で構成されていると、第2補強部材4の放熱性を高めることができる。その結果、半導体パッケージ1の放熱性を向上させることができる。
本実施形態では、第2補強部材4は金属材料で構成され、開口部41の内周面を含む全面が導電性となっている。

かかる金属材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、各種金属材料を用いることができるが、放熱性および低熱膨張を実現する観点から、Feを含む合金を用いるのが好ましい。

かかるFeを含む合金としては、例えば、Fe−Ni系合金、Fe−Co−Cr系合金、Fe−Co系合金、Fe−Pt系合金、Fe−Pd系合金等のいずれかを使用でき、なかでも、Fe−Ni系合金を用いるのが好ましい。

このような金属材料は、放熱性に優れるだけでなく、熱膨張係数が低く、かつ、一般的な半導体素子3の熱膨張係数に近い熱膨張係数を有する。そのため、半導体素子3および第2補強部材4が一体的に配線基板2を補強することができる。

Fe−Ni系合金としては、FeおよびNiを含むものであれは、特に限定されず、FeおよびNiの他に、残部(M)として、Co、Ti、Mo、Cr、Pd、Pt等の金属のうちの1種または2種以上の金属を含んでいてもよい。

より具体的には、Fe−Ni系合金としては、例えば、Fe−36Ni合金(インバー)等のFe−Ni合金、Fe−32Ni−5Co合金(スーパーインバー)、Fe−29Ni−17Co合金(コバール)、Fe−36Ni−12Co合金(エリンバー)等のFe−Ni−Co合金、Fe−Ni−Cr−Ti合金、Ni−28Mo−2Fe合金等のNi−Mo−Fe合金等が挙げられ、これらのいずれかを使用できる。また、Fe−Ni−Co合金は、例えば、KV−2、KV−4、KV−6、KV−15、KV−25等のKVシリーズ(NEOMAXマテリアル社製)、Nivarox等の商品名で市販されている。また、Fe−Ni合金は、例えば、NS−5、D−1(NEOMAXマテリアル社製)等の商品名で市販されている。また、Fe−Ni−Cr−Ti合金は、例えば、Ni−Span C−902(大同スペシャルメタル社製)、EL−3(NEOMAXマテリアル社製)等の商品名で市販されている。

また、Fe−Co−Cr系合金としては、Fe、CoおよびCrを含むものであれば特に限定されないが、例えば、Fe−54Co−9.5Cr(ステンレスインバー)等のFe−Co−Cr合金が挙げられる。なお、Fe−Co−Cr系合金は、Fe、CoおよびCrの他に、Ni、Ti、Mo、Pd、Pt等の金属のうちの1種または2種以上の金属を含んでいてもよい。

また、Fe−Co系合金としては、FeおよびCoを含むものであれば特に限定されず、FeおよびCoの他に、Ni、Ti、Mo、Cr、Pd、Pt等の金属のうちの1種または2種以上の金属を含んでいてもよい。

また、Fe−Pt系合金としては、FeおよびPtを含むものであれば特に限定されず、FeおよびPtの他に、Co、Ni、Ti、Mo、Cr、Pd等の金属のうちの1種または2種以上の金属を含んでいてもよい。

また、Fe−Pd系合金としては、FeおよびPdを含むものであれば、特に限定されず、FeおよびPdの他に、Co、Ni、Ti、Mo、Cr、Pt等の金属のうちの1種または2種以上の金属を含んでいてもよい。

特に、第2補強部材4の熱膨張係数は、0.5ppm/℃以上10ppm/℃以下であるのが好ましく、1ppm/℃以上7ppm/℃以下であるのがより好ましく、1ppm/℃以上5ppm/℃以下であるのがさらに好ましい。これにより、半導体素子3と第2補強部材4との熱膨張係数差を小さくし、これらが一体として配線基板2を補強することができる。そのため、配線基板2の反りを効果的に防止することができる。
なお、本明細書において、熱膨張係数は、50℃〜150℃における面方向の平均線膨張係数を意味する。

また、第2補強部材4と半導体素子3との熱膨張係数差の絶対値は、7ppm/℃以下であるのが好ましく、5ppm/℃以下であるのがより好ましく、2ppm/℃以下であるのがさらに好ましい。これにより、半導体素子3と第2補強部材4との熱膨張係数差を小さくし、これらが一体として配線基板2を補強することができる。そのため、配線基板2の反りを効果的に防止することができる。

上述したような熱膨張係数の観点から、第2補強部材4を構成する金属材料がFe−Ni系合金である場合、前記Fe−Ni系合金は、Niの含有量が30wt%以上50wt%以下であるのが好ましく、Niの含有量が35wt%以上45wt%以下であるのがより好ましい。これにより、第2補強部材4の熱膨張係数を半導体素子3の熱膨張係数に近づけることができる。この場合、前記Fe−Ni系合金は、Feの含有量が50wt%以上70wt%以下であるのが好ましく、Feの含有量が55wt%以上65wt%以下であるのがより好ましい。

また、第2補強部材4を構成する金属材料がFe−Ni系合金である場合、前記Fe−Ni系合金は、FeおよびNiの合計含有量が85wt%以上100wt%以下であるのが好ましく、FeおよびNiの合計含有量が90wt%以上100wt%以下であるのがより好ましい。すなわち、前記Fe−Ni系合金は、残部(M)の含有量が0wt%以上15wt%以下であるのが好ましく、残部(M)の含有量が0wt%以上10wt%以下であるのがより好ましい。これにより、第2補強部材4の熱膨張係数を半導体素子3の熱膨張係数に近づけることができる。

また、第2補強部材4の平均厚さは、配線基板2の熱膨張係数や、配線基板2の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、0.02mm以上0.8mm以下程度である。

[第1補強部材]
第1補強部材(スティフナー)5は、配線基板2の基板21の下面(他方の面)に接合されている。このような第1補強部材5は、第2補強部材4と同様に、基板21よりも熱膨張係数が小さい。これにより、基板21の熱膨張を抑えることができる。また、第1補強部材5は、板状をなしている。これにより、第1補強部材5の構成を簡単かつ小型なものとすることができる。

また、図3に示すように、第1補強部材5は、配線基板2(基板21)の外周部(導体パターン224よりも外側)に沿って設けられた部分(枠部)51と、金属バンプ71同士の間に設けられた部分52とを有している。
第1補強部材5の部分51と配線基板2(基板21)との接合により、第1補強部材5が配線基板2を効果的に補強することができる。また、第1補強部材5の部分52と配線基板2との接合により、第1補強部材5の剛性が高められる。

より具体的に説明すると、図3に示すように、第1補強部材5は、前述した各金属バンプ71に非接触で各金属バンプ71を囲むように形成された複数の開口部53を有する。各開口部53は、第1補強部材5を貫通している。この開口部53間の領域が部分52に該当することとなる。これにより、第1補強部材5が配線基板2の下面に占める面積の割合を大きくすることができる。その結果、第1補強部材5による配線基板2の剛性を高める効果を優れたものとすることができる。

ここで、本実施形態では、各開口部53は、平面視にて、円形をなしている。なお、各開口部53の平面視形状は、これに限定されず、例えば、楕円形、多角形等であってもよい。

また、各開口部53は、各金属バンプ71に対応して(一対一で対応して)設けられている。これにより、第1補強部材5の剛性の均一化を図ることができる。また、第1補強部材5の放熱性も向上させることができる。
基板面側からの平面視において、各開口部53の周縁の内側にソルダーレジスト26の貫通孔261の周縁が位置している。貫通孔261の径は、開口部53の径よりも小さい。

また、第1補強部材5は、各金属バンプ71との間の距離(すなわち、平面視における開口部53の壁面531と金属バンプ71の外周面との間の距離)が金属バンプ71の全周に亘って一定となるように形成されている。これにより、第1補強部材5および各金属バンプ71の一体性が増し、これらによる配線基板2の補強効果が好適に発揮される。

また、前述した第2補強部材4と同様、第1補強部材5は、半導体素子3との熱膨張係数差が7ppm/℃以下であるのが好ましい。これにより、第1補強部材5が効果的に配線基板2を補強し、半導体パッケージ1全体の熱膨張を抑えることができる。

また、第1補強部材5の構成材料としては、前述したような熱膨張係数を有するものであれば、特に限定されず、前述した第2補強部材4の構成材料と同様のものを用いることができ、例えば、金属材料、セラミックス材料等を用いることができるが、金属材料を用いるのが好ましい。第1補強部材5が金属材料で構成されていると、第1補強部材5の放熱性を高めることができる。その結果、半導体パッケージ1の放熱性を向上させることができる。

かかる金属材料としては、特に限定されないが、放熱性および低熱膨張を実現する観点から、Fe−Ni系合金を用いるのが好ましい。Fe−Ni系合金としては、前述した第2補強部材4と同様のものを用いることができる。
本実施形態では、第1補強部材5は金属材料で構成され、開口部53の内周面を含む全面が導電性となっている。

特に、第1補強部材5の熱膨張係数は、0.5ppm/℃以上10ppm/℃以下であるのが好ましく、1ppm/℃以上7ppm/℃以下であるのがより好ましく、1ppm/℃以上5ppm/℃以下であるのがさらに好ましい。これにより、半導体素子3と第1補強部材5との熱膨張係数差を小さくし、第1補強部材5が配線基板2を効果的に補強することができる。そのため、配線基板2の反りを効果的に防止することができる。

また、第1補強部材5と半導体素子3との熱膨張係数差の絶対値は、7ppm/℃以下であるのが好ましく、5ppm/℃以下であるのがより好ましく、2ppm/℃以下であるのがさらに好ましい。これにより、半導体素子3と第1補強部材5との熱膨張係数差を小さくし、第1補強部材5が配線基板2を効果的に補強することができる。そのため、配線基板2の反りを効果的に防止することができる。

また、第1補強部材5と第2補強部材4との熱膨張係数差の絶対値は、2ppm/℃以下であるのが好ましく、1ppm/℃以下であるのがより好ましく、0ppm/℃であるのがさらに好ましい。これにより、第1補強部材5と第2補強部材4との熱膨張係数差を小さくし、これらの熱膨張差に起因する配線基板2の反りを防止することができる。

このような観点から、第1補強部材5の構成材料は、第2補強部材4の構成材料と同種または同じであるのが好ましい。

また、第1補強部材5の平均厚さは、配線基板2の熱膨張係数や、配線基板2の形状、大きさ、構成材料等に応じて決められるものであり、特に限定されないが、例えば、0.02mm以上0.8mm以下程度である。

第1補強部材5の開口部53の内壁531と金属バンプ71との間には、絶縁材81が設けられている。これにより、第1補強部材5と各金属バンプ71との接触を防止することができる。そのため、半導体パッケージ1の信頼性を優れたものとしつつ、第1補強部材5の剛性および放熱性を高めることができる。

また、絶縁材81は、金属バンプ71の周囲を囲むように形成され、かつ、各金属バンプ71に接合されている。これにより、絶縁材81は、金属バンプ71を補強している。
絶縁材81は、金属バンプ71の導体パターン224側の基部側面を取り囲み、金属バンプ71の湾曲面に接触している。また、本実施形態では、絶縁材81は、金属バンプ71の側面側から、導体パターン224側(開口部内壁側)に向けて末広がりとなる形状となっている。絶縁材81は、硬化前に金属バンプ71と補強部材5の開口部53内面間でメニスカスを形成するため、金属バンプ71の周面から、開口部53の内壁に向けて広がるような形状となる。
これにより、絶縁材81により、金属バンプ71が補強され、かつ、絶縁材81により、金属バンプ71と補強部材との接触が防止される。ただし、絶縁材81の形状は、このような形状に限定されるものではない。
このような絶縁材81は、絶縁性を有し、樹脂材料を含んで構成されている。このような絶縁材81は、特に限定されないが、例えば、熱硬化性を有する半田接合用樹脂組成物により形成されるのが好ましい。

このような半田接合用樹脂組成物(以下、「硬化性フラックス)とも言う)は、フラックス活性化合物を有する熱硬化性の樹脂組成物であり、半田接合時にフラックスとして作用し、次いで加熱することにより、硬化して半田接合部の補強材として作用する。また、かかる半田接合用樹脂組成物は、半田接合の際に、半田接合面および半田材料の酸化物などの有害物を除去し、半田接合面を保護するとともに、半田材料の精錬を行って、強度の大きい良好な接合を可能にする。さらに、半田接合用樹脂組成物は、半田接合後に洗浄などにより除去する必要がなく、そのまま加熱することにより、三次元架橋した樹脂となり、半田接合部の補強材として作用する。

かかる半田接合用樹脂組成物は、例えば、フェノール性ヒドロキシル基を有する樹脂(A)および該樹脂の硬化剤(B)を含んで構成することができる。

フェノール性ヒドロキシル基を有する樹脂(A)としては、特に制限はないが、例えば、フェノールノボラック樹脂、アルキルフェノールノボラック樹脂、多価フェノールノボラック樹脂、レゾール樹脂、ポリビニルフェノール樹脂などを挙げることができる。これらのうち、いずれか1種以上を使用することができる。

また、硬化性フラックスにおいて、フェノール性ヒドロキシル基を有する樹脂(A)の含有量は、硬化性フラックス全体の20〜80重量%であることが好ましく、25〜60重量%であることがより好ましい。樹脂(A)の含有量が20重量%未満であると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。樹脂(A)の含有量が80重量%を超えると、十分な物性を有する硬化物が得られず、接合強度と信頼性が低下するおそれがある。

また、フェノール性ヒドロキシル基を有する樹脂(A)のフェノール性ヒドロキシル基は、その還元作用により、半田および金属表面の酸化物などの汚れを除去するので、半田接合のフラックスとして効果的に作用する。

また、フェノール性ヒドロキシル基を有する樹脂(A)の硬化剤(B)としては、例えば、エポキシ化合物、イソシアネート化合物などを挙げることができる。エポキシ化合物およびイソシアネート化合物としては、例えば、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系、レゾルシノール系などのフェノールベースのエポキシ化合物、イソシアネート化合物や、飽和脂肪族、環状脂肪族、不飽和脂肪族などの骨格をベースとして変性されたエポキシ化合物、イソシアネート化合物などを挙げることができる。これらのうち、いずれか1種以上を使用することができる。

また、硬化剤(B)の配合量は、硬化剤のエポキシ基、イソシアネート基などの反応性の官能基が、樹脂(A)のフェノール性ヒドロキシル基の0.5〜1.5当量倍であることが好ましく、0.8〜1.2当量倍であることがより好ましい。硬化剤の反応性の官能基がヒドロキシル基の0.5当量倍未満であると、十分な物性を有する硬化物が得られず、補強効果が小さくなって、接合強度と信頼性が低下するおそれがある。硬化剤の反応性の官能基がヒドロキシル基の1.5当量倍を超えると、半田および金属表面の酸化物などの汚れを除去する作用が低下し、半田接合性が不良となるおそれがある。

このような半田接合用樹脂組成物(硬化性フラックス)は、フェノール性ヒドロキシル基を有する樹脂(A)と該樹脂の硬化剤(B)の反応により、良好な物性を有する硬化物が形成されるために、半田接合後に洗浄によりフラックスを除去するが必要なく、硬化物により半田接合部が保護されて、高温、多湿雰囲気でも電気絶縁性を保持し、接合強度と信頼性の高い半田接合が可能となる。

なお、前述したような半田接合用樹脂組成物は、フェノール性ヒドロキシル基を有する樹脂(A)と該樹脂の硬化剤(B)の他に、硬化性酸化防止剤(C)、微結晶状態で分散するフェノール性ヒドロキシル基を有する化合物(D)および該化合物の硬化剤(E)、溶剤(F)、硬化触媒、密着性や耐湿性を向上させるためのシランカップリング剤、ボイドを防止するための消泡剤、あるいは液状または粉末の難燃剤等を含んでいてもよい。

また、半田接合用樹脂組成物としては、次のようなものも使用できる。
たとえば、半田接合用樹脂組成物は、熱硬化性樹脂と、フラックス活性化合物と、イミダゾール等の硬化促進剤とを含むものであってもよい。
熱硬化性樹脂としては、エポキシ樹脂、フェノキシ樹脂、シリコーン樹脂、オキセタン樹脂、フェノール樹脂、(メタ)アクリレート樹脂、ポリエステル樹脂(不飽和ポリエステル樹脂)、ジアリルフタレート樹脂、マレイミド樹脂、ポリイミド樹脂(ポリイミド前駆体樹脂)、ビスマレイミド−トリアジン樹脂、シアネート樹脂などが挙げられる。特に、エポキシ樹脂、(メタ)アクリレート樹脂、フェノキシ樹脂、ポリエステル樹脂、ポリイミド樹脂、シリコーン樹脂、マレイミド樹脂、ビスマレイミド−トリアジン樹脂、シアネート樹脂からなる群より選ばれる少なくとも1種を含む熱硬化性樹脂を用いることが好ましい。中でも、硬化性と保存性、硬化物の耐湿性の観点からエポキシ樹脂を使用することが好ましい。
また、フラックス活性化合物としては、フェノール性水酸基および/またはカルボキシル基を有する化合物が好ましい。フェノール性水酸基を有する化合物としては、例えば、フェノール、o−クレゾール、2,6−キシレノール、p−クレゾール、m−クレゾール、o−エチルフェノール、2,4−キシレノール、2,5−キシレノール、m−エチルフェノール、2,3−キシレノール、メジトール、3,5−キシレノール、p−tert−ブチルフェノール、カテコール、p−tert−アミルフェノール、レゾルシノール、p−オクチルフェノール、p−フェニルフェノール、ビスフェノールF、ビスフェノールAF、ビフェノール、ジアリルビスフェノールF、ジアリルビスフェノールA、トリスフェノール、テトラキスフェノールなどのフェノール性水酸基を含有するモノマー類、フェノールノボラック樹脂、o−クレゾールノボラック樹脂、ビスフェノールFノボラック樹脂、ビスフェノールAノボラック樹脂などのフェノール性水酸基を含有する樹脂が挙げられる。
これらのうち、いずれか1種以上を使用することができる。

カルボキシル基を有する化合物としては、例えば、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、脂肪族カルボン酸、芳香族カルボン酸などが挙げられる。前記脂肪族酸無水物としては、無水コハク酸、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などが挙げられる。前記脂環式酸無水物としては、メチルテトラヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、無水メチルハイミック酸、ヘキサヒドロ無水フタル酸、テトラヒドロ無水フタル酸、トリアルキルテトラヒドロ無水フタル酸、メチルシクロヘキセンジカルボン酸無水物などが挙げられる。前記芳香族酸無水物としては、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、ベンゾフェノンテトラカルボン酸無水物、エチレングリコールビストリメリテート、グリセロールトリストリメリテートなどが挙げられる。これらのうち、いずれか1種以上を使用することができる。
さらには、カルボキシル基とフェノール性水酸基とを有する化合物としては、サリチル酸、2,3−ジヒドロキシ安息香酸、2,4−ジヒドロキシ安息香酸、ゲンチジン酸(2,5−ジヒドロキシ安息香酸)、2,6−ジヒドロキシ安息香酸、3,4−ジヒドロキシ安息香酸、浸食子酸(3,4,5−トリヒドロキシ安息香酸)などの安息香酸誘導体;1,4−ジヒドロキシ−2−ナフトエ酸、3,5−ジヒドロキシ−2−ナフトエ酸などのナフトエ酸誘導体;フェノールフタリン;ジフェノール酸などが挙げられる。中でも、フェノールフタリン、ゲンチジン酸、2,4−ジヒドロキシ安息香酸、2,6−ジヒドロキシ安息香酸が好ましく、フェノールフタリン、ゲンチジン酸が特に好ましい。これらのうち、いずれか1種以上を使用することができる。

以上説明したように構成された半導体パッケージ1によれば、半導体素子3と接合された部分以外の部分においても、配線基板2の両面が第2補強部材4および第1補強部材5により補強されるため、半導体パッケージ1全体の剛性が増す。特に、第2補強部材4および第1補強部材5の熱膨張係数が配線基板2よりも小さいため、半導体素子3が配線基板2の全面に亘って設けられているのと同様に、半導体パッケージ1全体の剛性が増す。
そのため、配線基板2と半導体素子3との熱膨張係数差に起因する配線基板2の反りを抑制または防止することができる。

また、配線基板2の厚さを薄くすることができるので、配線基板2の厚さ方向での熱伝導性を高めることができる。そのため、半導体パッケージ1は、半導体素子3からの熱を配線基板2を介して逃すことができ、放熱性に優れる。また、第1補強部材5および第2補強部材4の構成材料を適宜選択することにより、半導体パッケージ1の放熱性を高めることもできる。

このようなことから、半導体素子3および配線基板2の昇温を抑えることができるので、この点でも、配線基板2と半導体素子3との熱膨張係数差に起因する配線基板2の反りを抑制または防止することができる。

(半導体パッケージの製造方法)
以上説明したような半導体パッケージ1は、以下のようにして製造することができる。

以下、図4ないし図7に基づき、半導体パッケージ1の製造方法(本発明の半導体パッケージの製造方法)を説明する。
はじめに、本実施形態の半導体パッケージ1の製造方法の概要について説明する。
本実施形態の半導体パッケージ1の製造方法は、
板状の第1補強部材5Aと、
板状の第1補強部材5A上に設けられ、前記第1補強部材5A側の一方の面側に第1導体パターン224が配置され、他方の面側に第2導体パターン221が配置されるとともに、導体パターンと、絶縁層とが交互に積層され、導体パターン間が電気的に接続された配線基板用積層体2Aと、
前記第2導体パターン221上に配置された板状の第2補強部材4Aとを有する積層体20を用意する工程と、
積層体20を加熱して前記絶縁層を熱硬化する工程と、
前記第1補強部材5Aの一部を選択的に除去して、前記第1導体パターン224を露出させるための開口部53を形成する工程と、
前記第2補強部材4Aの一部を選択的に除去して前記第2導体パターン221を露出させるための開口部41を形成する工程と、
第2補強部材4Aの開口部41から露出する第2導体パターン221に、半導体素子3を接続する工程とを含む。

次に、半導体パッケージ1の製造方法について詳細に説明する。
半導体パッケージ1の製造方法は、[1]板状の第1補強部材5Aを用意する第1工程と、[2]第1補強部材5Aの上面(一方の面)上に配線基板用積層体(コアレス基板用積層体)2Aを積層する第2工程と、[3]配線基板用積層体2Aの第1補強部材5Aと反対の面側に板状の第2補強部材4Aを接合して、積層体20を構成し、さらに、積層体20を加熱して配線基板用積層体2Aの絶縁層を熱硬化させる第3工程と、[4]第1補強部材5Aに開口部53を形成するとともに、第2補強部材4Aに開口部41を形成する第4工程と、[5]第2補強部材4Aの開口部41を介して、基板21に半導体素子3を搭載する第5工程とを有している。以下、各工程について順次詳細に説明する。

[1]第1工程
まず、図4(a)に示すように、板状の第1補強部材5Aを用意する。この第1補強部材5Aは、第1補強部材5となるものであり、例えば金属材料で構成されている。
この第1補強部材5Aは表裏面が平坦な平板であり、開口部は形成されていない。

次に、図4(b)に示すように、第1補強部材5Aの上面にソルダーレジスト26Aを形成する。ソルダーレジスト26Aは、前述したソルダーレジスト26を形成するためのものである。なお、ソルダーレジスト26Aは、例えば、第1補強部材5Aの上面に熱硬化性レジストを塗布し、硬化させることにより形成することができる。
ソルダーレジスト26Aは、本工程において、熱硬化されて、ソルダーレジスト26Aが第1補強部材5Aに固着することとなる。
ただし、ソルダーレジスト26Aと第1補強部材5Aとを接着層を介して固着してもよい。

[2]第2工程
次に、ソルダーレジスト26Aの上面に金属層224Aを形成する。金属層224Aは、ソルダーレジスト26Aの上面の全面を被覆するように設けられる。金属層224Aの形成方法としては、特に限定されず、例えば、蒸着や、スクリーン印刷等の各種印刷技術を用いることができる。次に、この金属層224Aをパターニングし、図4(c)に示すように、導体パターン(第1導体パターン)224を形成する。かかるパターンニングの方法としては、特に限定されないが、ウェットエッチングが好適に用いられる。
なお、スクリーン印刷により、ソルダーレジスト26A上に直接導体パターン224を形成してもよい。
さらには、ソルダーレジストの片面に、金属層224Aが設けられた積層フィルムを用い、第1補強部材5A上にソルダーレジスト26Aを設けると同時に金属層224Aを積層してもよい。

次に、図4(d)に示すように、導体パターン224の上面にシート状の絶縁層213Aを積層する。絶縁層213Aは、前述した配線基板2の絶縁層213を形成するためのものであり、絶縁層213Aを構成する樹脂組成物は、半硬化あるいは未硬化の状態である。
絶縁層213Aは、前述した基材を有するプリプレグであってもよく、また、基材を含まないものであってもよい。なお、絶縁層213Aが基材を含まない場合には、シート状の絶縁層213Aを積層するのではなく、ワニスを導体パターン224上に塗布し乾燥させて絶縁層213Aを形成してもよい。後述する絶縁層212A、211Aも絶縁層213Aと同様、半硬化あるいは未硬化の状態であり、プリプレグであってもよく、基材を含まないものであってもよい。
シート状の絶縁層213Aを、導体パターン224上に積層する方法としては、真空中で熱をかけながら、絶縁層213Aを導体パターン224上に押圧する真空プレス法、熱をかけながらローラを使用して、絶縁層213Aを導体パターン224上にラミネートする熱ラミネート法等が挙げられる。ただし、絶縁層と導体パターンとの間に空気等が入ることを防止でき、絶縁層と導体パターンとの密着性を向上させる観点からは、真空プレス法が好ましい。なお、後述する絶縁層212A、211Aも同様の方法で積層される。

次に、絶縁層213Aに貫通孔(ビアホール)を形成する。貫通孔の形成方法としては、特に限定されないが、例えば、レーザーを照射することにより形成することができる。ここで、レーザーとしては、例えばCOレーザー、UV−YAGレーザー等を用いることができる。なお、貫通孔は、例えば、ドリル等の機械加工によって形成することもできる。
次に、図4(e)に示すように、貫通孔内に導体ポスト233を形成する。導体ポスト233の形成方法としては、特に限定されないが、例えば、導電性ペーストを充填する方法、無電解めっきにより埋め込む方法、電解めっきにより埋め込む方法等を用いることができる。

次に、絶縁層213Aの上面に金属層223Aを形成する。次に、金属層223Aと同様にして、この金属層223Aをウェットエッチング等でパターニングし、図4(f)に示すように、導体パターン223を形成する。

次に、図5(a)に示すように、導体パターン223の上面に絶縁層212Aを積層する。絶縁層212Aは、前述した配線基板2の絶縁層212を形成するためのものである。

次に、図5(b)に示すように、前述と同様にして、絶縁層212Aに貫通孔(ビアホール)を形成し、貫通孔内に導体ポスト232を形成する。

次に、絶縁層212Aの上面に金属層222Aを形成する。次に、金属層224Aと同様にして、この金属層222Aをパターニングし、図5(c)に示すように、導体パターン222を形成する。

次に、図5(d)に示すように、導体パターン222の上面に絶縁層211Aを積層する。絶縁層211Aは、前述した配線基板2の絶縁層211を形成するためのものである。以上、3つの絶縁層211A〜213Aを積層することで絶縁層積層体21Aが得られる。絶縁層積層体21Aは、前述した配線基板2の基板21を形成するためのものである。

次に、図5(e)に示すように、前述と同様にして、絶縁層211Aに貫通孔(ビアホール)を形成し、貫通孔内に導体ポスト231を形成する。

次に、絶縁層211Aの上面に金属層221Aを形成する。次に、金属層224Aと同様にして、この金属層221Aをパターニングし、図6(a)に示すように、導体パターン221を形成する。
なお、導体パターンや、導体ポストの製造方法は上述した方法に限らず、いわゆるサブストラクティブ法、セミアディテイブ法、フルアディテイブ法のいずれであってもよい。また、たとえば、絶縁層213Aを積層するとともに、金属層223Aを積層し、その後、金属層223Aおよび絶縁層213Aを貫通するビアホールを形成し、このビアホールに導体ポストを形成してもよい。

次に、図6(b)に示すように、絶縁層211Aおよび導体パターン221の上面にソルダーレジスト25Aを形成する。ソルダーレジスト25Aは、前述したソルダーレジスト25を形成するためのものである。なお、ソルダーレジスト25Aは、前述したソルダーレジスト26Aと同様にして形成することができる。

次に、図6(c)に示すように、導体ポスト231、232、233と同様の方法を用いて、伝熱ポスト24を形成する。伝熱ポストを形成するためのスルーホールは、絶縁層211A〜213A、ソルダーレジスト25A、26Aを貫通する。
以上の工程により、第1補強部材5A上に導体パターンと絶縁層とが交互に積層され、かつ、絶縁層を挟んで配置される導体パターン同士が絶縁層に形成されたビアを介して電気的に接続された配線基板用積層体2Aが形成されることとなる。

[3]第3工程
次に、図6(d)に示すように、ソルダーレジスト25Aの上面に、板状の第2補強部材4Aを接合する。この第2補強部材4Aは、第2補強部材4となるものであり、例えば金属材料で構成されている。ソルダーレジスト25Aと第2補強部材4Aとの接合方法は、特に限定されず、ソルダーレジストの接着性を利用して、これらを直接接着してもよいし、接着剤を介して接合してもよい。第2補強部材4を第2ソルダーレジスト25A上に積層し、圧着する。たとえば、第1補強部材5A、配線基板用積層体2A、第2補強部材4Aを積層方向に沿って挟圧する。なお、伝熱ポストを設けない場合には、あらかじめ、第2ソルダーレジスト25Aを第2補強部材4上に積層した後、第2ソルダーレジスト25Aが設けられた第2補強部材4を、第2ソルダーレジスト25Aを介して導体パターン221上に圧着してもよい。
第2補強部材4Aは、表裏面が平坦な平板であり、開口部は形成されていない。この第2補強部材4Aを設けることで、配線基板用積層体2Aの一方の面の全面が第1補強部材5Aで被覆され、他方の面の全面が第2補強部材4Aで被覆された積層体20を得ることができる。

次に、積層体20を加熱して絶縁層211A、212A、213Aおよびソルダーレジスト25A、26Aを熱硬化させる。たとえば、積層体20を加熱炉内に設置して、180℃2時間加熱する。各絶縁層211A、212A、213Aおよび各ソルダーレジスト25A、26Aは、完全硬化して、BステージからCステージとなる。

[4]第4工程
次に、図7(a)に示すように、第1補強部材5Aの不要部を選択的に除去し、第1補強部材5Aに複数の開口部53を形成し、第1補強部材5Aを所望の形状にパターニングする。また、第2補強部材4Aの不要部を選択的に除去し、第2補強部材4Aに開口部41を形成し、第2補強部材4Aを所望の形状にパターニングする。これにより、第1補強部材5および第2補強部材4が形成される。なお、不要部分を除去する方法としては、特に限定されず、例えば、ドライエッチング、ウェットエッチング等の各種エッチング加工、レーザー照射加工などを用いることができるが、これらの中でも特にウェットエッチングを用いることが好ましい。ウェットエッチング処理によれば、第1、第2補強部材5A、4Aに対してより微細で精度のよい加工を行うことができる。

次に、図7(b)に示すように、ソルダーレジスト25A、26Aの所定箇所に貫通孔251,261を形成し、ソルダーレジスト25、26を得る。貫通孔の形成方法としては、特に限定されず、例えば、レーザを照射することにより形成することができる。ここで、レーザとしては、例えばCOレーザ、UV−YAGレーザ等を用いることができる。なお、貫通孔は、例えば、ドリル等の機械加工によって形成することもできる。
以上により、第1、第2補強部材5、4に狭持された配線基板2が得られる。

補強部材4A,5Aに開口部41,53を形成する際にウェットエッチングすることでソルダーレジスト25A,26Aのエッチングを防止しながら、金属製の補強部材4A,5Aに開口部を形成することができる。その後、ソルダーレジスト25A,26Aに貫通孔251,261を形成する際に、レーザを使用することで、ソルダーレジスト25A,26Aに比較的径の小さい貫通孔を形成することができる。

[5]第5工程
次に、図14に示すように、ソルダーレジスト26Aの貫通孔261から露出する導体パターン224上に絶縁材81Aを塗布する。そして、絶縁材81Aに金属ボール(半田ボール)71Aを押し込む。これにより、絶縁材81Aの一部が金属ボール71Aと貫通孔261内面との間に位置することとなる。その後、半田リフローにより金属ボール71Aと導体パターン224とを半田接合する。これにより、図7(c)に示すように、金属バンプ71および絶縁材81が形成される。かかる半田接合は、特に限定されないが、配線基板2の下面に各金属バンプ71が当接するように配置し、その状態で、例えば200〜280℃×10〜60秒間加熱することにより行うことができる。
その後、必要に応じて、絶縁材81を加熱して、絶縁材81の硬化を進行させてもよい。

このようにして得られた絶縁材81は、前述したように金属バンプ71の周囲を囲むように形成される。このとき、絶縁材81Aは、半田接合時にフラックスとして機能し、且つ、金属バンプ71との界面張力により半田接合部周辺をリング状に補強する形状で硬化する。

次に、図7(d)に示すように、補強部材4の開口部41の内側にアンダーフィル材を塗布した後、アンダーフィル材に金属バンプ31を押し込み、半導体素子3を金属バンプ31を介して配置する。その後、金属バンプ31と導体パターン221とを半田リフローにより接合する。このとき、アンダーフィル材が硬化する。なお、この場合、アンダーフィル材として前述した絶縁材81と同じようなフラックス活性のある樹脂を用いる。また、半導体素子3を搭載し、フラックスあるいは半田ペースト等を用いてリフローにより半導体素子3を配線基板2に接合させた後、通常のキャピラリーアンダーフィル材を配線基板2と半導体素子3との間に充填・硬化させることもできる。
以上のようにして、半導体パッケージ1が得られる。

以上のような半導体パッケージの製造方法によれば、複数の絶縁層211A〜213A、ソルダーレジスト25A,26Aを含んで構成される配線基板用積層体2Aを板状の第1、第2の補強部材4A、5Aで狭持した状態で、硬化させるため、硬化時の反りの発生を効果的に抑制することができる。補強部材4A、5Aには、開口部が形成されていないので、補強部材4A,5A自体が非常に反りにくく、配線基板用積層体2Aの熱硬化時の反りの発生を抑制することができる。
さらには、本実施形態では、各絶縁層に比べて、硬質で撓み難い金属製の板状の第1補強部材5A上に、複数の絶縁層211A〜213Aを順次積層している。絶縁層211A〜213Aを積層する際に、各絶縁層が若干収縮して、そりが発生することが懸念されるが、第1補強部材5Aは剛性が高くたわみにくいので、各絶縁層のそりの発生を抑制できる。
また、仮に、第1補強部材5A上に絶縁層211A〜213Aを積層した際に、反りが発生したとしても、金属製の板状の第2補強部材4Aを、絶縁層211Aに押圧することで、絶縁層211A〜213Aに発生した反りを低減することができる。
以上のように、本実施形態の半導体パッケージの製造方法では、半導体パッケージの製造過程で発生する反りを低減でき、そりの少ない半導体パッケージを得ることができる。
また、本実施形態では、補強部材4A,5Aを配線基板用積層体2Aに取り付けた後、導体パターンを露出させるための開口部41,53を形成しているので、導体パターンの位置にあわせて、開口部を形成できる。そのため、導体パターンと開口部との位置あわせが容易となる。これに対し、あらかじめ、開口部を形成した補強部材を導体パターンに貼り付ける際には、開口部と導体パターンの位置あわせに手間を要する。
また、補強部材4A,5Aを配線基板用積層体2Aに取り付けた後、導体パターンを露出させるための開口部41,53を形成し、さらに、ソルダーレジスト25A,26Aに貫通孔を形成しているので、補強部材4,5の開口部41,53とソルダーレジスト25,26の貫通孔251,261との位置を容易にあわせることができる。

(半導体装置)
次に、半導体装置について好適な実施形態に基づいて説明する。

図8は、図1に示す半導体パッケージを備える半導体装置を模式的に示す断面図である。

図8に示すように、半導体装置100は、マザーボード(基板)200と、このマザーボード200に搭載された半導体パッケージ1とを有している。

このような半導体装置100においては、半導体パッケージ1の金属バンプ71がマザーボード200の端子(図示せず)に接合されている。これにより、半導体パッケージ1とマザーボード200とが電気的に接続され、これらの間で電気的信号の伝送が行われる。また、この接合部を介して、半導体パッケージ1の熱をマザーボード200へ逃すことができる。

以上説明したような半導体装置100によれば、前述したような放熱性および信頼性に優れた半導体パッケージ1を備えるので、信頼性に優れる。

<第2実施形態>
図9は、本発明の第2実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図9中の上側を「上」、下側を「下」と言う。

以下、第2実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

本実施形態では、第1補強部材5Bは、第1補強部材5となる本体部5A´と、この本体部5A´を支持する補強材300とを備える。他の点は、前述した第1実施形態と同様である。

[1]第1工程
まず、図9に示すように、板状の補強材300と、補強材300の上面に設けられた本体部5A´とを有するシート状の補強部材5Bを用意する。補強材300は、本体部5A´を補強するためのものであり、比較的硬質なものである。これにより、補強部材5Bの剛性が高まる。このような補強材300の構成材料としては、特に限定されないが、例えば、銅などの金属材料が挙げられる。また、補強材300は、本体部5A´から剥離可能であるのが好ましく、これにより、後述する第4工程を円滑に行うことができる。
本体部5A´と補強材300との間に、剥離を可能とする剥離層を設けることが好ましい。剥離層は有機系剥離層、無機系剥離層のいずれであってもよく、また、それらの組合せでも用いることができる。
有機系剥離層としては、例えば、ベンゾトリアゾール等のトリアゾール化合物、オレイン酸等のカルボン酸化合物、チオール化合物等を含む剥離層が挙げられる。
無機系剥離層としては、
例えば、以下の(1)、(2)を必須とするものがあげられる。
(1)鉄、ニッケル、コバルトから選ばれる1種以上の金属、及び鉄、ニッケル、コバルトから選ばれる1種以上の金属の金属酸化物
(2)クロム、モリブデン、タングステンから選ばれる1種以上の金属、及びクロム、モリブデン、タングステンから選ばれる1種以上の金属の金属酸化物を含有する剥離層が挙げられる。
また、上記有機系剥離層と無機系剥離層とを組み合わせた剥離層としてもよい。耐熱性の点から無機系剥離層が好ましい。
次いで、本体部5A´の上面にソルダーレジスト26Aを形成する。

[2]第2工程
前述した第1実施形態の第2工程と同様であるため、説明を省略する。

[3]第3工程
前述した第1実施形態の第3工程と同様であるため、説明を省略する。

[4]第4工程
次に、本体部5A´から補強材300を剥離する。本体部5A´と補強材300とが離間するように力を加えてこれらを引き剥す。前記実施形態と同様、薄肉化された第1補強部材5B、すなわち、本体部5A´に開口部53を形成する。これにより、第1補強部材5を形成する。また、第2補強部材4Aに、開口部41を形成し、所望の形状にパターニングすることにより、第2補強部材4を形成する。他の点は第1実施形態と同様である。

[5]第5工程
前述した第1実施形態の第5工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ1が得られる。

このような半導体パッケージの製造方法によれば、補強材300によって、前述した第1実施形態と比較して、第1補強部材5Bの剛性を高くすることができる。そのため、第1実施形態と比較して、より効果的に、積層時の各樹脂層の反り等を抑制することができる。

<第3実施形態>
図10は、本発明の第3実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図10中の上側を「上」、下側を「下」と言う。

以下、第3実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

第3実施形態の補強部材の製造方法は、第1補強部材をエッチダウンする以外は、前述した第1実施形態と同様である。

[1]第1工程
まず、図10(a)に示すように、第1補強部材5Aを用意する。ここで、第1補強部材5Aとして、第1補強部材5の厚さよりも厚いものを用意する。第1補強部材5Aの厚さとしては、特に限定されないが、第1補強部材5の厚さよりも1mm〜5mm程度厚いのが好ましい。
次いで、第1補強部材5Aの上面にソルダーレジスト26Aを形成する。

[2]第2工程
前述した第1実施形態の第2工程と同様であるため、説明を省略する。

[3]第3工程
前述した第1実施形態の第3工程と同様であるため、説明を省略する。

[4]第4工程
次に、第1補強部材5Aを所望の形状にパターニングすることにより、第1補強部材5を形成するとともに、前記実施形態と同様、第2補強部材4Aに開口部41を形成することで、第2補強部材4を形成する。この際、第1補強部材5Aについては、まず、図10(b)に示すように、その厚さを薄く(エッチダウン)した後、図10(c)に示すように、開口部53を形成することにより、所望の形状にパターニングする。このような順序によれば、効率的に、第1補強部材5Aをエッチングすることができる。すなわち、最初に、マスクのいらない薄肉化を行うことにより、効率的に、第1補強部材5Aを所望の形状に加工することができる。他の点は第1実施形態と同様である。

[5]第5工程
前述した第1実施形態の第5工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ1が得られる。

このような半導体パッケージの製造方法によれば、第1実施形態と比較して厚さの厚い第1補強部材5Aを用いているため、前述した第1実施形態と比較して、第1補強部材5Aの剛性を高くすることができる。そのため、第1実施形態と比較して、より効果的に、積層時の各樹脂層の反り等を抑制することができる。

<第4実施形態>
図11は、本発明の第4実施形態に係る半導体パッケージの製造方法を示す図である。
なお、以下では、説明の便宜上、図11中の上側を「上」、下側を「下」と言う。

以下、第4実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

本実施形態の半導体パッケージの製造方法は、
この板状の一方の補強部材4A上に、導体パターン221を積層し、その後、この導体パターン221上に、この導体パターン221に電気的に接続されるビア(導体ポスト)232が形成されたBステージの前記絶縁層212Aを積層して部材92を構成する工程と、
板状の他方の補強部材5A上に、導体パターン224と、この導体パターン224に接続される他のビア(導体ポスト)233が形成されたBステージの他の絶縁層213Aと、導体パターン224に前記他のビア233を介して接続される他の導体パターン223と形成して部材91を構成する工程と、
部材92と部材91を積層し、前記他の導体パターン223と、ビア232とを電気的に接続して積層体20を構成する工程とを含み、
積層体20を加熱して、各絶縁層213A、212Aの硬化を進行させてCステージとする。
なお、他の導体パターン223は、部材91ではなく、部材92の絶縁層212A上に設けられていてもよい。
より具体的には、以下の通りである。
本実施形態の半導体パッケージ1の製造方法は、[1]板状の第1補強部材5Aと、第
1補強部材5Aの一方の面側に設けられたソルダーレジスト26Aと、ソルダーレジスト26Aの第1補強部材5Aと反対の面側に設けられた第1導体パターン224とを有する第1シート部材911を用意し、第1導体パターン224を覆うようにソルダーレジスト26Aに少なくとも1つのプリプレグ(絶縁層)を積層して得られる第1部材91と、板状の第2補強部材4Aと、第2補強部材4Aの一方の面側に設けられたソルダーレジスト25Aと、ソルダーレジスト25Aの第2補強部材4Aと反対の面側に設けられた第2導体パターン221とを有する第2シート部材921を用意し、第2導体パターン221を覆うようにソルダーレジスト25Aに少なくとも1つのプリプレグ(絶縁層)を積層して得られる第2部材92とを用意する第1工程と、[2]第1部材91および第2部材92を、絶縁層同士を対向させて接合する第2工程と、[3]第1補強部材5Aの不要部を除去することにより第1補強部材5Aを所望形状に加工するとともに、第2補強部材4Aの除去部を除去することにより第2補強部材4Aを所望形状に加工する第3工程と、[4]第1補強部材5Aまたは第2補強部材4Aの除去された部分を介して、複数の絶縁層が積層してなる積層体(絶縁層積層体21A)に半導体素子3を搭載する第4工程とを有している。
以下、各工程について説明する。

[1]第1工程
第1工程では、第1部材91と第2部材92とを用意する。

(第1部材91の用意)
まず、板状の第1補強部材5Aを用意する。次に、前記実施形態と同様、第1補強部材5Aの上面にソルダーレジスト26Aを形成する。次に、前記実施形態と同様、ソルダーレジスト26Aの上面に金属層224Aを形成し、金属層224Aをパターニングすることにより、導体パターン(第1導体パターン)224を形成する。これにより、第1シート部材911が得られる。

次に、前記実施形態と同様、導体パターン224の上面に絶縁層213Aを積層する。次に、絶縁層213Aに貫通孔を形成し、貫通孔内に導体ポスト233を形成する。次に、前記実施形態と同様、絶縁層213Aの上面に金属層223Aを形成し、金属層223Aをパターニングすることにより、導体パターン223を形成する。次いで、絶縁層213A、ソルダーレジスト26Aを貫通する貫通孔を形成し、この貫通孔内に金属等を充填することで、伝熱ポスト24の第1補強部材5A側の部分241を構成する。
これにより、図11(a)に示すような第1部材91が得られる。

(第2部材92の用意)
まず、板状の第2補強部材4Aを用意する。次に、第2補強部材4Aの上面にソルダーレジスト25Aを形成する。次に、ソルダーレジスト25Aの上面に金属層221Aを形成し、金属層221Aをパターニングすることにより、導体パターン(第2導体パターン)221を形成する。これにより、第2シート部材921が得られる。

次に、導体パターン221の上面に絶縁層211Aを積層する。次に、絶縁層211Aに前記実施形態と同様の方法で、貫通孔を形成し、貫通孔内に導体ポスト231を形成する。次に、絶縁層211Aの上面に前記実施形態と同様の方法で、金属層222Aを形成し、金属層222Aをパターニングすることにより、導体パターン222を形成する。次に、導体パターン222の上面に絶縁層212Aを積層する。次に、絶縁層212Aに前記実施形態と同様の方法で、貫通孔を形成し、貫通孔内に導体ポスト232を形成する。その後、絶縁層212A、211A、ソルダーレジスト25Aを貫通する貫通孔を形成し、この貫通孔に金属等を充填して、伝熱ポスト24の第2補強部材4A側の部分242を構成する。
これにより、図11(b)に示すような第2部材92が得られる。

[2]第2工程
次に、図11(c)に示すように、第1部材91と第2部材92とを、絶縁層212A、213Aを対向させて接合(積層)する。第1、第2部材91、92を積層する方法としては、真空中で熱をかけながら、第1、第2部材91、92を挟圧する真空プレス法、熱をかけながらローラを使用して、第1部材91と第2部材92とをラミネートする熱ラミネート法等が挙げられる。
これにより、配線基板用積層体2Aと、補強部材5A,4Aを有する積層体20が得られる。
その後、第一実施形態の第3工程と同様、積層体20を加熱して絶縁層211A、212A、213Aおよびソルダーレジスト25A、26Aを熱硬化させる。たとえば、積層体20を加熱炉内に設置して、180℃2時間加熱する。各絶縁層211A、212A、213Aおよび各ソルダーレジスト25A、26Aは、完全硬化して、BステージからCステージとなる。

[3]第3工程
前述した第1実施形態の第4工程と同様であるため、説明を省略する。

[4]第4工程
前述した第1実施形態の第5工程と同様であるため、説明を省略する。
以上のようにして、半導体パッケージ1が得られる。

このような半導体パッケージの製造方法によれば、2枚の補強部材のそれぞれに樹脂層を積層するので、同時に各補強部材に樹脂層を積層すれば、第1実施形態と比較して、半導体パッケージ1の製造にかかる時間を短縮することができる。また、絶縁層の積層枚数が多い場合などには、片方の補強部材だけに絶縁層を積層していくと、補強部材から離れるにつれて、絶縁層の反りなどが発生し易くなる。このような場合に、2つの補強部材に、それぞれ、絶縁層を積層すれば、1つの補強部材に積層されるプリプレグの枚数を抑えることができるため、上記のような問題が発生するのを、効果的に防止することができる。

<第5実施形態>
図12および図13は、本発明の第5実施形態に係る半導体パッケージの製造方法を示す図である。なお、以下では、説明の便宜上、図12および図13中の上側を「上」、下側を「下」と言う。

以下、第5実施形態の半導体パッケージの製造方法について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

第5実施形態の補強部材の製造方法は、2つの半導体パッケージを途中まで同時に製造する以外は、前述した第1実施形態と同様である。

[1]第1工程
まず、図12(a)に示すように、2つの第1補強部材5Aを剥離可能な剥離層6で接着させてなるシート材を用意する。この剥離層6としては、有機系剥離層、無機系剥離層のいずれであってもよく、また、それらの組合せでも用いることができる。
有機系剥離層としては、例えば、ベンゾトリアゾール等のトリアゾール化合物、オレイン酸等のカルボン酸化合物、チオール化合物等を含む剥離層が挙げられる。
無機系剥離層としては、
例えば、以下の(1)、(2)を必須とするものがあげられる。
(1)鉄、ニッケル、コバルトから選ばれる1種以上の金属、及び鉄、ニッケル、コバルトから選ばれる1種以上の金属の金属酸化物
(2)クロム、モリブデン、タングステンから選ばれる1種以上の金属、及びクロム、モリブデン、タングステンから選ばれる1種以上の金属の金属酸化物を含有する剥離層が挙げられる。
また、上記有機系剥離層と無機系剥離層とを組み合わせた剥離層としてもよい。耐熱性の点から無機系剥離層が好ましい。
次に、図12(b)に示すように、各第1補強部材5Aの表面にソルダーレジスト26Aを形成する。次に、各ソルダーレジスト26Aの表面に金属層224Aを形成する。次に、図12(c)に示すように、金属層224Aをパターニングし、導体パターン(第1導体パターン)224を形成する。

[2]第2工程
次に、図12(c)に示すように、各導体パターン224に、絶縁層および導体パターンを交互に積層し、前記実施形態と同様に、ソルダーレジスト25Aを形成し、伝熱ポスト24を形成する。
本工程は、前述した第1実施形態の第2工程と同様であるため、その説明を省略する。

[3]第3工程
次いで、前記実施形態と同様に、図13(a)に示すように、各ソルダーレジスト25A上に、板状の第2補強部材4Aを接合する。次いで、図13(b)に示すように、2つの補強部材5Aが離間するように力を加え、剥離層6を剥がして、2つの第1補強部材5Aを分離する。これにより、途中まで、2つの半導体パッケージ1を同時に製造することができる。なお、以下の工程では、2つに分かれた積層体についてそれぞれ行えばよい。

その後、積層体を加熱して、各第1補強部材5A上のソルダーレジスト25A、26Aおよび絶縁層211A、212A、213Aを硬化させる。これにより、絶縁層211、212、213が形成される。各絶縁層211A、212A、213Aおよび各ソルダーレジスト25A、26Aは、完全硬化して、BステージからCステージとなる。

[4]第4工程
前述した第1実施形態の第4工程と同様であるため、説明を省略する。

[5]第5工程
前述した第1実施形態の第5工程と同様であるため、説明を省略する。

以上のようにして、半導体パッケージ1が得られる。
このような本実施形態では、一対の第1補強部材5Aを剥離層を介して固定した状態で、各第1補強部材5A上に絶縁層を積層している。1対の第1補強部材5Aが剥離層を介して固定されているので、第1補強部材5Aが反りにくい状態となっている。そのため、第1補強部材5A上に多数の絶縁層を積層しても、反りの発生を抑制することができる。
さらには、一対の第1補強部材5Aを剥離層を介して固定した状態で、各第1補強部材5A上に絶縁層を積層することで、樹脂層が上下対象に積層されることとなる。これにより、反りが発生してしまうことを防止できる。

以上、本発明の半導体パッケージの製造方法を図示の実施形態について説明したが、本発明は、これに限定されるものではなく、接着体を構成する各部は、同様の機能を発揮し得る任意の構成のものと置換することができる。また、任意の構成物が付加されていてもよい。

また、前述した実施形態では、補強部材5A側から各層を積層する製造方法であったが、補強部材4A側から各層を積層する製造方法であってもよい。

また、前述した実施形態では、配線基板に伝熱ポストが形成されているが、伝熱ポストは、省略してもよい。
さらに、第5実施形態では、接着層を介して接着された一対の第1補強部材のそれぞれに絶縁層211A〜213Aを積層した後、導体パターン221を形成し、その後、第2補強部材4Aを積層した。そして、その後、第1補強部材5A間を剥離したが、これに限られるものではない。
たとえば、接着層を介して接着された一対の第1補強部材5Aのそれぞれに絶縁層211A〜213Aを積層した後、1対の補強部材5Aを剥離してから、導体パターン221を設けてもよく、また、接着層を介して接着された一対の第1補強部材5Aのそれぞれに絶縁層211A〜213A、導体パターン221を積層した後、1対の補強部材5Aを剥離してから、第2補強部材4Aを積層してもよい。
さらには、第5実施形態では、接着層を介して接着された一対の補強部材5Aのそれぞれに絶縁層211A〜213Aを積層したが、これに限らず、接着層を介して接着された一対の補強部材4Aに、ソルダーレジスト25Aを介して、導体パターン221を形成するとともに、絶縁層211A〜213Aを積層してもよい。
すなわち、
一対の補強部材4Aを用意して、前記一対の補強部材4A間を接着する工程と、
各補強部材4A上に、前記導体パターン221を形成し、
前記各導体パターン221上に前記絶縁層211A〜213Aを積層する工程と、
絶縁層213A上に導体パターン224を設ける工程と、
前記導体パターン224上に補強部材5Aを設ける工程と、
一方の補強部材4Aから、他方の補強部材4Aを剥離する工程と
を実施して、2対の前記積層体を用意してもよい。他の点は、第5実施形態と同様の方法で半導体パッケージを製造できる。

また、第1〜3実施形態では、補強部材5A上に各層を積層していたが、これに限られるものではない。補強部材4A上に各層を積層してもよい。
すなわち、補強部材4A上に、導体パターン221を形成し、導体パターン221上に絶縁層211Aを積層し、この絶縁層211A上に導体パターン224を形成した後、導体パターン224上に補強部材5Aを設けてもよい。このとき、補強部材4Aに前記開口部41を形成する工程では、補強部材4Aを薄肉化するとともに、開口部41を形成してもよい。薄肉化する方法は、第2〜3実施形態と同様である。すなわち、補強部材4Aを本体部と、この本体部を支持する補強材とを備えるものとして、前記本体部から前記補強材を剥離することで、補強部材4Aを薄肉化してもよく、補強部材4Aをエッチングすることで薄肉化してもよい。
さらには、前記各実施形態では、配線基板に伝熱ポストが形成されていたが、伝熱ポストはなくてもよい。

本発明は、以下の態様を含む。
[1]板状の第1補強部材を用意する第1工程と、
前記第1補強部材の一方の面上に複数の絶縁層を積層することにより絶縁層積層体を形成するとともに、前記絶縁層積層体の一方の面側に第1導体パターンを、他方の面側に第2導体パターンをそれぞれ形成する第2工程と、
前記絶縁層積層体の前記第1補強部材と反対の面側に板状の第2補強部材を接合する第3工程と、
前記第1補強部材の不要部を除去することにより前記第1補強部材を所望形状に加工するとともに、前記第2補強部材の不要部を除去することにより前記第2補強部材を所望形状に加工する第4工程と、
前記第1補強部材または前記第2補強部材の前記除去された部分を介して、前記絶縁層積層体に半導体素子を搭載する第5工程とを有することを特徴とする半導体パッケージの製造方法。
[2] 前記第1工程では、板状の補強材の一方の面側に支持された前記第1補強部材を用意し、
前記第2工程では、前記第1補強部材の前記補強材と反対の面側に前記絶縁層積層体を形成し、
前記第4工程に先立って、前記補強材を前記第1補強部材から剥離する[1]に記載の半導体パッケージの製造方法。
[3] 前記第3工程では、前記第1補強部材を所望の平面視形状に加工するとともに、前記第1補強部材を薄肉化する[1]に記載の半導体パッケージの製造方法。
[4] 前記第3工程では、前記第1補強部材を所望の厚さに薄肉化してから、所望の平面視形状に加工する[3]に記載の半導体パッケージの製造方法。
[5] 板状の第1補強部材の一方の面上に少なくとも1つの絶縁層を積層するとともに、最も前記第1補強部材側に位置する前記絶縁層の前記第1補強部材の面側に第1導体パターンを形成して得られる第1部材と、板状の第2補強部材の一方の面上に少なくとも1つの絶縁層を積層するとともに、最も前記第2補強部材側に位置する前記絶縁層の前記第2補強部材の面側に第2導体パターンを形成して得られる第2部材とを用意する第1工程と、
前記第1部材および前記第2部材を、前記絶縁層同士を対向させて接合する第2工程と、
前記第1補強部材の不要部を除去することにより前記第1補強部材を所望形状に加工するとともに、前記第2補強部材の除去部を除去することにより前記第2補強部材を所望形状に加工する第3工程と、
前記第1補強部材または前記第2補強部材の前記除去された部分を介して、前記複数の絶縁層が積層してなる積層体に半導体素子を搭載する第4工程とを有することを特徴とする半導体パッケージの製造方法。
[6] 前記第1補強部材および前記第2補強部材は、それぞれ、金属材料で構成されている[1]ないし[5]のいずれかに記載の半導体パッケージの製造方法。

[7] 板状の第1補強部材と、前記第1補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第1補強部材と反対の面側に設けられた第1導体パターンとを有するシート部材を用意する第1工程と、
前記第1導体パターンを覆うように前記樹脂層に複数の絶縁層を積層し、絶縁層積層体を形成する第2工程と、
前記絶縁層積層体の前記第1補強部材と反対の面上に第2導体パターンを形成する第3工程と、
前記絶縁層積層体の前記第1補強部材と反対の面側に板状の第2補強部材を接合する第4工程と、
前記第1補強部材の不要部を除去することにより前記第1補強部材を所望形状に加工するとともに、前記第2補強部材の不要部を除去することにより前記第2補強部材を所望形状に加工する第5工程と、
前記第1補強部材または前記第2補強部材の前記除去された部分を介して、前記絶縁層積層体に半導体素子を搭載する第6工程とを有することを特徴とする半導体パッケージの製造方法。
[8] 前記第1工程では、前記第1補強部材の前記樹脂層と反対の面側に、板状の補強材が設けられたシート部材を用意し、
前記第5工程に先立って、前記補強材を前記第1補強部材から剥離する[7]に記載の半導体パッケージの製造方法。
[9] 前記第4工程では、前記第1補強部材を所望の平面視形状に加工するとともに、前記第1補強部材を薄肉化する[7]に記載の半導体パッケージの製造方法。
[10] 前記第4工程では、前記第1補強部材を所望の厚さに薄肉化してから、所望の平面視形状に加工する[9]に記載の半導体パッケージの製造方法。
[11] 板状の第1補強部材と、前記第1補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第1補強部材と反対の面側に設けられた第1導体パターンとを有する第1シート部材を用意し、前記第1導体パターンを覆うように前記樹脂層に少なくとも1つの絶縁層を積層して得られる第1部材と、板状の第2補強部材と、前記第2補強部材の一方の面側に設けられた樹脂層と、前記樹脂層の前記第2補強部材と反対の面側に設けられた第2導体パターンとを有する第2シート部材を用意し、前記第2導体パターンを覆うように前記樹脂層に少なくとも1つの絶縁層を積層して得られる第2部材とを用意する第1工程と、
前記第1部材および前記第2部材を、前記絶縁層同士を対向させて接合する第2工程と、
前記第1補強部材の不要部を除去することにより前記第1補強部材を所望形状に加工するとともに、前記第2補強部材の除去部を除去することにより前記第2補強部材を所望形状に加工する第3工程と、
前記第1補強部材または前記第2補強部材の前記除去された部分を介して、前記複数の絶縁層が積層してなる積層体に半導体素子を搭載する第4工程とを有することを特徴とする半導体パッケージの製造方法。
[12] 前記第1補強部材および前記第2補強部材は、それぞれ、金属材料で構成されている[7]ないし[11]のいずれかに記載の半導体パッケージの製造方法。
この出願は、2011年11月1日に出願された日本特許出願2011―240433および日本特許出願2011―240434を基礎とする優先権を主張し、その開示をすべてここに取り込む。

1 半導体パッケージ
2 配線基板
2A 配線基板用積層体
3 半導体素子
4 補強部材
4A 補強部材
5 補強部材
5A 補強部材
5B 補強部材
6 剥離層
20 積層体
21 基板
21A 絶縁層積層体
24 伝熱ポスト
25 ソルダーレジスト
25A ソルダーレジスト
26 ソルダーレジスト
26A ソルダーレジスト
31 金属バンプ
32 接着層
33 外周面
41 開口部
51 部分
52 部分
53 開口部
71 金属バンプ
71A 金属ボール
81 絶縁材
81A 絶縁材
91 部材
92 部材
200 マザーボード
211,212,213 絶縁層
211A 絶縁層
212A 絶縁層
213A 絶縁層
214 ビアホール
221A 金属層
221 導体パターン
222A 金属層
222 導体パターン
223A 金属層
223 導体パターン
224A 金属層
224 導体パターン
231 導体ポスト
232 導体ポスト
233 導体ポスト
241 部分
242 部分
251 貫通孔
261 貫通孔
300 補強材
531 壁面
911 シート部材
921 シート部材
100 半導体装置

Claims (14)

  1. 少なくとも
    板状の第1補強部材と、
    この板状の第1補強部材上に設けられた第1導体パターンと、
    この第1導体パターン上に設けられた熱硬化性の絶縁層と、
    前記絶縁層上に設けられた第2導体パターンと、
    前記第2導体パターン上に配置された板状の第2補強部材とを有する積層体を用意する工程と、
    前記積層体を加熱して、前記絶縁層を熱硬化する工程と、
    熱硬化した前記積層体の前記第1補強部材の一部を選択的に除去して、前記第1導体パターンを露出させるための開口部を形成する工程と、
    前記第2補強部材の一部を選択的に除去して前記第2導体パターンを露出させるための開口部を形成する工程と、
    前記第1補強部材の前記開口部を介して露出する前記第1導体パターン、あるいは、前記第2補強部材の前記開口部から露出する第2導体パターンに、半導体素子を接続する工程とを含み、
    前記第1補強部材の50〜150℃の面内方向の平均線膨張係数および前記第2補強部材の50〜150℃の面内方向の平均線膨張係数が、0.5〜10ppm/℃である半導体パッケージの製造方法。
  2. 請求項1に記載の半導体パッケージの製造方法において、
    積層体を用意する前記工程は、
    前記板状の第1補強部材を用意する工程と、
    この板状の第1補強部材上で、前記第1導体パターンおよびBステージの前記絶縁層をこの順で積層する工程と、
    前記絶縁層上に、他の導体パターンおよびBステージの他の絶縁層を介して、前記第2導体パターンおよび前記第2補強部材を配置する工程とを含み、
    前記積層体を加熱する前記工程では、前記絶縁層および前記他の絶縁層の硬化を進行させてCステージとする半導体パッケージの製造方法。
  3. 請求項1または2に記載の半導体パッケージの製造方法において、
    前記積層体は、前記第1導体パターンと、前記絶縁層と、前記第2導体パターンとを含んで構成されたコアレス基板用積層体と、このコアレス基板用積層体を挟んで配置される前記第1補強部材および前記第2補強部材を含む半導体パッケージの製造方法。
  4. 請求項1乃至3のいずれかに記載の半導体パッケージの製造方法において、
    積層体を用意する前記工程では、
    前記第1補強部材および前記第2補強部材のうちいずれか一方の補強部材と、前記第1導体パターンおよび前記第2導体パターンのうち、前記一方の補強部材側に配置された一方の導体パターンとの間にソルダーレジストとなる絶縁性樹脂層が配置された積層体を用意し、
    前記一方の補強部材に前記開口部を形成する前記工程を実施した後、
    前記絶縁性樹脂層の一部を選択的に除去して、前記一方の補強部材の前記開口部に連通するとともに前記一方の導体パターンが露出する貫通孔を形成する工程と、
    前記一方の補強部材の前記開口部および前記貫通孔を介して、前記一方の導体パターンに接するように金属バンプを配置する工程とを実施する半導体パッケージの製造方法。
  5. 請求項4に記載の半導体パッケージの製造方法において、
    前記一方の補強部材に前記開口部を形成する前記工程では、
    前記一方の補強部材の一部をウェットエッチングで選択的に除去して前記開口部を形成し、
    前記絶縁性樹脂層に貫通孔を形成する前記工程では、前記絶縁性樹脂層の一部をレーザにより、選択的に除去して前記貫通孔を形成し、
    径が、前記一方の補強部材の前記開口部の径よりも小さく、周縁部が、前記一方の補強部材の前記開口部の周縁部の内側に位置する前記貫通孔を形成する半導体パッケージの製造方法。
  6. 請求項4または5に記載の半導体パッケージの製造方法において、
    前記金属バンプを配置する前記工程では、
    前記貫通孔内部に、前記一方の導体パターンを被覆するように、フラックス活性化合物および熱硬化性樹脂を含む絶縁性材料を充填する工程と、
    前記絶縁性材料に前記金属バンプを押し込むことで、前記金属バンプと前記一方の補強部材の前記開口部の周縁部との間の隙間に前記絶縁性材料を配置する工程と、
    前記金属バンプおよび前記絶縁性材料を加熱して、前記金属バンプと一方の導体パターンとを接合するとともに、前記絶縁性材料を硬化させる工程とを実施する半導体パッケージの製造方法。
  7. 請求項1乃至6のいずれかに記載の半導体パッケージの製造方法において、
    積層体を用意する前記工程では、
    前記第1補強部材上に、前記第1導体パターンを形成し、
    前記第1導体パターン上に前記絶縁層を積層し、
    この絶縁層上に前記第2導体パターンを形成した後、
    前記第2導体パターン上に前記第2補強部材を設ける半導体パッケージの製造方法。
  8. 請求項7に記載の半導体パッケージの製造方法において、
    前記第1補強部材に前記開口部を形成する前記工程では、
    前記第1補強部材を薄肉化するとともに、前記開口部を形成する半導体パッケージの製造方法。
  9. 請求項8に記載の半導体パッケージの製造方法において、
    前記第1補強部材は、前記第1導体パターンが設けられる本体部と、この本体部を支持する補強材とを備え、
    前記第1補強部材に前記開口部を形成する前記工程では、
    前記本体部から前記補強材を剥離することで、前記第1補強部材を薄肉化する半導体パッケージの製造方法。
  10. 請求項8に記載の半導体パッケージの製造方法において、
    前記第1補強部材に前記開口部を形成する前記工程では、
    前記第1補強部材をエッチングすることで薄肉化する半導体パッケージの製造方法。
  11. 請求項1乃至6のいずれかに記載の半導体パッケージの製造方法において、
    積層体を用意する前記工程では、
    一対の第1補強部材を用意して、前記一対の第1補強部材間を接着する工程と、
    各第1補強部材上に、前記第1導体パターンを形成し、
    前記各第1導体パターン上に前記絶縁層を積層する工程と、
    この絶縁層上に前記第2導体パターンを設ける工程と、
    前記第2導体パターン上に前記第2補強部材を設ける工程と、
    前記一対の第1補強部材のうちの一方の第1補強部材から、他方の第1補強部材を剥離する工程と
    を実施して、2対の前記積層体を用意する半導体パッケージの製造方法。
  12. 請求項1乃至6のいずれかに記載の半導体パッケージの製造方法において、
    積層体を用意する前記工程は、
    前記第1補強部材上に、前記第1導体パターンを形成し、前記第1導体パターン上に前記絶縁層を積層する工程と、
    前記第2補強部材上に、前記第2導体パターンを形成し、前記第2導体パターン上に他の熱硬化性の絶縁層を積層する工程と、
    前記第1補強部材と前記第2補強部材とを、前記絶縁層、前記他の絶縁層およびこれらの絶縁層間に配置された他の導体パターンを介して接合する工程とを含む半導体パッケージの製造方法。
  13. 請求項1乃至12のいずれかに記載の半導体パッケージの製造方法において、
    前記第1補強部材の前記平均線膨張係数と、前記第2補強部材の前記平均線膨張係数との差が、2ppm/℃以下である半導体パッケージの製造方法。
  14. 請求項1乃至13のいずれかに記載の半導体パッケージの製造方法において、
    前記第1補強部材の前記平均線膨張係数および前記第2補強部材の前記平均線膨張係数が、熱硬化後の前記絶縁層の50〜150℃の面内方向の平均線膨張係数よりも小さい半導体パッケージの製造方法。
JP2012238564A 2011-11-01 2012-10-30 半導体パッケージの製造方法 Active JP5304940B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011240434 2011-11-01
JP2011240434 2011-11-01
JP2011240433 2011-11-01
JP2011240433 2011-11-01
JP2012238564A JP5304940B2 (ja) 2011-11-01 2012-10-30 半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012238564A JP5304940B2 (ja) 2011-11-01 2012-10-30 半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2013118364A JP2013118364A (ja) 2013-06-13
JP5304940B2 true JP5304940B2 (ja) 2013-10-02

Family

ID=48191663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012238564A Active JP5304940B2 (ja) 2011-11-01 2012-10-30 半導体パッケージの製造方法

Country Status (3)

Country Link
JP (1) JP5304940B2 (ja)
TW (1) TWI549248B (ja)
WO (1) WO2013065287A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6266965B2 (ja) * 2013-12-04 2018-01-24 Jx金属株式会社 多層プリント配線基板の製造方法及びベース基材
CN108463879A (zh) * 2016-01-14 2018-08-28 三菱电机株式会社 散热板构造体、半导体装置以及散热板构造体的制造方法
KR101778433B1 (ko) * 2016-03-22 2017-09-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2019079990A (ja) * 2017-10-26 2019-05-23 日東電工株式会社 撮像素子実装基板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2751913B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置用パッケージ
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP5096855B2 (ja) * 2007-09-27 2012-12-12 新光電気工業株式会社 配線基板の製造方法及び配線基板
JP5394625B2 (ja) * 2007-10-05 2014-01-22 新光電気工業株式会社 配線基板及びその製造方法
TW201007909A (en) * 2008-08-13 2010-02-16 Powertech Technology Inc Ball grid array package without solder balls
JP5228843B2 (ja) * 2008-11-28 2013-07-03 富士通株式会社 半導体素子搭載用基板及び半導体装置
TWI394240B (zh) * 2009-11-02 2013-04-21 Powertech Technology Inc 免用凸塊之覆晶封裝構造及其中介板

Also Published As

Publication number Publication date
TW201340270A (zh) 2013-10-01
TWI549248B (zh) 2016-09-11
JP2013118364A (ja) 2013-06-13
WO2013065287A1 (ja) 2013-05-10

Similar Documents

Publication Publication Date Title
JP4520355B2 (ja) 半導体モジュール
TWI415542B (zh) A printed wiring board, and a printed wiring board
US8129828B2 (en) Wiring substrate with reinforcement
JPWO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP3745335B2 (ja) 電子部品の製造方法及びその方法で得られた電子部品
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
JP4016039B2 (ja) 配線基板および配線基板の製造方法
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
KR101475109B1 (ko) 다층배선기판 및 그의 제조방법
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US7217992B2 (en) Semiconductor device, semiconductor wafer, semiconductor module, and a method of manufacturing semiconductor device
JP5079059B2 (ja) 多層配線基板
JP2005216937A (ja) 半導体装置およびその製造方法
JP2008166327A (ja) 配線基板及びその製造方法と半導体装置
US20090243065A1 (en) Semiconductor Device and Method for Manufacturing Semiconductor Device
US9078384B2 (en) Wiring substrate and method of manufacturing the same
US8525356B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor package
US20080184555A1 (en) Method of manufacturing multilayer wiring board
JP5284147B2 (ja) 多層配線基板
JP2012080144A (ja) 半導体パッケージの製造方法
JP2010165855A (ja) 配線基板及びその製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP2007180105A (ja) 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
TWI405523B (zh) 積層體、基板之製造方法、基板以及半導體裝置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130610

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150