JP2009182200A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009182200A JP2009182200A JP2008020691A JP2008020691A JP2009182200A JP 2009182200 A JP2009182200 A JP 2009182200A JP 2008020691 A JP2008020691 A JP 2008020691A JP 2008020691 A JP2008020691 A JP 2008020691A JP 2009182200 A JP2009182200 A JP 2009182200A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- opening
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 216
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 239000010410 layer Substances 0.000 claims description 277
- 238000000034 method Methods 0.000 claims description 51
- 239000012790 adhesive layer Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 25
- 230000001681 protective effect Effects 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 12
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 238000003754 machining Methods 0.000 abstract 1
- 239000010953 base metal Substances 0.000 description 24
- 239000003822 epoxy resin Substances 0.000 description 21
- 229920000647 polyepoxide Polymers 0.000 description 21
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 11
- 239000010949 copper Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 229910052759 nickel Inorganic materials 0.000 description 8
- 238000007747 plating Methods 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 239000009719 polyimide resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 239000004744 fabric Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000007822 coupling agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82035—Reshaping, e.g. forming vias by heating means
- H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
- H01L2224/82009—Pre-treatment of the connector or the bonding area
- H01L2224/8203—Reshaping, e.g. forming vias
- H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 レーザビームの照射によるレーザ加工により、開口部53を有するマスク金属層52をマスクとして、半導体構成体2の配線10の接続パッド部10aの下面中央部に対応する部分における下層絶縁膜1および接着層3に開口部13を形成する。この場合、レーザビームのビーム径が半導体構成体2の配線10の接続パッド部10aの直径よりも大きくても、下層絶縁膜1および接着層3に形成される開口部13の直径はマスク金属層52の開口部53の直径に応じた大きさとなり、開口部13の直径を可及的に小さくすることが可能となり、半導体構成体2の配線10の接続パッド部10aの直径を可及的に小さくすることが可能となり、半導体構成体2の微細化が可能となる。
【選択図】 図9
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体構成体の外部接続用電極は配線の接続パッド部であり、前記配線の接続パッド部下面に保護金属層が設けられていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項3に記載の発明において、前記接着層に前記下層絶縁膜の開口部に連通する開口部が形成され、前記下層配線は、前記金属層の開口部、前記下層絶縁膜の開口部および前記接着層の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体構成体および前記絶縁層上に上層絶縁膜が設けられ、前記上層絶縁膜上に上層配線が設けられていることを特徴とするものである。
請求項6に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線および前記上層配線に接続されて設けられていることを特徴とするものである。
請求項7に記載の発明に係る半導体装置は、請求項5に記載の発明において、前記絶縁層中に両面配線基板が前記下層配線および前記上層配線に接続されて埋め込まれていることを特徴とするものである。
請求項8に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とするものである。
請求項9に記載の発明に係る半導体装置は、請求項8に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項10に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記絶縁層は、前記半導体構成体を含む前記下層絶縁膜の上面に設けられた封止膜であることを特徴とするものである。
請求項11に記載の発明に係る半導体装置の製造方法は、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体の下面に下層絶縁膜を形成し、且つ、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程と、前記マスク金属層をマスクとしてレーザビームを照射することにより、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜に開口部を形成する工程と、前記下層絶縁膜下に下層配線を前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する工程と、を有することを特徴とするものである。
請求項12に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程は、ベース板を準備する工程と、前記ベース板上に、前記開口部を有する前記マスク金属層を形成する工程と、前記下層絶縁膜上に前記半導体構成体を固着する工程と、を含むことを特徴とするものである。
請求項13に記載の発明に係る半導体装置の製造方法は、請求項12に記載の発明において、前記下層絶縁膜に開口部を形成する工程は、前記ベース板を除去して、前記開口部を有する前記マスク金属層を露出する工程を含むことを特徴とするものである。
請求項14に記載の発明に係る半導体装置の製造方法は、請求項11に記載の発明において、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程は、前記下層絶縁膜とべた状のマスク金属層が固着されたものを準備する工程と、前記べた状のマスク金属層をパターニングして前記開口部を形成する工程と、前記下層絶縁膜上に前記半導体構成体を固着する工程と、を含むことを特徴とするものである。
請求項15に記載の発明に係る半導体装置の製造方法は、請求項13または14に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜と前記半導体構成体とを接着層で固着する工程を含むことを特徴とするものである。
請求項16に記載の発明に係る半導体装置の製造方法は、請求項15に記載の発明において、レーザビームを照射することにより前記接着層に前記下層絶縁膜の前記開口部に連通する開口部を形成する工程含むことを特徴とするものである。
請求項17に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記下層配線を形成する工程は、前記開口部を有する前記マスク金属層を除去し、前記下層絶縁膜の下面に前記下層配線を形成する工程を含むことを特徴とするものである。
請求項18に記載の発明に係る半導体装置の製造方法は、請求項16に記載の発明において、前記下層配線を形成する工程は、前記マスク金属層の下面に前記下層配線を形成し、且つ、前記下層配線以外の領域における前記マスク金属層を除去する工程を含むことを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜1を備えている。下層絶縁膜1の上面中央部には半導体構成体2がエポキシ系樹脂等からなる接着層3を介して搭載されている。
図14はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、下層配線21と下層絶縁膜21との間に銅からなる下部金属層61を設け、上層配線36と上層絶縁膜35との間に銅からなる下部金属層62を設け、半導体構成体2のシリコン基板4の上面をエポキシ系樹脂等からなる接着層63を介して上層絶縁膜35の下面に接着した点である。この場合、下層配線21の一端部は、下部金属層61の開口部64と下層絶縁膜21および接着層3の開口部13とを介して半導体構成体2の配線10の接続パッド部10aに接続されている。
図23はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、ビルドアップ工法により、下層配線および上層配線を共に2層配線構造とした点である。すなわち、第1の下層配線2Aおよび下層配線21を含む第1の下層絶縁膜1Aの下面には、第1の下層絶縁膜1Aと同一の材料からなる第2の下層絶縁膜1Bが設けられている。
図24はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、上下導通部42を備えておらず、その代わりに、接着層3を含む半導体構成体2の周囲における絶縁層34中に方形枠状で両面配線構造の回路基板81を埋め込んで配置した点である。
図29はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体2の配線10を含む保護膜8の下面にポリイミド系樹脂、エポキシ系樹脂等の絶縁材からなる静電気防止用保護膜91を設けた点である。
図30はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体2の配線10の接続パッド部10a下面に電解銅メッキからなる保護金属層92を設けた点である。この場合、保護金属層92は、レーザビームが照射されるときに、配線10の接続パッド部10aを保護するためのものである。すなわち、配線10を5〜10μmの厚さに形成し、レーザビームによりエッチングされる量を見込んで、この配線10の接続パッド部10a上にのみ、保護金属層92を数μmの厚さに形成しておくと半導体構成体2の薄型化を図ることができる。
図31はこの発明の第7実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体2の配線10の接続パッド部10a下面中央部に電解銅メッキからなる柱状電極(外部接続用電極)93を設け、配線10を含む保護膜8の下面にエポキシ系樹脂等からなる封止膜94をその下面が柱状電極93の下面と面一となるように設けた点である。この場合、柱状電極93を含む封止膜94の下面は接着層3を介して下層絶縁膜1の上面中央部に接着されている。下層配線21は、下層絶縁膜1および接着層3の開口部13を介して半導体構成体2の柱状電極93に接続されている。
図32はこの発明の第8実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体2および下層絶縁膜1の上面にエポキシ系樹脂等からなる封止膜(絶縁層)95のみを設けた点である。この場合、封止膜95はトランスファモールド法等のモールド法により形成される。
2 半導体構成体
3 接着層
4 シリコン基板
5 接続パッド
6 絶縁膜
8 保護膜
10 配線
21 下層配線
31 下層オーバーコート膜
33 半田ボール
34 絶縁層
35 上層絶縁膜
36 上層配線
39 上層オーバーコート膜
41 貫通孔
42 上下導通部
51 ベース板
52 マスク金属層
53 開口部
56 サブベース板
Claims (18)
- 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記下層絶縁膜下に設けられた下層配線と、少なくとも前記半導体構成体の周囲における前記下層絶縁膜上に設けられた絶縁層とを備えた半導体装置において、前記下層配線と前記下層絶縁膜との間に、前記半導体構成体の外部接続用電極に対応する部分に開口部を有する金属層が設けられ、前記金属層の開口部に対応する部分における前記下層絶縁膜に開口部が形成され、前記下層配線は前記金属層の開口部および前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体の外部接続用電極は配線の接続パッド部であり、前記配線の接続パッド部下面に保護金属層が設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とする半導体装置。
- 請求項3に記載の発明において、前記接着層に前記下層絶縁膜の開口部に連通する開口部が形成され、前記下層配線は、前記金属層の開口部、前記下層絶縁膜の開口部および前記接着層の開口部を介して前記半導体構成体の外部接続用電極に接続されていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体および前記絶縁層上に上層絶縁膜が設けられ、前記上層絶縁膜上に上層配線が設けられていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記下層絶縁膜、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に上下導通部が前記下層配線および前記上層配線に接続されて設けられていることを特徴とする半導体装置。
- 請求項5に記載の発明において、前記絶縁層中に両面配線基板が前記下層配線および前記上層配線に接続されて埋め込まれていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とする半導体装置。
- 請求項8に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
- 請求項1に記載の発明において、前記絶縁層は、前記半導体構成体を含む前記下層絶縁膜の上面に設けられた封止膜であることを特徴とする半導体装置。
- 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体の下面に下層絶縁膜を形成し、且つ、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程と、
前記マスク金属層をマスクとしてレーザビームを照射することにより、前記半導体構成体の外部接続用電極に対応する部分における前記下層絶縁膜に開口部を形成する工程と、
前記下層絶縁膜下に下層配線を前記下層絶縁膜の開口部を介して前記半導体構成体の外部接続用電極に接続させて形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項11に記載の発明において、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程は、ベース板を準備する工程と、前記ベース板上に、前記開口部を有する前記マスク金属層を形成する工程と、前記下層絶縁膜上に前記半導体構成体を固着する工程と、を含むことを特徴とする半導体装置の製造方法。
- 請求項12に記載の発明において、前記下層絶縁膜に開口部を形成する工程は、前記ベース板を除去して、前記開口部を有する前記マスク金属層を露出する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項11に記載の発明において、前記下層絶縁膜下に開口部を有するマスク金属層を形成する工程は、前記下層絶縁膜とべた状のマスク金属層が固着されたものを準備する工程と、前記べた状のマスク金属層をパターニングして前記開口部を形成する工程と、前記下層絶縁膜上に前記半導体構成体を固着する工程と、を含むことを特徴とする半導体装置の製造方法。
- 請求項13または14に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜と前記半導体構成体とを接着層で固着する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項15に記載の発明において、レーザビームを照射することにより前記接着層に前記下層絶縁膜の前記開口部に連通する開口部を形成する工程含むことを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記下層配線を形成する工程は、前記開口部を有する前記マスク金属層を除去し、前記下層絶縁膜の下面に前記下層配線を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項16に記載の発明において、前記下層配線を形成する工程は、前記マスク金属層の下面に前記下層配線を形成し、且つ、前記下層配線以外の領域における前記マスク金属層を除去する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020691A JP4636090B2 (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
KR1020090004927A KR101009123B1 (ko) | 2008-01-31 | 2009-01-21 | 반도체 장치의 제조방법 |
TW098102360A TWI390696B (zh) | 2008-01-31 | 2009-01-22 | 半導體裝置及其製造方法 |
CN2009100098367A CN101499456B (zh) | 2008-01-31 | 2009-01-24 | 半导体器件及其制造方法 |
US12/359,427 US7972903B2 (en) | 2008-01-31 | 2009-01-26 | Semiconductor device having wiring line and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008020691A JP4636090B2 (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009182200A true JP2009182200A (ja) | 2009-08-13 |
JP4636090B2 JP4636090B2 (ja) | 2011-02-23 |
Family
ID=40930841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008020691A Expired - Fee Related JP4636090B2 (ja) | 2008-01-31 | 2008-01-31 | 半導体装置およびその製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7972903B2 (ja) |
JP (1) | JP4636090B2 (ja) |
KR (1) | KR101009123B1 (ja) |
CN (1) | CN101499456B (ja) |
TW (1) | TWI390696B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181830A (ja) * | 2010-03-03 | 2011-09-15 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4840373B2 (ja) * | 2008-01-31 | 2011-12-21 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
WO2010104610A2 (en) * | 2009-03-13 | 2010-09-16 | Tessera Technologies Hungary Kft. | Stacked microelectronic assemblies having vias extending through bond pads |
US8987896B2 (en) * | 2009-12-16 | 2015-03-24 | Intel Corporation | High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same |
JP2012256675A (ja) * | 2011-06-08 | 2012-12-27 | Shinko Electric Ind Co Ltd | 配線基板、半導体装置及びその製造方法 |
CN104464583B (zh) * | 2014-12-09 | 2018-05-25 | 合肥鑫晟光电科技有限公司 | 一种点灯检测装置以及方法 |
US10152299B2 (en) | 2015-03-06 | 2018-12-11 | Apple Inc. | Reducing response latency of intelligent automated assistants |
JP6741419B2 (ja) * | 2015-12-11 | 2020-08-19 | 株式会社アムコー・テクノロジー・ジャパン | 半導体パッケージおよびその製造方法 |
JP6904055B2 (ja) * | 2017-05-19 | 2021-07-14 | Tdk株式会社 | 半導体ic内蔵基板及びその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003188314A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 素子内蔵基板の製造方法および素子内蔵基板 |
JP2004087661A (ja) * | 2002-08-26 | 2004-03-18 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
US5353498A (en) * | 1993-02-08 | 1994-10-11 | General Electric Company | Method for fabricating an integrated circuit module |
US5527741A (en) * | 1994-10-11 | 1996-06-18 | Martin Marietta Corporation | Fabrication and structures of circuit modules with flexible interconnect layers |
JP3015712B2 (ja) * | 1995-06-30 | 2000-03-06 | 日東電工株式会社 | フィルムキャリアおよびそれを用いてなる半導体装置 |
US5567657A (en) * | 1995-12-04 | 1996-10-22 | General Electric Company | Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers |
JP2842378B2 (ja) * | 1996-05-31 | 1999-01-06 | 日本電気株式会社 | 電子回路基板の高密度実装構造 |
US6271469B1 (en) * | 1999-11-12 | 2001-08-07 | Intel Corporation | Direct build-up layer on an encapsulated die package |
US6154366A (en) * | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
TW434664B (en) * | 1999-12-29 | 2001-05-16 | Advanced Semiconductor Eng | Lead-bond type chip package and method for making the same |
US7061084B2 (en) * | 2000-02-29 | 2006-06-13 | Advanced Semiconductor Engineering, Inc. | Lead-bond type chip package and manufacturing method thereof |
JP2003017854A (ja) | 2001-06-28 | 2003-01-17 | Kyocera Corp | 多層配線基板及びその製造方法 |
JP3908157B2 (ja) * | 2002-01-24 | 2007-04-25 | Necエレクトロニクス株式会社 | フリップチップ型半導体装置の製造方法 |
JP3918681B2 (ja) | 2002-08-09 | 2007-05-23 | カシオ計算機株式会社 | 半導体装置 |
TWI239581B (en) | 2003-01-16 | 2005-09-11 | Casio Computer Co Ltd | Semiconductor device and method of manufacturing the same |
KR100682650B1 (ko) * | 2003-01-16 | 2007-02-15 | 가시오게산키 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
JP2004311768A (ja) * | 2003-04-08 | 2004-11-04 | Shinko Electric Ind Co Ltd | 基板の製造方法及び半導体装置用基板及び半導体装置 |
WO2004109771A2 (en) | 2003-06-03 | 2004-12-16 | Casio Computer Co., Ltd. | Stackable semiconductor device and method of manufacturing the same |
CN100418211C (zh) | 2003-12-25 | 2008-09-10 | 卡西欧计算机株式会社 | 半导体器件及其制造方法 |
JP4840373B2 (ja) | 2008-01-31 | 2011-12-21 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
-
2008
- 2008-01-31 JP JP2008020691A patent/JP4636090B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-21 KR KR1020090004927A patent/KR101009123B1/ko not_active IP Right Cessation
- 2009-01-22 TW TW098102360A patent/TWI390696B/zh not_active IP Right Cessation
- 2009-01-24 CN CN2009100098367A patent/CN101499456B/zh not_active Expired - Fee Related
- 2009-01-26 US US12/359,427 patent/US7972903B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217337A (ja) * | 2000-01-31 | 2001-08-10 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003188314A (ja) * | 2001-12-20 | 2003-07-04 | Sony Corp | 素子内蔵基板の製造方法および素子内蔵基板 |
JP2004087661A (ja) * | 2002-08-26 | 2004-03-18 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウェーハ及びその製造方法、並びに実装構造 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011181830A (ja) * | 2010-03-03 | 2011-09-15 | Casio Computer Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI390696B (zh) | 2013-03-21 |
CN101499456B (zh) | 2011-05-04 |
US7972903B2 (en) | 2011-07-05 |
US20090194866A1 (en) | 2009-08-06 |
KR101009123B1 (ko) | 2011-01-18 |
TW200941689A (en) | 2009-10-01 |
CN101499456A (zh) | 2009-08-05 |
KR20090084684A (ko) | 2009-08-05 |
JP4636090B2 (ja) | 2011-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
JP4752825B2 (ja) | 半導体装置の製造方法 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP4636090B2 (ja) | 半導体装置およびその製造方法 | |
JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
JP2007180351A (ja) | 回路基板、半導体装置及び回路基板の製造方法 | |
JP2009043857A (ja) | 半導体装置およびその製造方法 | |
TWI384595B (zh) | 半導體裝置及其製造方法 | |
JP2009182202A (ja) | 半導体装置の製造方法 | |
JP2009260165A (ja) | 半導体装置 | |
JP2011155313A (ja) | 半導体装置 | |
JP5042762B2 (ja) | 半導体装置 | |
JP2005260120A (ja) | 半導体装置 | |
JP2009043858A (ja) | 半導体装置およびその製造方法 | |
JP5137320B2 (ja) | 半導体装置およびその製造方法 | |
JP2008288481A (ja) | 半導体装置およびその製造方法 | |
JP4913372B2 (ja) | 半導体装置 | |
JP2010166095A (ja) | 半導体装置及び回路基板の製造方法 | |
JP5053003B2 (ja) | 半導体装置およびその製造方法 | |
JP5393649B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101108 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |