CN101499456A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101499456A
CN101499456A CNA2009100098367A CN200910009836A CN101499456A CN 101499456 A CN101499456 A CN 101499456A CN A2009100098367 A CNA2009100098367 A CN A2009100098367A CN 200910009836 A CN200910009836 A CN 200910009836A CN 101499456 A CN101499456 A CN 101499456A
Authority
CN
China
Prior art keywords
mentioned
peristome
dielectric film
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100098367A
Other languages
English (en)
Other versions
CN101499456B (zh
Inventor
定别当裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN101499456A publication Critical patent/CN101499456A/zh
Application granted granted Critical
Publication of CN101499456B publication Critical patent/CN101499456B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件及其制造方法。形成覆盖半导体构成体(2)的外部连接用电极(10a)的上表面的绝缘膜(3或1)，在绝缘膜(3或1)上形成掩模金属层(52、61)，该掩模金属层(52、61)上形成有平面尺寸比外部连接用电极(10a)的平面尺寸小的开口部(53、64)。将上述掩模金属层(52、65)作为掩模向绝缘膜(3或1)照射激光束，从而在绝缘膜(3或1)上形成到达外部连接用电极(10a)的连接用开口部(13)。在绝缘膜(3或1)上形成经由连接用开口部(13)与外部连接用电极(10a)连接的布线(21)。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法。
背景技术
为了提高半导体器件的组装密度，采用将称为CSP(chip size package：芯片尺寸封装)的半导体构成体设置在平面尺寸比该半导体构成体还大的底板上的方法。日本公开专利2004-71998号公报公开了这种半导体器件的构造以及制造方法。在该现有文献所公开的半导体器件中，在半导体构成体周围的底板上设置有绝缘层。在半导体构成体以及绝缘层上设置有上层绝缘膜。在上层绝缘膜上设置有与半导体构成体的外部连接用电极(柱状电极)相连接的上层布线。
然而，在上述以往的半导体器件的制造方法中，为了将在上层绝缘膜上形成的上层布线与半导体构成体的柱状电极相连接，需要在与半导体构成体的柱状电极的上表面中央部相对应的部分的上层绝缘膜上形成开口部。这种情况下，通过照射激光束的激光加工而在上层绝缘膜上形成开口部的技术已被公知。
另一方面，目前当激光束的束径最小为50μm左右时，而在上层绝缘膜上形成的开口部直径为70μm左右。这种情况下，考虑到激光加工精度，需要使半导体构成体的柱状电极直径为100～120μm。因此，半导体构成体的微细化存在一定的极限，存在无法适应柱状电极个数的增加的问题。
发明内容
因此，本发明的目的在于提供能够进一步实现微细化的半导体器件以及制造方法。
根据本发明，提供一种半导体器件，其包括：具有半导体衬底4以及在上述半导体衬底4上设置的外部连接用电极10a的半导体构成体2；在上述半导体构成体2的周围形成的绝缘层34；具有与上述半导体构成体2的上述外部连接用电极10a对应的开口部13的绝缘膜3或1；经由上述开口部13与上述外部连接用电极10a连接，从与上述半导体衬底4对应的区域向与上述绝缘层34对应的区域延伸的布线21。
另外，提供一种半导体器件的制造方法。形成覆盖上述半导体构成体2的上述外部连接用电极10a的上表面的绝缘膜3或1，以及上述绝缘膜3或1下与外部连接用电极10a对应地，形成平面尺寸比上述外部连接用电极10a小的开口部53、64的掩模金属层52、61。将上述掩模金属层52、65作为掩模，向上述绝缘膜3或1照射激光束，从而在上述绝缘膜3或1上形成到达外部连接用电极10a的连接用开口部13。此后，在绝缘膜3或1上，使布线21经由连接用开口部13与外部连接用电极10a连接，从而形成该半导体器件。
发明效果
根据本发明，将具有在绝缘膜上设置的开口部的金属层作为掩模来照射激光束，在与半导体构成体的外部连接用电极相对应的部分的绝缘膜上形成连接用开口部，从而能够使半导体构成体的外部连接用电极进一步微细化。
附图说明
图1为本发明第1实施方式的半导体器件的剖视图。
图2为在图1所示的半导体器件的制造方法例中最初准备的构件的剖视图。
图3A是图2后续工序的剖视图，图3B是其俯视图。
图4为图3后续工序的剖视图。
图5为图4后续工序的剖视图。
图6为图5后续工序的剖视图。
图7为图6后续工序的剖视图。
图8为图7后续工序的剖视图。
图9为图8后续工序的剖视图。
图10为图9后续工序的剖视图。
图11为图10后续工序的剖视图。
图12为图11后续工序的剖视图。
图13为图12后续工序的剖视图。
图14为本发明第2实施方式的半导体器件的剖视图。
图15为图14所示的半导体器件的制造方法的一例中的最初准备的层叠片的剖视图。
图16为图15后续工序的剖视图。
图17为图16后续工序的剖视图。
图18为图17后续工序的剖视图。
图19为图18后续工序的剖视图。
图20为图19后续工序的剖视图。
图21为图20后续工序的剖视图。
图22为图21后续工序的剖视图。
图23为本发明第3实施方式的半导体器件的剖视图。
图24为本发明第4实施方式的半导体器件的剖视图。
图25为图24所示的半导体器件的制造方法的一例中的规定的工序的剖视图。
图26为图25后续工序的剖视图。
图27为图26后续工序的剖视图。
图28为图27后续工序的剖视图。
图29为本发明第5实施方式的半导体器件的剖视图。
图30为本发明第6实施方式的半导体器件的剖视图。
图31为本发明第7实施方式的半导体器件的剖视图。
图32为本发明第8实施方式的半导体器件的剖视图。
附图标记说明
1：下层绝缘膜(绝缘膜)；2：半导体构成体；3：粘接层(绝缘膜)；4：硅基板(半导体基板)；5：连接焊盘；6：绝缘膜；8：保护膜；10：配线(配线部件)；10a：连接焊盘部(外部连接用电极)；13：开口部(连接用开口部)；21：下层配线(配线)；31下层保护涂层膜；33：焊球；34：绝缘层；35：上层绝缘膜；36：上层配线；39：上层保护涂层膜；41：贯通孔；42：上下导通部；51：底板；52、65：掩模金属层；53、64：开口部；56：副底板；61：下部金属层(导体层)；81：电路基板；92：保护金属层
具体实施方式
(第1实施方式)
图1表示本发明第1实施方式的半导体器件的剖视图。该半导体器件具有由环氧类树脂、聚酰亚胺类树脂、玻璃布基材环氧树脂等形成的平面方形的下层绝缘膜1。在下层绝缘膜1的上表面中央部经由由环氧类树脂等形成的粘接层3安装有半导体构成体2。
半导体构成体2具有平面方形的硅衬底(半导体衬底)4。在硅衬底4的下表面设有规定功能的集成电路(未图示)，在下表面周边部沿着各边排列设置有与集成电路连接的由铝系金属等构成的多个连接焊盘5。在除了连接焊盘5的中央部以外的硅衬底4的下表面上设置了由氧化硅等构成的绝缘膜6，连接焊盘5的中央部经由在绝缘膜6上设置的开口部7而被露出。
在绝缘膜6的下表面设置由聚酰亚胺类树脂等构成的保护膜8。在与绝缘膜6的开口部7对应的部分的保护膜8上设置有开口部9。在保护膜8的下表面设置有布线(布线部件)10。布线10为2层结构，包括：在保护膜8的下表面设置的由镍构成的基底金属层11，以及在基底金属层11的下表面设置的由铜构成的上部金属层12。布线10的一端部经由绝缘膜6以及保护膜8的开口部7、9与连接焊盘5相连接。虽然布线10在附图中仅示出2条，但实际上布线10具有与沿着平面方形的硅衬底4的各边排列的连接焊盘5相对应的个数，此后说明的作为连接焊盘部(外部连接用电极)10a的各其它端部在保护膜6下排列为矩阵状。
另外，在半导体构成体2中，包含该布线10的保护膜8的下表面经由环氧类树脂等构成的粘接层3与下层绝缘膜1的上表面中央部粘接，从而安装于下层绝缘膜1的上表面中央部。在与半导体构成体2的布线10的连接焊盘部(外部连接用电极)10a的下表面中央部对应的部分的下层绝缘膜1以及粘接层(绝缘膜)3上，设置有平面形状为圆形的开口部(连接用开口部)13。
在下层绝缘膜1的下表面上设置有下层布线(布线)21。下层布线21为2层结构，包括：在下层绝缘膜1的下表面设置的由镍构成的基底金属层22，以及在基底金属层22的下表面设置的由铜构成的上部金属层23。下层布线21的一端部经由下层绝缘膜1以及粘接层3的开口部13与半导体构成体2的布线10的连接焊盘部10a连接。
在下层布线21以及下层绝缘膜1的下表面设置有由阻焊剂等构成的下层保护涂层膜31。在与下层布线2的连接焊盘部对应的部分的下层保护涂层膜31上设置开口部32。在下层保护涂层膜31的开口部32内及其下方，设置有与下层布线2的连接焊盘部连接的焊球33。
在半导体构成体2以及粘接层3的周围，在下层绝缘膜1的上表面设有绝缘层34。绝缘层34由环氧类树脂、聚酰亚胺类树脂、玻璃布基材环氧树脂等构成。在半导体构成体2以及绝缘层34的上表面，设置有由与下层绝缘膜1相同的材料构成的上层绝缘膜35。
在上层绝缘膜35的上表面设置有上层布线36。上层布线36为2层结构，包括：在上层绝缘膜35的上表面设置的由镍构成的基底金属层37，以及在基底金属层37的上表面设置的由铜构成的上部金属层38。在上层布线36以及上层绝缘膜35的上表面设置有由阻焊剂等构成的上层保护涂层膜39。在与上层布线36的连接焊盘部对应的部分的上层保护涂层膜39上设置有开口部40。
下层布线2与上层布线36经由设置在贯通孔41的内壁面上的上下导通部42相连接，该贯通孔41设置在下层绝缘膜1、绝缘层34以及上层绝缘膜35中。上下导通部42为2层结构，包括：在贯通孔41的内壁面设置的由镍构成的基底金属层43，以及在基底金属层43的内表面设置的由铜构成的上部金属层34。在上下导通部42内填充有由阻焊剂等构成的填充材45。
接下来，对该半导体器件的制造方法的一例进行说明。首先，如图2所示，准备在由铜箔构成的底板51的上表面形成有非电解镀镍的掩模金属层52的构件。这种情况下，该准备的构件的尺寸为能够形成多个图1所示的完成的半导体器件的尺寸。掩模金属层52用于形成在后述照射激光束进行激光加工时使用的掩模。
接下来，如图3A以及图3A的俯视图的图3B所示，采用光刻法在掩模金属层52的规定位置(与图1所示半导体构成体2的布线10的连接焊盘部10a的下表面中央部对应的部分)形成平面形状为圆形的开口部53。接下来，如图4所示，在包含开口部53内部的掩模金属层52的上表面形成由环氧类树脂、聚酰亚胺类树脂、玻璃布基材环氧树脂等构成的下层绝缘膜1。
接下来，如图5所示进行半导体构成体2的准备。该半导体构成体2，是在晶片状态的硅衬底4下方形成了集成电路(未图示)、由铝系金属等构成的连接焊盘5、由氧化硅等构成的绝缘膜6、由聚酰亚胺类树脂等构成的保护膜8以及布线10(由镍构成的基底金属层11以及由铜构成的上部金属层12)后，通过划片(Dicing)分割成片而获得。
接下来，在下层绝缘膜1的上表面的半导体构成体安装区域，经由环氧类树脂等构成的粘接层3，粘接包含半导体构成体2的布线10的保护膜8的下表面，以此来安装半导体构成体2。这种情况下，采用印刷法或分配器预先向下层绝缘膜1的上表面的半导体构成体安装区域，提供称为NCP(Non-Conductive Paste：非导电糊剂)的粘接材或者称为NCF(Non-Conductive Film：非导电薄膜)的粘接片，通过加热压着将半导体构成体2固定于下层绝缘膜1的上表面。
接下来，如图6所示，在包含粘接层3的半导体构成体2的周围的下层绝缘膜1的上表面，通过销等来定位并配置格子状的绝缘层形成用片材34a。绝缘层形成用片材34a，例如是在由玻璃布等构成的基材中浸渍由环氧类树脂等构成的热固化性树脂，使热固化性树脂处于半固化状态并制成片状，通过冲孔等形成多个方形状的开口部54。绝缘层形成用片材34a的开口部54的尺寸比半导体构成体2的尺寸略大。因此，在绝缘层形成用片材34a与半导体构成体2之间形成间隙55。
接下来，在绝缘层形成用片材34a的上表面，设置如下结构，即，将上层绝缘膜形成用层35a形成在由铜箔构成的副底板54的下表面的结构。上层绝缘膜形成用层35a由与下层绝缘膜1相同的材料构成，其中由环氧类树脂等构成的热固化性树脂为半固化状态。
接下来，如图7所示，使用一对加热加压板57、58从上下方向对绝缘层形成用片材34a以及上层绝缘膜形成用层35a加热加压。通过该加热加压，使绝缘层形成用片材34a以及上层绝缘膜形成用层35a中的热固化性树脂流动，从而填充于图8所示间隙55中，然后经冷却而固化，在包含粘接层3的半导体构成2的周围的下层绝缘膜1的上表面形成绝缘层34，并且在半导体构成体2以及绝缘层34的上表面形成上层绝缘膜35。
这里，如图6所示，在绝缘层形成用片材34a的下表面配置下层绝缘膜1以及底板51，在绝缘层形成用片材34a的上表面配置由与下层绝缘膜1相同的材料构成的上层绝缘膜形成用层35a以及由与底板51相同的材料构成的副底板54，因此绝缘层形成用片材34a的部分在厚度方向的材料构成对称。其结果是，通过加热加压，使绝缘层形成用片材34a以及上层绝缘膜形成用层35a在厚度方向上对称地固化收缩，进而整体上不易发生翘曲，从而能够避免给向后续工序的搬送或者在后续工序中的加工精度带来妨碍。
这种情况下，下层绝缘膜1，由于其中的热固化性树脂预先固化，因此即使在加热加压的情况下也几乎不发生变形。另外，通过副底板54能够防止在上侧加热加压板57的下表面附着多余的上层绝缘膜形成用层35a中的热固化性树脂的情况。其结果是，能够直接再使用上侧加热加压板55。
接下来，通过蚀刻将底板51以及副底板54除去，如图8所示，使包含在开口部53内所填充的下层绝缘膜1的掩模金属层52的下表面露出，并且露出上层绝缘膜35的上表面。在该状态下，即使将底板51以及副底板54除去，由于下层绝缘膜1、绝缘层34以及上层绝缘膜35的存在，也能够确保足够的强度。这样，在本实施方式中，通过蚀刻将制造工序中必要的底板51以及副底板56除去，因此达到了能够使完成后的半导体器件的厚度较薄的效果。
接下来，如图9所示，通过照射激光束来实施激光加工，从而将掩模金属层52的开口部53内的下层绝缘膜1除去，并且在与半导体构成体2的布线10的连接焊盘部10a的下表面中央部对应的部分的下层绝缘膜1以及粘接层3上形成开口部13。另外，在下层绝缘膜1、绝缘层34以及上层绝缘膜35上，使用机械钻或者通过照射激光束来实施激光加工，从而形成贯通孔41。
对照射激光束而形成开口部13的情况进行说明。若对下层绝缘膜1以及粘接层3直接照射激光束，则形成与激光束径相应口径的开口部。这里，掩模金属层52的开口部53的直径，比半导体构成体2的布线10的连接焊盘部10a的直径小。因此，当激光束的束径比半导体构成体2的布线10连接焊盘部10a的直径大时，向掩模金属层52的开口部53的外部照射的激光束被掩模金属层52遮挡，因此，在下层绝缘膜1以及粘接层3上形成的开口部13的直径，成为与掩模金属层52的开口部53的直径对应的尺寸。
即，由于掩模金属层52具有开口部53，因此在通过激光束照射的激光加工而在下层绝缘膜1以及粘接层3上形成开口部13时，作为掩模而发挥作用，在下层绝缘膜1以及粘接层3上通过与金属层52的开口部53自对准，从而形成与金属层52的开口部53相同口径的开口部13。另外，开口部13的平面形状不限于圆形，可以通过改变该掩模金属层52的开口部53而成为各种形状，总之，只要开口部13的平面形状比连接焊盘部10a的平面尺寸小即可。
其结果是，能够使在下层绝缘膜1以及粘接层3形成的开口部13的直径尽可能减小，并且比较易于进行掩模金属层52与半导体构成体2的布线10的连接焊盘部10a的位置对准，从而能够尽量减小半导体构成体2的布线10的连接焊盘部10a的直径，实现半导体构成体2的微细化。
例如，现有激光束的最小束径在50μm左右，当对下层绝缘膜1以及粘接层3进行直接照射时，它们所形成的开口部直径在70μm左右。因此，若想要将照射激光束全部接受，则考虑到激光加工精度，在采用现有方法的情况下，半导体构成体2的布线10的连接焊盘部10a的直径必须为100-120μm。
对此，在以掩模金属层52作为激光束掩模的本实施方式的方法中，能够使通过光刻法形成的掩模金属层52的开口部53的直径为20-50μm，尤其可以是20-30μm，因此半导体构成体2的布线10的连接焊盘部10a的直径可以是50-80μm，尤其可以是50-60μm，从而实现半导体构成体2的微细化。
接下来，在通过蚀刻将掩模金属层52除去后，如图10所示露出下层绝缘膜1的下表面。这样，在本实施方式中，通过蚀刻将制造工序中必要的掩模金属层52除去，因此达到了能够使完成的半导体器件的厚度较薄的效果。
接下来，如图11所示，通过非电解镀镍，在包含经由下层绝缘膜1以及粘接层3的开口部13而被露出的半导体构成体2中的布线10的连接焊盘部10a的下表面的下层绝缘膜1在内的下表面整体、上层绝缘膜35的上表面整体以及贯通孔41的内壁面上，形成基底金属层22、37、43。接下来，以基底金属层22、37、43为电镀电流路进行电解镀铜，从而在基底金属层22、37、43的表面形成上部金属层23、38、44。
接下来，如图12所示，通过光刻法使上部金属层23、38以及基底金属层22、37图案化(patterning)。即，在下层绝缘膜1的下表面形成由基底金属层22以及上部金属层23构成的2层结构的下层布线21。另外，在上层绝缘膜35的上表面形成由基底金属层37以及上部金属层38构成的2层结构的上层布线36。另外，在贯通孔41的内壁面形成由基底金属层43以及上部金属层44构成的2层结构的上下导通部42。另外，可以在基底金属层22、37上形成了已除去上部金属层形成区域的抗镀膜之后，利用通过电解镀来形成上部金属层23、28、44的图形镀法来形成下层布线21、上层布线36以及上下导通部42。另外，在各附图中为了便于图示而在开口部13内仅形成基底金属层22，但实际上也可以在开口部13内一并形成基底金属层22与上部金属层23。
接下来，如图13所示，通过丝网印刷法、旋涂法等，在包含下层布线21的下层绝缘膜1的下表面，形成由阻焊剂等构成的下层保护涂层膜31。另外，通过丝网印刷法、旋涂法等，在包含上层布线36的上层绝缘膜35的上表面，形成由阻焊剂等构成的上层保护涂层膜39。在该状态下，在上下导通部42内填充由阻焊剂等构成的填充材45。
接下来，通过照射激光束的激光加工，在与下层布线2的连接焊盘部对应的部分的下层保护涂层膜31上形成开口部32。另外，通过照射激光束的激光加工，在与上层布线36的连接焊盘部对应的部分的上层保护涂层膜39上形成开口部40。
接下来，在下层保护涂层膜31的开口部32内及其下方形成焊球33，从而与下层布线2的连接焊盘部连接。接下来，在彼此邻接的半导体构成体2之间，切断下层保护涂层膜31、下层绝缘膜1、绝缘层34、上层绝缘膜35以及上层保护涂层膜39，从而获得多个如图1所示的半导体器件。
(第2实施方式)
图14表示本发明第2实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件的区别在于，在下层布线21与下层绝缘膜1之间设置由铜构成的下部金属层61，在上层布线36与上层绝缘膜35之间设置由铜构成的下部金属层62，将半导体构成体2的硅衬底4的上表面经由环氧类树脂等构成的粘接层63与上层绝缘膜35的下表面粘接。在这种情况下，下层布线21的一端部，经由下部金属层61的开口部64和下层绝缘膜21及粘接层3的开口部13，与半导体构成体2的布线10的连接焊盘部10a连接。
接下来，对该半导体器件的制造方法的一例进行说明。首先，如图15所示，准备在由环氧类树脂、聚酰亚胺类树脂、玻璃布基材环氧树脂等的片所构成的下层绝缘膜1的下表面上了固定由铜箔构成的整个面的掩模金属层6的层叠片。这种情况下，所准备的层叠片的尺寸是能够形成多个如图14所示的完成的半导体器件的尺寸。
接下来，如图16所示，通过光刻法，在掩模金属层65的规定位置(与图14所示半导体构成体2的布线10的连接焊盘部10a的下表面中央部对应的部分)，形成平面形状为圆形的开口部64。
接下来，如图17所示，在下层绝缘膜1的上表面的半导体构成体安装区域，经由环氧类树脂等构成的粘接层3，粘接包含半导体构成体2的布线10的保护膜8的下表面，从而安装半导体构成体2。这种情况下，也可以预先向下层绝缘膜1的上表面的半导体构成体安装区域供给被称为NCP的粘接材或者称为NCF的粘接片，并通过加热施压将半导体构成体2固定于下层绝缘膜1的上表面。
接下来，如图18所示，在包含粘接层3的半导体构成体2的周围的下层绝缘膜1的上表面上，通过销等来定位并配置格子状的绝缘层形成用片材34a。接下来，在半导体构成体2的硅衬底4的上表面，采用分配器等涂敷含有硅联结剂的环氧类树脂等构成的液状粘接材62a。接下来，在绝缘层形成用片材34a的上表面，配置如下结构，即在由铜箔构成的副底板56的下表面形成有上层绝缘膜35的结构。这种情况下，上层绝缘膜35中的由环氧类树脂等构成的热固化性树脂已经固化。
接下来，如图19所示，若使用一对加热加压板57、58从上下方向加热加压，则在包含粘接层3的半导体构成体2的周围的下层绝缘膜1的上表面形成绝缘层34，将上层绝缘膜35的下表面经由粘接层62与半导体构成体2的硅衬底4的上表面粘接起来，在绝缘层34的上表面固定上层绝缘膜35的下表面。
接下来，如图20所示，通过照射激光束的激光加工，以具有开口部64的掩模金属层65为掩模，在与半导体构成体2的布线10的连接焊盘部10a的下表面中央部对应的部分的下层绝缘膜1以及粘接层3上，形成开口部13。另外，在掩模金属层65、下层绝缘膜1、绝缘层34、上层绝缘膜35以及副底板57的规定位置，采用机械钻或者通过照射激光束进行激光加工，形成贯通孔41。
接下来，如图21所示，通过非电解镀镍，在包含经由掩模金属层65的开口部64和下层绝缘膜1及粘接层3的开口部13而被露出的半导体构成体2中的布线10的连接焊盘部10a的下表面在内的掩模金属层65的下表面整体、副底板57的上表面整体以及贯通孔41的内壁面上，形成基底金属层22、37、43。接下来，通过进行以基底金属层22、37、43为电镀电流路的铜的电解镀，从而在基底金属层22、37、43的表面形成上部金属层23、38、44。
接下来，如图22所示，通过光刻法使上部金属层23、基底金属层22以及掩模金属层65图案化，并且使上部金属层38、基底金属层37以及副底板57图案化。即，在下层绝缘膜1的下表面具有下部金属层61，形成由与该基底金属层61相同的平面形状的基底金属层22以及上部金属层23构成的2层结构的下层布线21。另外，在上层绝缘膜35的上表面，形成由具有下部金属层62的基底金属层37以及上部金属层38构成的2层结构的上层布线36。另外，在贯通孔41的内壁面形成由基底金属层43以及上部金属层34构成的2层结构的上下导通部42。以下，经过与上述第1实施方式情况相同的工序，获得多个如图13所示的半导体器件。
(第3实施方式)
图23表示本发明第3实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件的显著区别在于，通过增层(build-up)工艺使下层布线以及上层布线均为2层布线构造。即，在包含第1下层布线2A以及下层布线21在内的第1下层绝缘膜1A的下表面，设置由与第1下层绝缘膜1A相同的材料构成的第2下层绝缘膜1B。
在第2下层绝缘膜1B的下表面设置的第2下层布线21B的端部，经由在第2下层绝缘膜1B上设置的开口部71，与第1下层布线2A的连接焊盘部连接。在包含第2下层布线2B的第2下层绝缘膜1B的下表面，设置下层保护涂层膜31。在下层保护涂层膜31的开口部32内及其下方，设置有与第2下层布线2B的连接焊盘部连接的焊球33。
在包含第1上层布线36A的第1上层绝缘膜35A的上表面，设置有由与第1上层绝缘膜35A相同的材料构成的第2上层绝缘膜35B。在第2上层绝缘膜35B的上表面设置的第2上层布线36B的一端部，经由在第2上层绝缘膜35B上设置的开口部72，与第1上层布线36A的连接焊盘部连接。在包含第2上层布线36B的第2上层绝缘膜35B的上表面，设置有上层保护涂层膜39。在与第2上层布线36B的连接焊盘部对应的部分的上层保护涂层膜39上，设置有开口部40。另外，下层布线以及上层布线也可以都是3层以上的布线结构。
(第4实施方式)
图24表示本发明第4实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件的显著区别在于，不设置上下导通部42，而是在包含粘接层3的半导体构成体2的周围的绝缘层34中，埋入配置方框状的两面布线构造的电路基板81。
这种情况下，电路基板81具有由玻璃布基材环氧树脂等构成的方框状的基板82。在基板82的下表面设置由铜箔构成的下层布线83，并在上表面设置由铜箔构成的上层布线84。经由在基板82内部设置的由导电性胶等构成的上下导通部85来连接下层布线83与上层布线84。
下层布线2经由在下层绝缘膜1以及绝缘层34上设置的开口部86与电路基板81的下层布线83的连接焊盘部连接。上层布线36经由在上层绝缘膜35以及绝缘层34上设置的开口部87与电路基板81的上层布线84的连接焊盘部连接。
接下来，对该半导体器件的制造方法的一例进行说明。这种情况下，在图6所示工序中，如图25所示，在包含粘接层3的半导体构成体2的周围的下层绝缘膜1的上表面，通过销等来定位并配置格子状的绝缘层形成用片材34a、格子状的电路基板81以及格子状的绝缘层形成用片材34a。接下来，在上侧的绝缘层形成用片材34a的上表面，设置为在副底板54的下表面形成有上层绝缘膜形成用层35a的结构。这种情况下，在与半导体构成体2的布线10的连接焊盘部10a的下表面中央部以及电路基板81的下层布线83的连接焊盘部的下表面中央部对应的部分的掩模金属层52上形成开口部53a、53b。
接下来，如图26所示，采用一对加热加压板57、58从上下方向加热加压，在包含粘接层3的半导体构成体2的周围的下层绝缘膜1的上表面形成绝缘层34，并且在绝缘层34中埋入电路基板81，在半导体构成体8以及绝缘层34的上表面形成上层绝缘膜35。接下来，通过蚀刻将底板52以及副底板54除去，如图27所示，露出包含在掩模金属层52的开口部53a、53b内填充的下层绝缘膜1在内的掩模金属层52的下表面，并且露出上层绝缘膜35的上表面。
接下来，如图28所示，通过照射激光束的激光加工，以具有开口部53a、53b的掩模金属层52为掩模，在与半导体构成体2的布线10的连接焊盘部10a的下表面中央部对应的部分的下层绝缘膜1以及粘接层3上，形成开口部13，并且，在与电路基板81的下层布线83的连接焊盘部的下表面中央部对应的部分的下层绝缘膜1以及绝缘层34上，形成开口部86。这种情况下，开口部86的直径与开口部13的直径相同。
另外，通过照射激光束的激光加工，在与电路基板81的上层布线84的连接焊盘部对应的部分的上层绝缘膜35以及绝缘层34上形成开口部87。这种情况下，开口部87的直径比开口部13的直径大。以下，经由与上述第1实施方式的情况相同的工序，获得多个如图24所示的半导体器件。
在这样得到的半导体器件中，与图24所示半导体器件相比，即使在下层布线以及上层布线为2层结构的情况下，由于下层绝缘膜以及上层绝缘膜为1层，从而能够实现薄型化。另外，由于具有上下导通部42，因此不必使用机械钻来形成贯通孔41。
(第5实施方式)
图29表示本发明第5实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件区别在于，在包含半导体构成体2的布线10的保护膜8的下表面，设置由聚酰亚胺类树脂、环氧类树脂等绝缘材料构成的防静电保护膜91。
因此在该情况下，半导体构成体2的防静电保护膜91的下表面，经由粘接层3与下层绝缘膜1的上表面中央部粘接。下层布线21经由下层绝缘膜1、粘接层3以及防静电保护膜91的开口部13，与半导体构成体2的布线10的连接焊盘部10a连接。
另外，在将半导体构成体2安装到下层绝缘膜1上之前，没有在防静电保护膜91上形成开口部13。另外，不具有开口部13的防静电保护膜91，其自身从在晶片状态的硅衬底4下方形成的时刻起至半导体构成体2被安装到下层绝缘膜1上的时刻，用于对在硅衬底4下方形成的集成电路进行防静电保护。
(第6实施方式)
图30表示本发明第6实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件区别在于，在半导体构成体2的布线10的连接焊盘部10a的下表面设置了由电解镀铜形成的保护金属层92。这种情况下，保护金属层92在照射激光束时用于保护布线10的连接焊盘部10a。即，将布线10形成为5-10μm的厚度，将通过激光束进行蚀刻的量计算在内，仅在布线10的连接焊盘部10a上将保护金属层92形成为数μm的厚度，从而能够使半导体构成体2薄型化。
(第7实施方式)
图31表示本发明第7实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件区别在于，在半导体构成体2的布线10的连接焊盘部10a的下表面中央部，设置由电解镀铜形成的柱状电极(外部连接用电极)93，在包含布线10的保护膜8的下表面，设置由环氧类树脂等构成的密封膜94，使其下表面与柱状电极93的下表面成为一个平面。这种情况下，包含柱状电极93的密封膜94的下表面，经由粘接层3与下层绝缘膜1的上表面中央部粘接。下层布线21经由下层绝缘膜1以及粘接层3的开口部13与半导体构成体2的柱状电极93连接。
(第8实施方式)
图32表示本发明第8实施方式的半导体器件的剖视图。在该半导体器件中，与图1所示半导体器件区别在于，在半导体构成体2以及下层绝缘膜1的上表面，仅设置由环氧类树脂等构成的密封膜(绝缘层)95。这种情况下，密封膜95通过传递模塑(Transfer Molding)法等模塑法形成。
另外，在上述各实施方式中，在掩模金属层上形成的开口部的平面形状为圆形，但是本发明不限于此，平面形状例如可以是多边形状或任意形状。另外，在向下层绝缘膜照射激光束形成开口部时，对掩模金属层是具有开口部的整个面的情况进行了说明，但是也可以在对下层绝缘膜照射激光束之前，进行图案化处理来预先形成布线或焊盘部。另外，虽然在半导体构成体2上形成有与连接焊盘5连接的布线10，但是本发明对于仅形成有未设置布线卷绕部的外部连接用电极的半导体构成体也能够适用。此外，根据本发明的宗旨，可以进行各种变形来适用本发明。

Claims (24)

1.一种半导体器件，其特征在于，具有：
半导体构成体(2)，具有半导体衬底(4)以及在上述半导体衬底(4)上设置的外部连接用电极(10a)；
绝缘层(34)，形成在上述半导体构成体(2)的周围；
绝缘膜(3或1)，具有与上述半导体构成体(2)的上述外部连接用电极(10a)对应的开口部(13)；
布线(21)，经由上述开口部(13)与上述外部连接用电极(10a)连接，从与上述半导体衬底(4)对应的区域向与上述绝缘层(34)对应的区域延伸。
2.如权利要求1所述的半导体器件，其特征在于，
上述外部连接用电极(10a)是构成布线部件(10)的一部分的部件。
3.如权利要求2所述的半导体器件，其特征在于，
在上述布线部件(10)与上述半导体衬底(4)之间形成有保护膜(8)。
4.如权利要求3所述的半导体器件，其特征在于，
上述绝缘层(3或1)包括粘接层(3)，该粘接层(3)形成在上述保护膜(8)上以及上述布线部件(10)上，并具有上述开口部(13)。
5.如权利要求4所述的半导体器件，其特征在于，
上述绝缘层(3或1)包括下层绝缘膜(1)，该下层绝缘膜(1)形成在上述粘接层(3)与上述布线部件(10)之间以及上述绝缘层(34)与上述布线部件(10)之间，并具有上述开口部(13)。
6.如权利要求5所述的半导体器件，其特征在于，
具有导体层(61)，该导体层(61)形成在上述下层绝缘膜(1)与上述布线部件(10)之间，并具有与上述开口部(13)连通的开口部(13)，
上述布线部件(10)经由上述导体层(61)的开口部(13)、上述下层绝缘膜(1)的开口部(13)以及上述粘接层(3)的开口部(13)，与上述外部连接用电极(10a)连接。
7.如权利要求2所述的半导体器件，其特征在于，
具有导体层(61)，该导体层(61)具有在上述绝缘层(34)与上述布线部件(10)之间与上述开口部(13)连通的开口部(13)，
上述布线部件(10)经由上述导体层(61)的开口部(13)以及上述绝缘层(3或1)的开口部(13)，与上述外部连接用电极(10a)连接。
8.如权利要求7所述的半导体器件，其特征在于，
上述布线部件(10)以及上述导体层(61)具有相同的平面形状。
9.如权利要求1所述的半导体器件，其特征在于，
包括保护金属层(92)，该保护金属层(92)形成在上述半导体构成体的上述外部连接用电极(10a)上的与上述布线(21)的交界面一侧。
10.如权利要求1所述的半导体器件，其特征在于，
在上述半导体构成体(2)以及上述绝缘层(31)上设置有上层绝缘膜(35)，在上述上层绝缘膜(35)上设置有上层布线(36)。
11.如权利要求10所述的半导体器件，其特征在于，
在上述绝缘膜(1)、上述绝缘层(31)以及上述上层绝缘膜(35)中设置的贯通孔(41)内，上下导通部(42)设置为与上述布线(21)以及上述上层布线(36)连接。
12.如权利要求10所述的半导体器件，其特征在于，
在上述绝缘层(31)中埋入电路基板(81)，该电路基板(81)与上述布线(21)以及上述上层布线(36)连接。
13.如权利要求1所述的半导体器件，其特征在于，
设置有覆盖上述布线(21)的下层保护涂层膜(31)，上述下层保护涂层膜(31)具有露出上述布线(21)的一部分的开口部(32)。
14.如权利要求13所述的半导体器件，其特征在于，
在上述下层保护涂层膜(31)的开口部(32)上设置焊球(33)，该焊球(33)与上述布线(21)连接。
15.一种半导体器件的制造方法，其特征在于，包括：
准备半导体构成体(2)的工序，所述半导体构成体(2)具有在一面上形成有外部连接用电极(10a)的半导体衬底(4)；
形成覆盖上述半导体构成体(2)的上述外部连接用电极(10a)的上表面的绝缘膜(3或1)以及在上述绝缘膜(3或1)下方形成掩模金属层(52、61)的工序，所述掩模金属层(52、61)上形成有与外部连接用电极(10a)对应且平面尺寸比上述外部连接用电极(10a)的平面尺寸小的开口部(53、64)；
将上述掩模金属层(52、65)作为掩模，经由上述开口部(53、64)向上述绝缘膜(3或1)照射激光束，从而在绝缘膜(3或1)上形成到达上述外部连接用电极(10a)的连接用开口部(13)的工序；
在上述绝缘膜(3或1)上，将布线(21)形成为经由上述绝缘膜(3或1)的上述连接用开口部(13)与上述半导体构成体(2)的上述外部连接用电极(10a)连接的工序。
16.如权利要求15所述的半导体器件的制造方法，其特征在于，
形成覆盖上述半导体构成体(2)的上述外部连接用电极(10a)的上表面的绝缘膜(3或1)的工序包括如下工序：形成平面尺寸比与上述半导体构成体(2)所对应的区域大的下层绝缘膜(1)，并在上述下层绝缘膜(1)上形成上述连接用开口部(13)。
17.如权利要求16所述的半导体器件的制造方法，其特征在于，
形成具有上述开口部(53、64)的掩膜金属层(52、65)的工序包括：准备底板(51)的工序；在上述底板(51)上形成具有上述开口部(53)的上述掩模金属层(52)的工序；以及在上述下层绝缘膜(1)上固定上述半导体构成体(2)的工序。
18.如权利要求17所述的半导体器件的制造方法，其特征在于，
在上述下层绝缘膜(1)上形成连接用开口部(13)的工序包括如下工序：除去上述底板(51)，从而使具有上述连接用开口部(13)的上述掩模金属层(52)露出。
19.如权利要求16所述的半导体器件的制造方法，其特征在于，
形成具有上述开口部(53、64)的掩模金属层(52、65)的工序包括：准备固定有上述下层绝缘膜(1)和整个面的掩模金属层(65)的层叠片的工序；使上述整个面的掩模金属层(65)图案化，从而形成上述开口部(64)的工序；在上述下层绝缘膜(1)上固定上述半导体构成体(2)的工序。
20.如权利要求16所述的半导体器件的制造方法，其特征在于，
准备半导体构成体(2)的工序包括如下工序：形成覆盖上述外部连接用电极(10a)的上表面的粘接层(3)。
21.如权利要求20所述的半导体器件的制造方法，其特征在于，
在形成具有上述开口部(53、64)的掩模金属层(52、65)的工序之前，包括在上述下层绝缘膜(1)上固定具有上述粘接层(3)的上述半导体构成体(2)的工序。
22.如权利要求21所述的半导体器件的制造方法，其特征在于，
形成到达上述外部连接用电极(10a)的连接用开口部(13)的工序包括如下工序：将上述掩模金属层(52、65)作为掩模，经由上述开口部(53、64)照射激光束，从而在上述下层绝缘膜(1)以及上述粘接层(3)上形成上述连接用开口部(13)。
23.如权利要求22所述的半导体器件的制造方法，其特征在于，
形成上述布线(21)的工序包括如下工序：除去具有连接用开口部(13)的上述掩模金属层(52)，并在上述下层绝缘膜(1)的下表面形成上述布线(21)。
24.如权利要求22所述的半导体器件的制造方法，其特征在于，
形成上述布线(21)的工序包括如下工序：在上述掩模金属层(65)的下表面形成上述布线(21)，并除去上述布线(21)以外区域的上述掩模金属层。
CN2009100098367A 2008-01-31 2009-01-24 半导体器件及其制造方法 Expired - Fee Related CN101499456B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP020691/2008 2008-01-31
JP2008020691A JP4636090B2 (ja) 2008-01-31 2008-01-31 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101499456A true CN101499456A (zh) 2009-08-05
CN101499456B CN101499456B (zh) 2011-05-04

Family

ID=40930841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100098367A Expired - Fee Related CN101499456B (zh) 2008-01-31 2009-01-24 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US7972903B2 (zh)
JP (1) JP4636090B2 (zh)
KR (1) KR101009123B1 (zh)
CN (1) CN101499456B (zh)
TW (1) TWI390696B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464583A (zh) * 2014-12-09 2015-03-25 合肥鑫晟光电科技有限公司 一种点灯检测装置以及方法
CN108962843A (zh) * 2017-05-19 2018-12-07 Tdk株式会社 半导体ic内置基板及其制造方法
US11231904B2 (en) 2015-03-06 2022-01-25 Apple Inc. Reducing response latency of intelligent automated assistants

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4840373B2 (ja) * 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法
KR101187214B1 (ko) * 2009-03-13 2012-10-02 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US8987896B2 (en) * 2009-12-16 2015-03-24 Intel Corporation High-density inter-package connections for ultra-thin package-on-package structures, and processes of forming same
JP2011181830A (ja) * 2010-03-03 2011-09-15 Casio Computer Co Ltd 半導体装置およびその製造方法
JP2012256675A (ja) * 2011-06-08 2012-12-27 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びその製造方法
JP6741419B2 (ja) * 2015-12-11 2020-08-19 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージおよびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
US5567657A (en) * 1995-12-04 1996-10-22 General Electric Company Fabrication and structures of two-sided molded circuit modules with flexible interconnect layers
JP2842378B2 (ja) * 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
TW434664B (en) * 1999-12-29 2001-05-16 Advanced Semiconductor Eng Lead-bond type chip package and method for making the same
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
US7061084B2 (en) * 2000-02-29 2006-06-13 Advanced Semiconductor Engineering, Inc. Lead-bond type chip package and manufacturing method thereof
JP2003017854A (ja) 2001-06-28 2003-01-17 Kyocera Corp 多層配線基板及びその製造方法
JP3870778B2 (ja) * 2001-12-20 2007-01-24 ソニー株式会社 素子内蔵基板の製造方法および素子内蔵基板
JP3908157B2 (ja) * 2002-01-24 2007-04-25 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置の製造方法
JP3918681B2 (ja) 2002-08-09 2007-05-23 カシオ計算機株式会社 半導体装置
JP4117603B2 (ja) * 2002-08-26 2008-07-16 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法
TWI239581B (en) 2003-01-16 2005-09-11 Casio Computer Co Ltd Semiconductor device and method of manufacturing the same
KR100682650B1 (ko) * 2003-01-16 2007-02-15 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
JP2004311768A (ja) * 2003-04-08 2004-11-04 Shinko Electric Ind Co Ltd 基板の製造方法及び半導体装置用基板及び半導体装置
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
CN100418211C (zh) 2003-12-25 2008-09-10 卡西欧计算机株式会社 半导体器件及其制造方法
JP4840373B2 (ja) 2008-01-31 2011-12-21 カシオ計算機株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104464583A (zh) * 2014-12-09 2015-03-25 合肥鑫晟光电科技有限公司 一种点灯检测装置以及方法
US11231904B2 (en) 2015-03-06 2022-01-25 Apple Inc. Reducing response latency of intelligent automated assistants
CN108962843A (zh) * 2017-05-19 2018-12-07 Tdk株式会社 半导体ic内置基板及其制造方法

Also Published As

Publication number Publication date
JP4636090B2 (ja) 2011-02-23
CN101499456B (zh) 2011-05-04
KR20090084684A (ko) 2009-08-05
US7972903B2 (en) 2011-07-05
TW200941689A (en) 2009-10-01
US20090194866A1 (en) 2009-08-06
TWI390696B (zh) 2013-03-21
JP2009182200A (ja) 2009-08-13
KR101009123B1 (ko) 2011-01-18

Similar Documents

Publication Publication Date Title
CN101499456B (zh) 半导体器件及其制造方法
TWI466245B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法
CN101499445B (zh) 半导体器件及其制造方法
US7253022B2 (en) Method for fabricating semiconductor package with multi-layer metal bumps
US9704842B2 (en) Interposer, manufacturing method thereof, semiconductor package using the same, and method for fabricating the semiconductor package
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
CN109216296A (zh) 半导体封装件和方法
TWI538137B (zh) 具有單側基板設計的半導體封裝及其製造方法
CN107689333A (zh) 半导体封装件及其形成方法
US10515884B2 (en) Substrate having a conductive structure within photo-sensitive resin
CN108417559A (zh) 半导体封装装置及其制造方法
KR101690051B1 (ko) 집적 회로 패키지를 위한 노출된 솔더링 가능한 열 확산기
TWI594382B (zh) 電子封裝件及其製法
CN112053997A (zh) 半导体设备封装及其制造方法
CN101689539A (zh) 半导体装置及其制造方法
US11329015B2 (en) Semiconductor device package and method of manufacturing the same
TWI602277B (zh) 封裝基板及其製作方法
CN105428380B (zh) 一种传感器封装片的制作工艺
US7964106B2 (en) Method for fabricating a packaging substrate
WO2022012532A1 (zh) 半导体封装方法及半导体封装结构
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
TWI771712B (zh) 封裝基板及其製造方法
CN210575899U (zh) 嵌入式多芯片及元件sip扇出型封装结构
CN109545691B (zh) 一种超薄扇出型封装结构的制造方法
CN107452635A (zh) 半导体装置封装和其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120314

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120314

Address after: Tokyo, Japan, Japan

Patentee after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Patentee before: CASIO Computer Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110504

Termination date: 20160124

EXPY Termination of patent right or utility model